KR20010066131A - 씨모스 이미지 센서 - Google Patents

Abstract

본 발명은 타이밍 제너레이터에서 출력되는 리셋 신호 및 트랜스퍼 게이트 신호를 타이밍 제너레이터 또는 외부로부터 인가되는 셔터 동기 신호와 논리적 앤드 게이트를 이용하여 5-TR구조의 씨모스 이미지 센서의 셔터 기능을 만족시킬 수 있는 씨모스 이미지 센서를 제공하기 위한 것으로, 본 발명의 씨모스 이미지 센서는 5-TR구조를 갖는 씨모스 이미지 센서의 픽셀 어레이와, 리셋 신호, 트랜스퍼 게이트 바이어스 신호 및 셧터 동기 신호를 발생하는 타이밍 제너레이터와, 수직 쉬프트 레지스터를 통해 출력되는 셧터 동기 신호를 상기 타이밍 제너레이터에서 출력되는 리셋신호 및 트랜스퍼 게이트 바이어스 신호와 앤드 연산하여 상기 픽셀 어레이의 칼럼 방향으로 순차출력하는 앤드 게이트 어레이를 포함하여 구성되는 것을 특징으로 한다.

Description

씨모스 이미지 센서{CMOS IMAGE SENSOR}

본 발명은 이미지 센서에 관한 것으로, 특히 씨모스 이미지 센서에 관한 것이다.

최근에 출시되는 개인용 컴퓨터는 CD-ROM(Compact Disk-Read Only Memory)드라이버와 디지탈 다기능 디스크(Digital Versatile Disk:DVD) 플레이어를 구비하거나 화상회의를 위한 카메라를 장착하고 있다.

또한, 사진을 찍어서 컴퓨터로 편집 가능하게 해주는 디지털 커메라도 등장하였으며, 노트북 컴퓨터와 휴대폰에도 소형 카메라가 장착된 제퓸이 출시될 예정이다.

그러나, 이러한 개인용 컴퓨터와 같이 그 사이즈가 큰 제품인 경우에는 카메라가 부착된다고 하더라도 그다지 큰 영향을 미치지 않지만, 노트북 컴퓨터나 휴대폰과 같은 휴대용 제퓸인 경우에는 부착되는 카메라의 크기와 소모 전력이 심각한 문제점으로 나타난다.

특히, 영상을 촬영하여 출력을 얻을 수 있는 카메라와 같은 촬상 소자를 사용한 대표적인 제품인 비디오 카메라의 경우에 이러한 문제점이 잘 드러난다.

일반적인 비디오 카메라의 경우에는 대부분 본체 외에도 크기가 큰 전지를 부착하여 사용해야 한다.

이렇게 큰 전지를 사용하는 이유는 비디오 카메라에서 사용하는 영상 촬상 소자인 전하 결합 소자(Charge Coupled Device:CCD)가 많은 전력을 소모하기 때문이다.

또한, 현재까지 개발되어져 사용되는 대부분 CCD는 CMOS(ComplementaryMetal Oxide Semiconductor)회로들에 비해서 고전압(+15V,-9V)을 이용해서 구동되고, CCD를 제작하는 공정은 기본적으로 바이폴라 트랜지스터를 구현하는 공정과 비슷하기 때문에 CMOS공정에 비해서 공정 단가도 높다는 문제점이 있었다.

이와 같은 문제를 해결하기 위해 제시되고 있는 것이 저전압 동작이 가능하고 소모 전력이 작으면서 공정 단가도 싼 CMOS공정에서 촬상소자를 구현하고자 CMOS 이미지 센서에 대한 연구 및 생산이 이루어지고 있다.

도 1은 일반적인 CMOS 이미지 센서의 회로 구성도이고, 도 2는 일반적인 CMOS 이미지 센서의 구조 단면도이다.

도 1은 4TR구조의 CMOS 이미지 센서의 구조를 나타낸 것으로, 게이트에 리셋 신호가 인가되고, 한쪽 전극은 플로팅 디퓨젼(Floating diffusion)영역에 연결되고 다른 쪽 전극은 Vcc단자에 연결되는 리셋 트랜지스터(1)와, 게이트가 플로팅 디퓨젼 영역에 인결되고 한 쪽 전극은 Vcc단자에 연결되는 셀렉트 트랜지스터(2)와, 게이트에는 Row선택신호가 입력되고 상기 셀렉트 트랜지스터(2)에 직렬 연결되어 한 쪽 전극이 칼럼 선택 라인에 연결되는 엑세스 트랜지스터(4)와, 게이트에 전하 트랜스퍼 신호가 인가되고 한 쪽 전극이 포토다이오드(5)에 연결되며 다른 쪽 전극이 플로팅 디퓨젼 영역에 연결되는 트랜스퍼 트랜지스터(3)를 포함하여 구성된다.

이와 같은 회로 구성을 갖는 CMOS이미지 센서는 다음과 같은 단면 구조를 갖는다.

도 2에서와 같이, p웰 영역내에 저농도 n형 불순물이 주입되어 형성되는n-영역(5a)과, 표면의 p+층(5b)으로 이루어진 포토다이오드와, 포토다이오드의 일측 기판상에 구성되는 트랜스퍼 트랜지스터(3)의 게이트와, 상기 트랜스퍼 트랜지스터의 게이트의 양측 기판내에 형성되는 n+의 플로팅 디퓨젼 영역(6a,6b)와, 상기 트랜스퍼 트랜지스터(3)의 게이트 일측 n+의 플로팅 디퓨젼 영역(6b)을 사이에 두고 기판상에 구성되는 리셋 트랜지스터(1)의 게이트와, 상기 리셋 트랜지스터의 게이트의 타측 기판내에 형성되어 Vcc 전원이 인가되는 n+의 플로팅 디퓨젼 영역(6c)으로 구성된다.

여기서, 상기 포토다이오드 영역의 p+층(5b)는 포토다이오드 영역의 암전류(dark current)의 감소를 위하여 형성된다.

이와 같이 구성된 CMOS이미지 센서의 전하 생성 및 트랜스퍼 동작은 다음과 같다.

도 3은 도 2의 A-A'선에 따른 포텐셜 프로파일이고, 도 4는 도 2의 B-B'선에 따른 포텐셜 프로파일이다.

포토다이오드(5a,5b)에 영상 신호에 관한 빛이 입사되면, 영상 전하들이 생성되어 n-영역(5a)에 축적된다.

이와 같이, n-영역(5a)에 축적된 영상 전하들은 트랜스퍼 트랜지스터(3)의 게이트에 전하 트랜스퍼 신호가 인가되면 플로팅 디퓨젼 영역(6b)으로 전하를 이동시킨다.

영상 전하들이 플로팅 디퓨젼 영역(6b)로 이동하는 동작에서 이부분의 전위 변화에 의해 셀렉트 트랜지스터(2)의 게이트 전위에 영향을 주어 셀렉트 트랜지스터(2)의 소오스 및 엑세스 트랜지스터(4)의 드레인의 전위를 변화시킨다.

엑세스 트랜지스터(4)의 게이트에 하이(high)가 인가되면 칼럼 선택 라인으로 신호 레벨이 출력되고 리셋 트랜지스터(1)의 게이트에 하이(high)신호가 인가되면 해당 화소는 리셋된다.

이와 같은 종래 CMOS 이미지 센서는 빛의 양을 조절해주는 기능을 갖는 셔터(shutter)가 있다.

상기 셔터는 포토다이오드가 일정 기간동안에만 광전하를 생성시키도록 하며 나머지 기간동안은 리셋 게이트를 통해 전하가 Vcc로 빠져나가도록 하는 역할을 한다. 따라서, 포토다이오드에는 셔터가 동작하는 시간동안은 전하가 쌓이지 않는다.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 씨모스 이미지 센서를 설명하기로 한다.

도 5는 종래 기술에 따른 씨모스 이미지 센서의 빛의 양을 조절하는 셔터기능을 설명하기 위한 구성블록도이다.

도 5에 도시된 바와 같이, 셧터 신호 발생부(51)와, CMOS이미지 센서의 리셋 신호 발생부(52)로 구성된다.

여기서, 상기 셋터 신호 발생부(51)는 셧터 신호를 만들어 주고, 상기 셧터 신호 발생부(51)에서 출력되는 셧터 신호는 CMOS이미지 센서의 리셋 신호 발생부(52)를 제어한다.

상기 CMOS이미지 센서의 리셋 신호 발생부(52)는 픽셀 어레이(53)로 입력되어 각 픽셀들을 리셋시켜 준다.

그러나 상기와 같은 종래 CMOS이미지 센서는 다음과 같은 문제점이 있었다.

셔터 기능만을 위하여 또하나의 기능을 가진 회로들이 추가되어야 하며, 회로들의 추가로 인하여 전체 칩 수가 많아져 시스템이 복잡해진다.

또한, 5-TR CMOS이미지 센서에서는 리셋과 트랜스퍼 게이트 바이어스를 둘 다 조절해야 포토다이오드가 리셋되기 때문에 종래의 방식으로는 사이즈가 거의 2배로 증가하므로 공간 효율성 측면에서도 불리한다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 타이밍 제너레이터에서 출력되는 리셋 신호 및 트랜스퍼 게이트 신호를 타이밍 제너레이터 또는 외부로부터 인가되는 셔터 동기 신호와 논리적 앤드 게이트를 이용하여 5-TR구조의 씨모스 이미지 센서의 셔터 기능을 만족시킬 수 있는 씨모스 이미지 센서를 제공하는데 그 목적이 있다.

도 1은 일반적인 CMOS 이미지 센서의 회로 구성도

도 2는 일반적인 CMOS 이미지 센서의 구조 단면도

도 3은 도 2의 A-A'선에 따른 포텐셜 프로파일을 나타낸 도면

도 4는 도 2의 B-B'선에 따른 포텐셜 프로파일을 나타낸 도면

도 5는 종래 기술에 따른 씨모스 이미지 센서의 빛의 양을 조절하는 셔터기능을 설명하기 위한 구성블록도

도 6은 본 발명에 따른 씨모스 이미지 센서의 셔터 기능을 설명하기 위한 블록구성도

도 7은 본 발명에 따른 5-TR 구조의 씨모스 이미지 센서의 회로적 구성도

도 8은 본 발명 씨모스 이미지 센서에 따른 셔터 신호의 타이밍도

도면의 주요부분에 대한 부호의 설명

61 : 타이밍 제너레이터 62 : 수직 쉬프트 레지스터

63 : 앤드 게이트 어레이 64 : 픽셀 어레이

상기의 목적을 달성하기 위한 본 발명의 씨모스 이미지 센서는 5-TR구조를 갖는 씨모스 이미지 센서의 픽셀 어레이와, 리셋 신호, 트랜스퍼 게이트 바이어스 신호 및 셧터 동기 신호를 발생하는 타이밍 제너레이터와, 수직 쉬프트 레지스터를 통해 출력되는 셧터 동기 신호를 상기 타이밍 제너레이터에서 출력되는 리셋신호 및 트랜스퍼 게이트 바이어스 신호와 앤드 연산하여 상기 픽셀 어레이의 칼럼 방향으로 순차출력하는 앤드 게이트 어레이를 포함하여 구성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 씨모스 이미지 센서를 설명하기로 한다.

도 6은 본 발명에 따른 씨모스 이미지 센서의 셔터 기능을 설명하기 위한 블록구성도이다.

도 6와 도시한 바와 같이, 본 발명의 씨모스 이미지 센서는 타이밍 제너레이터(61)와, 수직 쉬프트 레지스터(62)와, 앤드 게이트 어레이(63), 픽셀 어레이(64)로 구성된다.

이와같은 구성에서 셔터 신호는 단순히 포토다이오드를 얼마나 리셋시켜야 하는지에 관한 정보만을 가지고 있다. 즉, 셔터 신호가 온(ON)되는 순간 포토다이오드를 리셋 시키기 시작하여 오프(OFF)되는 순간 리셋을 멈춘다.

여기서, 리셋은 셔터 신호가 온(ON)되어 있는 동안은 계속되는데, 이는 셔터 신호는 수직 쉬프트 레지스터(62)를 통해 입력되어 한 로우(ROW)를 선택할 때, 리셋은 칼럼(COLUMN)단위로 계속되어지기 때문이다.

리셋 신호뿐만 아니라 트랜스퍼 게이트를 온(ON)시켜 주어야 하는데 이는 5-TR구조때문이다.

참고적으로 도 7은 본 발명에 따른 5-TR 구조의 씨모스 이미지 센서의 회로적 구성도이다.

도 7과 같이 구성된 5-TR구조의 씨모스 이미지 센서에서 5-TR은 포토다이오들의 전하들이 TX1,TX2를 통해 플로팅 디퓨젼 영역(FD1)으로 집적된다.

플로팅 디퓨젼 영역(FD1)을 리셋시키기 위해서는 RS를 열어주어 상기 플로팅 디퓨젼 영역에 모인 전하를 VDD로 빼내야 한다.

따라서, 포토다이오드의 전하들을 리셋시키기 위해서는 플로팅 디퓨젼 영역에 모인 전하들을 RS를 통해 VDD로 빼내어 플로팅 디퓨젼 영역을 비운 후, TX를 열어 포토다이오드의 전하들을 다시 플로팅 디퓨젼 영역으로 빼내면 된다.

따라서, 5-TR구조의 씨모스 이미지 센서에서의 리셋과 TX는 도 8과 같이 나타내어지며 여기서, 셔터 신호는 주어진 빛의 양에 따라 온(ON), 오프(OFF)를 반복하게 된다.

참고적으로 도 8에는 본 발명에 따른 셔터 신호의 타이밍도를 도시한 것으로, SS는 셔터 동기신호이고, RST는 리셋 신호, TX는 트랜스퍼 게이트 제어신호이다.

한편, 셔터 신호가 주어진 빛의 양에 따라 온/오프 함에 있어서, 만일 주어진 빛의 양이 많다면, 셔터 신호의 온-타임을 늘려서 RST,TX와 AND연산되어 포토다이오드의 전하들을 리셋시키는 시간을 길게 해주면 된다.

이에 따라 포토다이오드에 전하들이 쌓이는 시간이 그 만큼 줄어들어 빛의 양이 많아도 대부분을 VDD로 빼낼 수가 있게 된다.

이와 같은 본 발명의 씨모스 이미지 센서는 RST와 TX를 간단히 AND 게이트만 가지고 조절하므로써 간단하게 셔터 기능을 구현할 수 있다. 따라서, 셔터를 위한 기존의 추가회로가 없어 시스템의 구성을 간략화할 수 있고, 종래와는 달리 5-TR구조의 씨모스 이미지 센서에서 포토다이오드의 리셋을 위해 RST와 TX 두 개의 신호가 필요했던 부분을 하나의 셔터 신호로 처리할 수 있으므로 그 만큼 칩 공간을 확보할 수 있다.

또한 셔터 기능을 온/오프함으로써, 모든 기능을 하나의 칩에 구현하는 Aii in only chip화가 가능하여 향후 소형화 및 저전력의 응용에도 적합하다.

Claims (1)

1. 5-TR구조를 갖는 씨모스 이미지 센서의 픽셀 어레이와,

   리셋 신호, 트랜스퍼 게이트 바이어스 신호 및 셧터 동기 신호를 발생하는 타이밍 제너레이터와,

   수직 쉬프트 레지스터를 통해 출력되는 셧터 동기 신호를 상기 타이밍 제너레이터에서 출력되는 리셋신호 및 트랜스퍼 게이트 바이어스 신호와 앤드 연산하여 상기 픽셀 어레이의 칼럼 방향으로 순차출력하는 앤드 게이트 어레이를 포함하여 구성되는 것을 특징으로 하는 씨모스 이미지 센서.