KR20010063539A

KR20010063539A - 에프피지에이를 이용한 프로그래머블 메모리테스트장치

Info

Publication number: KR20010063539A
Application number: KR1019990060652A
Authority: KR
Inventors: 이수정
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-22
Filing date: 1999-12-22
Publication date: 2001-07-09
Also published as: KR100314811B1

Abstract

본 발명은 테스트하고자하는 메모리를 포함하는 칩의 면적은 작아지면서도 다양한 테스트 벡터를 통해 메모리를 테스트하기 위한 것으로서, 이를 위한 본 발명은 반도체메모리소자의 테스트장치에 있어서, 칩 외부에 위치하고 테스트인에이블신호에 응답하여 테스트입력데이터 및 제어신호인 쉬프트클럭신호와 쉬프트인에이블신호와 입력인에이블신호와 출력인에이블신호를 생성하여 칩으로 인가하고 상기 테스트입력데이터와 메모리에서의 테스트출력데이터와의 비교를 통해 동작을 검증하여 테스트결과신호를 생성하는 테스트로직; 노말 모드에서 외부에서 입력되는 신호들에 응답하여 상기 메모리에 입력되는 다수의 입력신호를 생성하는 입력부; 상기 쉬프트클럭신호와 상기 쉬프트인에이블신호 및 상기 입력인에이블신호에 응답하여 노말 모드에서는 상기 다수의 입력신호를 각각 다수의 메모리입력신호로서 상기 메모리로 전달하고 테스트 모드에서는 상기 테스트로직에서 직렬 데이터로 인가되는 상기 테스트입력데이터를 병렬 데이터로 변환하여 상기 다수의 메모리입력신호로서 전달하는 입력레지스터; 상기 쉬프트클럭신호와 상기 쉬프트인에이블신호 및 상기 출력인에이블신호에 응답하여 테스트모드에서는 상기 메모리에서 병렬로 출력되는 다수의 메모리출력신호를 직렬로 변환한 상기 테스트출력데이터로 상기 테스트로직으로 전달하고 노말 모드에서는 상기 다수의 메모리출력신호를 다수의 출력신호로 하기의 출력부로 전달하는 출력레지스터; 및 노말 모드에서 상기 메모리를 통해 입력된 상기 다수의 출력신호를 외부로 출력하는 출력부를 구비하여 이루어진다.

Description

에프피지에이를 이용한 프로그래머블 메모리테스트장치{Programmable memory test device using FPGA}

본 발명은 반도체집적회로에 관한 것으로서, 특히 FPGA(field programmablegate arrays)를 이용한 메모리테스트장치에 관한 것이다.

일반적으로, 대부분의 칩은 내부에 저장수단으로서 롬(ROM) 또는 에스램(SRAM)등의 메모리 소자를 가지고 있다. 이들 메모리를 테스트하기 위하여 이미 설계된 테스트 벡터(test vector)를 칩 내부에 구현하여 내부 메모리를 테스트하는 비스트(BIST : built-in self test)를 사용한다.

만일, 메모리의 모든 입출력 핀들이 칩의 외부에서 모두 제어 가능하게 되어 있다면 그 핀들을 통해 직접 테스트 벡터를 주면 문제가 없겠지만 대부분의 칩에서는 메모리의 입출력 신호들이 칩의 내부에서 만들어져서 그 내부에서 사용되어 진다. 다시 말하면, 메모리의 입출력을 외부에서 확인할 수 없다. 또 이러한 메모리 신호들을 테스트만을 위해 칩 외부의 핀으로 인가하는 것은 무리이다.

따라서, 기존의 칩에서는 내부 메모리의 테스트를 위해 비스트(BIST)를 사용하였다.

도1은 종래의 비스트를 이용한 메모리 테스트 장치의 블록 다이아그램이다.

도1을 참조하면, 메모리 테스트 장치는 데이터를 저장하고 테스트하고자하는 메모리(140)와, 노말 모드(normal mode)에서 외부에서 입력되는 신호들에 응답하여 상기 메모리(140)에 입력되는 신호를 생성하는 입력부(110)와, 비스트인에이블신호(bist_en)에 응답하여 상기 메모리(140)를 테스트할 테스트 벡터를 생성하고 메모리의 출력신호를 비교하여 메모리의 동작을 판단하는 비스트출력신호(bist_out)를 생성하는 비스트(120)와, 노말 모드의 입력신호와 테스트 모드에서의 입력신호를 선택하여 상기 메모리(140)로 인가하는 먹스(MUX :multiplexor)(130)와, 노말 모드에서 상기 메모리(140)를 통해 외부로 출력되는 데이터를 인가 받는 출력부(150)로 이루어진다.

상기와 같이 이루어지는 종래의 비스트(BIST)의 동작에 대하여 살펴본다.

비스트(BIST)라고 하는 것은 칩 설계시에 메모리를 테스트할 방식을 정하고, 그것을 하나의 내부 블록으로 구현해서 이것을 이용해서 내부 메모리를 테스트하는 것으로서, 상기 비스트(120)에 테스트 벡터를 상기 먹스(130)에 인가하여 상기 먹스(130)에서는 테스트 모드와 노말 모드를 구분하여 상기 메모리(140)에 데이터를 인가하고, 상기 메모리(140)에 데이터를 저장하고 출력하여 상기 비스트(120)에서 미리 인가한 데이터와의 비교 동작을 통해 상기 메모리(140)의 패일(fail) 여부를 판단한 상기 비스트출력신호(bist_out)를 생성한다.

그러나, 비스트의 경우에는 한번 정해지면 칩을 다시 구현하지 않고서는 수정이 불가능하다. 그래서 칩 설계 시에 가장 효율적으로 메모리를 테스트 할 수 있는 방법을 생각하여 그것을 비스트로 구현하여야 하며, 메모리 테스트 방법은 아주 다양하나 비스트로 이것을 모두 구현하기란 간단하지 않다.

또한, 많은 테스트 방법을 비스트로 구현하게 되면 비스트 블록이 복잡해지고, 블록의 크기도 커지게 되며, 비스트 블록 자체를 검증하는 것도 간단하지 않게 된다.

본 발명은 전술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서,테스트하고자하는 메모리를 포함하는 칩의 면적은 작아지면서도 다양한 테스트 벡터를 통해 메모리를 테스트하는 반도체메모리소자의 테스트장치를 구현하는데 그 목적이 있다.

도1은 종래의 비스트를 이용한 메모리 테스트 장치의 블록 다이아그램.

도2는 본 발명의 일실시예에 따른 메모리테스트장치의 블록 다이아그램

도3은 본 발명의 일실시예에 따른 상기 입력레지스터의 상세 블록도.

도3은 본 발명의 일실시예에 따른 상기 출력레지스터의 상세 블록도.

* 도면의 주요 부분에 대한 부호의 설명

210 : 테스트로직

230 : 입력레지스터

250 : 출력레지스터

상기 목적을 달성하기 위한 본 발명은 반도체메모리소자의 테스트장치에 있어서, 칩 외부에 위치하고 테스트인에이블신호에 응답하여 테스트입력데이터 및 제어신호인 쉬프트클럭신호와 쉬프트인에이블신호와 입력인에이블신호와 출력인에이블신호를 생성하여 칩으로 인가하고 상기 테스트입력데이터와 메모리에서의 테스트출력데이터와의 비교를 통해 동작을 검증하여 테스트결과신호를 생성하는 테스트로직; 노말 모드에서 외부에서 입력되는 신호들에 응답하여 상기 메모리에 입력되는 다수의 입력신호를 생성하는 입력부; 상기 쉬프트클럭신호와 상기 쉬프트인에이블신호 및 상기 입력인에이블신호에 응답하여 노말 모드에서는 상기 다수의 입력신호를 각각 다수의 메모리입력신호로서 상기 메모리로 전달하고 테스트 모드에서는 상기 테스트로직에서 직렬 데이터로 인가되는 상기 테스트입력데이터를 병렬 데이터로 변환하여 상기 다수의 메모리입력신호로서 전달하는 입력레지스터; 상기 쉬프트클럭신호와 상기 쉬프트인에이블신호 및 상기 출력인에이블신호에 응답하여 테스트모드에서는 상기 메모리에서 병렬로 출력되는 다수의 메모리출력신호를 직렬로 변환한 상기 테스트출력데이터로 상기 테스트로직으로 전달하고 노말 모드에서는 상기 다수의 메모리출력신호를 다수의 출력신호로 하기의 출력부로 전달하는 출력레지스터; 및 노말 모드에서 상기 메모리를 통해 입력된 상기 다수의 출력신호를 외부로 출력하는 출력부를 구비하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도2는 본 발명의 일실시예에 따른 메모리테스트장치의 블록 다이아그램이다.

도2를 참조하면, 메모리테스트장치는 칩 내부에 존재하는 메모리(240)를 테스트하기 위하여, 칩 외부에 위치하고 테스트인에이블신호(test_en)에 응답하여 테스트입력데이터(t_din) 및 제어신호인 쉬프트클럭신호(s_clk)와, 쉬프트인에이블신호(s_en)와 입력인에이블신호(in_en)와, 출력인에이블신호(out_en)를 생성하여 칩으로 인가하고 상기 테스트입력데이터(t_din)와 메모리에서의 테스트출력데이터(t_dout)와의 비교를 통해 동작을 검증하여 테스트결과신호(test_check)를 생성하는 테스트로직(210)과, 노말 모드(normal mode)에서 외부에서 입력되는 신호들에 응답하여 상기 메모리(240)에 입력되는 제1 내지 제8입력신호(in<1:8>)를 생성하는 입력부(220)와, 상기 쉬프트클럭신호(s_clk)와 상기 쉬프트인에이블신호(s_en) 및 상기 입력인에이블신호(in_en)에 응답하여 노말 모드에서는 상기 입력부(220)를 통해 입력된 상기 제1 내지 제8입력신호(in<1:8>)를 상기 메모리(240)로 제1 내지 제8메모리입력신호(m_in<1:8>)로서 전달하고 테스트 모드에서는 상기 테스트로직(210)에서 직렬 데이터로 인가되는 상기 테스트입력데이터(t_din)를 상기 메모리(240)에 병렬 데이터로 변환하여 상기 제1 내지 제8메모리입력신호(m_in<1:8>)로서 전달하는 입력레지스터(230)와, 상기 쉬프트클럭신호(s_clk)와 상기 쉬프트인에이블신호(s_en) 및 상기 출력인에이블신호(out_en)에 응답하여 테스트모드에서는 상기 메모리(240)에서 병렬로 출력되는 제1 내지 제8메모리출력신호(m_out<1:8>)를 직렬로 변환한 상기 테스트출력데이터(t_dout)로 상기 테스트로직(210)으로 전달하고 노말 모드에서는 상기 제1 내지 제8메모리출력신호(m_out<1:8>)를 제1 내지 제8출력신호(out<1:8>)로 하기의 출력부(260)로 전달하는 출력레지스터(250)와, 노말 모드에서 상기 메모리(240)를 통해 입력된 상기 제1 내지 제8출력신호(out<1:8>)를 외부로 출력하는 출력부(260)로 이루어진다.

상기 테스트로직(210)은 상기 테스트인에이블신호(test_en)에 응답하여 상기 입력레지스터(230)에 인가하는 테스트입력데이터(t_din)를 생성하는 테스트입력부(211)와, 상기 입력레지스터(230)와 상기 출력레지스터(250)에 인가하는 상기 쉬프트클럭신호(s_clk)와, 상기 쉬프트인에이블신호(s_en)와, 상기 입력인에이블신호(in_en)와, 상기 출력인에이블신호(out_en)를 생성하는 테스트제어부(213)와, 상기 메모리의 테스트출력데이터(t_dout)와 미리 인가한 데이터와의 비교를 통해서 상기 메모리(240)의 패스(pass) 또는 패일(fail)을 판단하는 상기 테스트결과신호(test_check)를 생성하는 테스트출력부(215)로 이루어진다.

도3은 본 발명의 일실시예에 따른 상기 입력레지스터(230)의 상세 블록도로서, 상기 입력레지스터(230)는 각각 상기 쉬프트인에이블신호(s_en)와 상기 쉬프트클럭신호(s_clk) 및 상기 입력인에이블신호(in_en)에 응답하여 노말모드에서는 상기 제1 내지 제8입력신호(in<1:8>)를 상기 제1 내지 제8메모리입력신호(m_in<1:8>)로 전달하고 테스트모드에서는 상기 테스트입력신호(t_din)를 저장하여 단계적으로 제1 내지 제7테스트입력신호(t_in<1:7>)를 생성하여 상기 제1 내지 제8메모리입력신호(m_in<1:8>)로 전달하는 제1 내지 제8단위입력레지스터(310, 320, …, 380)로 이루어진다.

상기 제1단위입력레지스터(310)는 상기 쉬프트인에이블신호(s_en)에 응답하여 상기 제1입력신호(in<1>)와 상기 테스트입력신호(t_din)를 선택적으로 출력하는 제1먹스(311)와, 상기 쉬프트클럭신호(s_clk)에 응답하여 상기 제1먹스(311)의 출력신호를 입력받아 상기 제1테스트입력신호(t_in<1>)를 생성하는 플립플롭(312)과, 상기 입력인에이블신호(in_en)에 응답하여 상기 제1입력신호(in<1>)와 상기 제1테스트입력신호를 선택적으로 출력하여 상기 제1메모리입력신호(m_in<1>)를 생성하는 제2먹스(313)로 이루어진다. 또한, 상기 제2 내지 제8단위입력레지스터(320, …, 380)는 상기 제1단위입력레지스터(310)와 유사하게 이루어진다.

도4는 본 발명의 일실시예에 따른 상기 출력레지스터(250)의 상세 블록도로서, 상기 출력레지스터(250)는 각각 상기 쉬프트인에이블신호(s_en)와 상기 쉬프트클럭신호(s_clk) 및 상기 출력인에이블신호(out_en)에 응답하여 노말모드에서는 상기 제1 내지 제8출력신호(out<1:8>)를 상기 제1 내지 제8메모리출력신호(m_out<1:8>)로 전달하고 테스트모드에서는 상기 제1 내지 제8출력신호(out<1:8>)를 각각 저장하여 단계적으로 제1 내지제7테스트출력신호(t_out<1:7>)를 생성하여 상기 제1 내지 제8메모리출력신호(m_out<1:8>)를 생성하는 제1 내지 제8단위출력레지스터(410, 420, …, 480)로 이루어진다.

상기 제1단위출력레지스터(410)는 상기 쉬프트인에이블신호(s_en)에 응답하여 상기 제1출력신호(out<1>)와 상기 제1테스트출력신호(t_out<1>)를 선택적으로 출력하는 제1먹스(411)와, 상기 쉬프트클럭신호(s_clk)에 응답하여 상기 제1먹스(411)의 출력신호를 입력받아 상기 테스트출력신호(t_dout)를 생성하는 플립플롭(312)과, 상기 출력인에이블신호(out_en)에 응답하여 상기 제1출력신호(out<1>)와 상기 테스트출력신호(t_dout)를 선택적으로 출력하여 상기 제1메모리출력신호(m_out<1>)를 생성하는 제2먹스(313)로 이루어진다. 또한, 상기 제2 내지 제8단위출력레지스터(320, …, 380)은 상기 제1단위출력레지스터(310)와 유사하게 이루어진다.

상기와 같이 구성되는 본 발명의 일실시예에 따른 동작에 대하여 살펴본다.

상기 테스트인에이블신호(test_en)이 액티브되면 FPGA로 구현되는 상기 테스트로직(210)의 상기 테스트입력부(2110에서 메모리의 테스트입력데이터(t_din)가 생성되어 상기 입력레지스터(230)로 전달된다. 상기 입력레지스터(230)에서는 매 주기마다 상기 테스트입력데이터를 쉬프트(shift)하여 상기 제1 내지 제8단위입력레지스터(310, 320, …, 380)의 상기 플립플롭(312, 322, …, 382)에 메모리 입력 벡터(vector)를 채운 다음 상기 입력인에이블신호(in_en)가 "하이"로 액티브되면 상기 제1 내지 제8단위입력레지스터(310, 320, …, 380)에 저장된 입력데이터가 동시에 상기 메모리입력데이터로 메모리(240) 블록으로 전달된다.

구체적으로 살펴보면, 상기 입력레지스터(230)에 직렬로 인가되는 상기 테스트입력데이터(t_din)는 상기 제1단위입력레지스터(310)를 거쳐 상기 제8단위입력레지스터(380)의 플립플롭(382)까지 전달하는 것으로서, 상기 테스트입력데이터(t_din)는 상기 제1테스트입력신호(t_in<1>) 및 상기 제2 내지 제7테스트입력신호(t_in<2:7>)를 통해 각각의 단위입력레지스터에 인가되어 저장된 후 각각의 레지스터를 모두 채운 뒤에 메모리로 입력된다.

한편, 데이터의 출력은 상기 메모리(240)에서 상기 제1 내지 제8메모리출력신호(m_out<1:8>)가 상기 출력레지스터(250)로 인가되어, 노말모드에서 상기 제1 내지 제8출력신호(out<1:8>)로 전달되며 상기 제1 내지 제8단위출력레지스터(410, 420, …,480)의 플립플롭(412, 422, …, 482)에 저장된다. 테스트모드에서는 상기 플립플롭(412, 422, …, 482)에 저장된 데이터가 매 주기마다 상기 제1단위출력레지스터(410)에서는 상기 테스트출력데이터(t_dout)로 인가되고 나머지 단위출력레지스터에서는 다음 단위출력레지스터로 2차테스트출력신호로서 전달된다.

결국 병렬로 전달된 상기 메모리출력신호가 직렬로 상기 테스트출력데이터로서 상기 테스트출력부(215)로 전달되어, 메모리에 입력된 테스트벡터와의 비교를 통해서 메모리의 패스(pass) 또는 패일(fail)을 판단한 상기 테스트결과신호(t_check)로서 출력된다.

상기 테스트로직(210)은 FPGA로서 구현되어 테스트 벡터를 만드는 방법을 바꾸고자 하면 언제든지 새로운 벡터 생성 방법에 맞게 다시 설계하여 FPGA로 구현하면 된다. 그러므로 칩을 다시 설계하지 않더라도 다양한 테스트 벡터를 이용하여 메모리 테스트를 할 수 있어, 훨씬 다양하고 정확한 테스트를 할 수 있다.

또한 테스트로직을 칩 외부에 구현함으로써, 칩 내부에는 입력레지스터와 출력레지스터만을 구현하면 되어 칩 내부에 테스트벡터를 생성하고 그 결과를 비교하던 비스트(BIST)에 비해 상대적으로 면적면에서 작은 부분을 차지한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 반도체메모리소자의 테스트장치에 있어서 테스트하고자하는 메모리를 포함하는 칩의 면적은 작아지면서도 다양한 테스트 벡터를 통해 메모리를 테스트할 수 있다.

Claims

반도체메모리소자의 테스트장치에 있어서,

칩 외부에 위치하고 테스트인에이블신호에 응답하여 테스트입력데이터 및 제어신호인 쉬프트클럭신호와 쉬프트인에이블신호와 입력인에이블신호와 출력인에이블신호를 생성하여 칩으로 인가하고 상기 테스트입력데이터와 메모리에서의 테스트출력데이터와의 비교를 통해 동작을 검증하여 테스트결과신호를 생성하는 테스트로직;

노말 모드에서 외부에서 입력되는 신호들에 응답하여 상기 메모리에 입력되는 다수의 입력신호를 생성하는 입력부;

상기 쉬프트클럭신호와 상기 쉬프트인에이블신호 및 상기 입력인에이블신호에 응답하여 노말 모드에서는 상기 다수의 입력신호를 각각 다수의 메모리입력신호로서 상기 메모리로 전달하고 테스트 모드에서는 상기 테스트로직에서 직렬 데이터로 인가되는 상기 테스트입력데이터를 병렬 데이터로 변환하여 상기 다수의 메모리입력신호로서 전달하는 입력레지스터;

상기 쉬프트클럭신호와 상기 쉬프트인에이블신호 및 상기 출력인에이블신호에 응답하여 테스트모드에서는 상기 메모리에서 병렬로 출력되는 다수의 메모리출력신호를 직렬로 변환한 상기 테스트출력데이터로 상기 테스트로직으로 전달하고 노말 모드에서는 상기 다수의 메모리출력신호를 다수의 출력신호로 하기의 출력부로 전달하는 출력레지스터; 및

노말 모드에서 상기 메모리를 통해 입력된 상기 다수의 출력신호를 외부로 출력하는 출력부

를 구비하는 반도체메모리소자의 테스트장치.
제1항에 있어서,

상기 테스트로직은,

상기 테스트인에이블신호에 응답하여 상기 테스트입력데이터를 생성하는 테스트입력부;

상기 입력레지스터와 상기 출력레지스터의 제어신호로서 인가하는 상기 쉬프트클럭신호와 상기 쉬프트인에이블신호와 상기 입력인에이블신호와 상기 출력인에이블신호를 생성하는 테스트제어부; 및

상기 메모리의 테스트출력데이터와 메모리에 인가한 상기 테스트입력데이터와의 비교를 통해서 상기 메모리의 패스 또는 패일을 판단하는 상기 테스트결과신호를 생성하는 테스트출력부

를 구비하는 것을 특징으로 하는 반도체메모리소자의 테스트장치.
제2항에 있어서,

상기 테스트로직은 프로그래머블하게 구현하여 다양한 테스트입력데이터를통해 많은 방법으로 테스트를 구현할 수 있는 것을 특징으로 하는 반도체메모리소자의 테스트장치.
제2항에 있어서,

상기 입력레지스터는,

상기 쉬프트인에이블신호와 상기 쉬프트클럭신호 및 상기 입력인에이블신호에 응답하여 노말모드에서는 상기 다수의 입력신호를 각각 상기 다수의 메모리입력신호로 전달하고, 테스트모드에서는 한 비트씩 전달되는 상기 테스트입력데이터를 저장하여 상기 다수의 메모리입력신호로 한 번에 전달하는 다수의 단위입력레지스터를 구비하는 것을 특징으로 하는 반도체메모리소자의 테스트장치.
제4항에 있어서,

상기 단위입력레지스터는,

상기 쉬프트인에이블신호에 응답하여 상기 입력신호와 상기 테스트입력데이터를 선택적으로 출력하는 제1먹스;

테스트모드에서 상기 쉬프트클럭신호에 응답하여 상기 제1먹스의 출력신호인 상기 테스트입력데이터를 저장하는 플립플롭;

상기 입력인에이블신호에 응답하여 상기 입력신호와 상기 플립플롭의 출력신호를 선택적으로 출력하여 상기 메모리입력신호를 생성하는 제2먹스

를 구비하는 것을 특징으로 하는 반도체메모리소자의 테스트장치.
제4항에 있어서,

상기 입력레지스터는 테스트모드에서 제1단위입력레지스터로 입력된 상기 테스트입력데이터가 상기 다수의 단위입력레지스터로 단계적으로 전달되어 최종단위입력레지스터에 전달되면 상기 메모리입력신호로서 상기 메모리로 전달되는 것을 특징으로 하는 반도체메모리소자의 테스트장치.
제2항에 있어서,

상기 출력레지스터는 상기 쉬프트인에이블신호와 상기 쉬프트클럭신호 및 상기 출력인에이블신호에 응답하여 노말모드에서는 상기 다수의 메모리출력신호를 상기 다수의 출력신호로 전달하고, 테스트모드에서는 상기 다수의 메모리출력신호를 다수의 단위출력레지스터에 동시에 저장하여 한 비트씩 상기 테스트출력신호로서 출력하는 것을 특징으로 하는 반도체메모리소자의 테스트장치.
제7항에 있어서,

상기 단위출력레지스터는,

상기 쉬프트인에이블신호에 응답하여 노말모드에서는 상기 메모리출력신호를 테스트모드에서는 2차테스트출력신호를 선택적으로 출력하는 제1먹스;

상기 쉬프트클럭신호에 응답하여 상기 제1먹스의 출력신호를 입력받아 저장하는 플립플롭; 및

노말모드에서 인에이블되어 상기 출력인에이블신호에 응답하여 상기 메모리출력신호를 출력하여 상기 출력신호를 생성하는 제2먹스

를 구비하는 것을 특징으로 하는 반도체메모리소자의 테스트장치.
제8항에 있어서,

상기 플립플롭은 최종 단위출력레지스터에서는 상기 테스트출력신호를 생성하고 그 이외의 단위출력레지스터에서는 노말모드에서 저장된 상기 메모리출력신호가 저장되어 다음 단위출력레지스터로 전달되는 상기 2차테스트출력신호를 생성하는 것을 특징으로 하는 반도체메모리소자의 테스트장치.