KR20010061461A - 플래시 메모리의 보호/비보호 셀 마진 확보회로 - Google Patents

플래시 메모리의 보호/비보호 셀 마진 확보회로 Download PDF

Info

Publication number
KR20010061461A
KR20010061461A KR1019990063957A KR19990063957A KR20010061461A KR 20010061461 A KR20010061461 A KR 20010061461A KR 1019990063957 A KR1019990063957 A KR 1019990063957A KR 19990063957 A KR19990063957 A KR 19990063957A KR 20010061461 A KR20010061461 A KR 20010061461A
Authority
KR
South Korea
Prior art keywords
protection
signal
voltage
verification
verify
Prior art date
Application number
KR1019990063957A
Other languages
English (en)
Inventor
신계완
이풍엽
권오원
서성환
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063957A priority Critical patent/KR20010061461A/ko
Publication of KR20010061461A publication Critical patent/KR20010061461A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 플래시 메모리의 보호/비보호 셀 마진 확보회로는 검증신호에 따라서 스위칭되는 제1스위칭소자, 노멀검증신호와 비보호검증신호의 조합에 따라 스위칭되는 제2스위칭소자, 제1스위칭소자및 제2스위칭소자의 동작에 따라 전원전압을 강하시키기 위한 전원전압 강하수단, 보호/비보호 셀의 워드라인에 전압을 인가하는 드라이버회로부, 강하된 전압이 상기 드라이버 회로부에 인가되는 것을 제어하는 제3스위칭소자, 보호검증신호에 의해 상기 제3스위칭소자를 스위칭시키는 제1스위치회로부 및 보호검증신호에 의해 상기 드라이버회로부로 소정의 전위를 갖는 전압을 출력하는 제2스위치회로부를 포함하여 구성된다.

Description

플래시 메모리의 보호/비보호 셀 마진 확보회로{Margin ensuring circuit for protection/unprotection cell of flash memory}
본 발명은 플래시 메모리의 보호/비보호 셀 마진 확보회로에 관한 것이다.
비휘발성 메모리는 데이타를 정장하기 위한 전자 장치에 사용된다. 비휘발성 메모리에 저장된 데이타는 전자 장치의 전원이 차단되었을 때도 유지된다. 비휘발성 메모리 장치는 여러 형태가 있는데, 그중 가장 보편적인 것은EPROM(Electrically Programmable Read Only Memory)이다. 비휘발성 메모리의 다른 형태로는 EEPROM(Electrically Programmable and Electrically Erasable Read Memory)이 있으며, 이것은 바이트 단위로 저장된 데이타를 소거 및 재서입하기 위해 개발되었다. 최근에, 플래시 EEPROM이라 알려진 비휘발성 메모리가 등장하였다. 플래쉬 메모리에 있어서, 블럭 데이타는 동시에 소거된다. 비록 플래쉬 메모리는 다른 비휘발성메모리에 비해 비교적 많은 양의 데이타를 저장할 수 있지만, 많은 단점도 가지고 있다.
예를 들어, 플래쉬 메모리는 부주의한 서입 및 소거 동작에 취약한 것으로 알려졌다. 서입동작 동안, 플래쉬 메모리는 디바이스에 원하는 데이타를 저장하므로써 프로그램 된다. 또한, 플래쉬 메모리는 블럭단위로 소거될 수 있다. 데이타가 일련의 서입 동작에 의해 플래쉬 메모리에 저장되었을 때, 그 데이타는 플래쉬 메모리로부터 여러 번 독출될 수 있다. 그러나 컴퓨터 등에 결합된 플래쉬 메모리의 저장 데이타는 전원전압의 차단 등에 의해 소실될 수도 있다. 또한, 사용자의 의도에 따라 특정블럭(또는 섹터)에 저장된 정보를 보호할 필요가 있다.
다수의 섹터중 특정섹터에 저장된 정보를 보호하기 위해 비휘발성 메모리 내에 섹터 보호회로가 제공된다. 이 섹터 보호회로는 특정 섹터의 억세스를 차단하게 된다.
종래의 섹터 보호회로와 관련되어 사용되는 셀은 메인 어레이 셀이 계속적으로 프로그램 또는 소거 동작을 하는 것과는 달리 사용자가 디바이스의 데이타 손실을 방지하려는 섹터에 대하여 보호시키거나, 비보호 상태로 남길 경우 사용자가 아니면 이 셀의 데이타는 바뀌지 않는다. 그러므로 이 셀이 프로그램 또는 소거마진을 가지고 서입되어 있지 않는 경우 독출 동작 동안 차지손실이 발생되어 결국 데이타 손실이 발생된다.
전술한 문제점을 해결하기 위한 본 발명은 플래시 메모리 셀의 보호/비보호 상태 정보를 저장하는 매체를 같은 플래시 메모리 셀을 사용하며 저장된 정보의 유실을 방지하기 위하여 보호/비보호 실시 후 검증시 검증조건에 가장 큰 비중을 차지하는 워드라인 전압을 메인 셀의 워드라인 전압과 차이를 두어 마진을 확보함으로써 데이터의 손실을 방지할 수 있는 플래시 메모리의 보호/비보호셀 마진 확보회로를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 플래시 메모리의 보호/비보호셀 마진 확보회로는, 검증신호에 따라서 스위칭되는 제1스위칭소자, 노멀검증신호와 비보호검증신호의 조합에 따라 스위칭되는 제2스위칭소자, 제1스위칭소자및 제2스위칭소자의 동작에 따라 전원전압을 강하시키기 위한 전원전압 강하수단, 보호/비보호 셀의 워드라인에 전압을 인가하는 드라이버회로부, 강하된 전압이 상기 드라이버 회로부에 인가되는 것을 제어하는 제3스위칭소자, 보호검증신호에 의해 상기 제3스위칭소자를 스위칭시키는 제1스위치회로부 및 보호검증신호에 의해 상기 드라이버회로부로 소정의 전위를 갖는 전압을 출력하는 제2스위치회로부를 포함하여 구성된는 것을 특징으로 한다.
도 1은 본 발명에 따른 플래시 메모리의 보호/비보호 셀의 마진확보를 위한 회로도이다.
도 2는 도 1에 의한 마진 확보 설명도이다.
* 도면이 상세한 부분의 대한 부호의 설명 *
10:부정논리합게이트 20:제1스위치회로부
30:제2스위치회로부 40:드라이버회로부
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 따른 플래쉬 메모리의 보호/비보호 셀의 마진확보를 위한 회로도이다.
전원전압(Vcc)과 노드(A)간에는 PMOS트랜지스터(P1)가 접속되고, 검증시 PMOS트랜지스터(P1)를 스위칭시키도록 그 게이트에는 인버터(I1)를 통하여 검증신호(Verify)가 입력된다. 또한 노드(A)와 노드(B)간에는 전원전압(Vcc)을 분배할 수 있도록 다이오드로 동작되는 NMOS트랜지스터(N1, N2 및 N3)가 직렬로 접속된다. 그리고 NMOS트랜지스터(N3)와 그라운드 사이에는 NMOS트랜지스터(N5)가 접속된다.
한편 본 발명에 따른 플래시 메모리의 보호/비보호 마진 확대회로는 NOR 게이트(10)를 포함하는데, NOR 게이트(10)의 일측입력단에는 노멀검증신호(Normal Verify)가 입력되고 타측입력단에는 비보호검증신호(Unprotection verify)가 입력된다. 또한 NOR 게이트(10)의 출력단은 인버터(I2)의 입력단으로 접속되고, 인버터(I2)의 출력단은 전술한 NMOS트랜지스터(N5)의 게이트에 접속된다. 그리고 전술한 비보호검증신호가 입력되는 NOR 게이트(10)의 타측입력단은 NMOS트랜지스터(N4)의 게이트로 접속되며, NMOS트랜지스터(N4)는 전술한 NMOS트랜지스터(N3)와 병렬로 접속된다.
그리고 노드(A)와 드라이버회로부(40) 사이에는 PMOS트랜지스터(P2)가 접속되는데, PMOS트랜지스터(P2)의 게이트는 제1스위치부의 출력단과 접속된다.
이때, 제1스위치회로부(20)의 일측입력단에는 보호검증신호(ProtectionVerify)가 입력되고 타측입력단에는 전원전압(Vcc)보다 높은 전압인 전압(VPPI)이 입력된다. 또한 제2스위치회로부(30)의 입력단에는 전술한 제1스위치회로부(20)와 마찬가지로 보호검증신호(Protection Verify)와 전압(VPPI)이 입력되며, 그dml 출력단은 드라이버회로부(40)와 PMOS트랜지스터(P2) 사이에 접속된다.
드라이버회로부(40)의 일측입력단에는 보호검증신호(Protection Verify)가 입력되고, 타측입력단에는 비보호검증신호(Unprotection Verify)가 입력되고 그의 출력단은 셀의 워드라인(Cell-WordLine)과 접속된다.
이하에서는 전술한 구성을 가지는 플래시 메모리의 보호/비보호 셀 마진 확보회로의 동작을 설명하기로 한다.
먼저, 검증신호(Verify)가 하이신호로 입력되면, 그 신호는 인버터(I1)를 통하여 PMOS트랜지스터(P1)의 게이트로 인가되어 PMOS트랜지스터(P1)를 턴-온시킨다.
또한, 노멀검증(Nomal Verify)신호가 하이신호로 인가(이때 비보호검증신호는 로우신호)되면 NOR 게이트(10)는 로우신호를 출력하게 된다. NOR 게이트(10)에서 출력되는 로우신호는 인버터(I2)의 입력단으로 인가되고, 그에 따라서 인버터(I2)는 NMOS트랜지스터(N5)의 게이트로 하이신호를 출력한다. NMOS트랜지스터(N5)는 게이트에 인가되는 하이신호에 의하여 턴-온된다.
전술한 바와 같이 검증(Verify)신호와 노멀검증(Nomal Verify)신호가 하이신호가 되어 PMOS트랜지스터(P1)와, NMOS트랜지스(N5)가 턴-온되면 PMOS트랜지스터(P1)와 NMOS트랜지스(N5) 사이에 접속되어 있는 다이오드로 동작되는 NMOS트랜지스터(N1, N2 및 N3)는 노드(A)의 전위를 강하시킨다.
그런데, 노멀검증시에는 보호검증신호(Protection Verify)가 로우이며 그에 따라서 제1스위치회로부(20)는 로우신호를 출력하고 제2스위치회로부(30)는 신호를 출력하지 않는다. 따라서 PMOS트랜지스터(P2)는 턴-온되고, PMOS트랜지스터(P2)의 턴-온에 따라서 노드(A)의 전위가 드라이버회로부(40)로 입력된다.
한편, 비보호검증신호(Unprotection Verify)가 하이신호로 입력될 때는 다음과 같다.
비보호검증신호(Unprotection Verify)가 하이신호로 입력(이때 노멀검증(Nomal Verify)신호는 로우신호)되면 NOR 게이트(10)는 로우신호를 출력하는데, NOR 게이트(10)의 출력신호는 인버터(I2)에 의하여 하이신호로 변환되어 NMOS트랜지스터(N5)의 게이트로 인가된다.
또한 비보호검증신호(Unproctection Verify)는 NMOS트랜지스터(N4)의 게이트로도 입력되는데, 그에 따라서 NMOS트랜지스터(N4)는 턴-온된다. 그리고, 검증신호(Verify)가 하이신호로 입력되면, 전술한 바와 같이 검증신호는 인버터(I1)를 통하여 PMOS트랜지스터(P1)의 게이트로 인가되어 PMOS트랜지스터(P1)를 턴-온시킨다.
검증신호(Verify)와 비보호검증신호(Unprotection Verify)가 하이신호가 되어 PMOS트랜지스터(P1), NMOS트랜지스터(N4) 그리고 NMOS트랜지스(N5)가 턴-온되면 PMOS트랜지스터(P1)와 NMOS트랜지스(N5) 사이에 접속되어 있는 다이오드로 동작되는 NMOS트랜지스터(N1, N2 및 N3)는 노드(A)의 전위를 강하시킨다. 그러나 NMOS트랜지스터(N4)가 턴-온되어 있기 때문에 노드(A)의 전위는 전술한 노멀검증시보다 더 낮게 된다.
제1스위치회로부(20)는 보호검증신호(Protection Verify)가 입력될 때만 하이신호를 출력하도록 되어 있기 때문에, 비보호검증신호(Unprotection Verify)가 입력될 경우에는 로우신호를 출력한다. 제1스위치회로부(20)에서 출력되는 로우신호는 PMOS트랜지스터(P2)의 게이트에 인가되어 PMOS트랜지스터(P2)를 턴-온시킨다. PMOS트랜지스터(P2)가 턴-온되면 노드(A)의 전위는 드라이버회로부(40)로 입력된다.
그런데, 보호검증신호(Protection Verify)가 입력되면 제1스위치회로부(20)는 하이신호를 출력하며, 그 하이신호는 PMOS 트랜지스터(P2)의 게이트에 인가되어 PMOS트랜지스터(P2)를 턴-오프시킨다. 제2스위치회로부(30)는 보호검증신호(Protection Verify)에 의하여 전압(VPPI)을 출력한다.
전압 (VPPI)이 드라이버회로부(40)로 입력되고 드라이버회로부(40)는 보호검증신호(Protection Verify)가 입력됨에 따라서 VPPI를 워드라인으로 출력한다.
결론적으로 도2에 도시한 바와 같이, 보호 정보가 저장된 셀의 프로그램 문턱전압과 메인셀의 프로그램 문턱전압 사이의 마진을 확보할 수 있으며, 또한 비보호 정보가 저장된 셀의 소거 문턱전압과 메인셀의 소거 문턱전압 사이의 마진을 확보할 수 있다.
상술한 바와 같이, 노멀검증과 비보호검증 그리고 보호검증시 각각 워드라인에 인가되는 전압을 다르게 함으로써, 데이터의 손실을 회로적으로 방지할 수 있는 효과가 있다.

Claims (5)

  1. 검증신호에 따라서 스위칭되는 제1스위칭소자,
    노멀검증신호와 비보호검증신호의 조합에 따라 스위칭되는 제2스위칭소자,
    상기 제1스위칭소자및 제2스위칭소자의 동작에 따라 전원전압을 강하시키기 위한 전원전압 강하수단,
    보호/비보호 셀의 워드라인에 전압을 인가하는 드라이버회로부,
    상기 강하된 전압이 상기 드라이버 회로부에 인가되는 것을 제어하는 제3스위칭소자,
    보호검증신호에 의해 상기 제3스위칭소자를 스위칭시키는 제1스위치회로부,
    상기 보호검증신호에 의해 상기 드라이버회로부로 소정의 전위를 갖는 전압을 출력하는 제2스위치회로부를 포함하여 구성된 것을 특징으로 하는 플래시 메모리의 보호/비보호 셀 마진 확보회로.
  2. 제 1항에 있어서,
    상기 노멀검증신호, 비보호검증신호 및 보호검증신호는 동시에 인에이블되지 않는 것을 특징으로 하는 플래시 메모리의 보호/비보호 셀 마진 확보회로.
  3. 제 1항에 있어서,
    상기 제2스위치회로부가 출력하는 전압의 전위는 상기 전원전압보다 높은 것을 특징으로 하는 플래시 메모리의 플래시 메모리의 보호/비보호 셀 마진 확보회로.
  4. 제 1항에 있어서,
    상기 전원전압 강하수단은 다이오드로 동작되는 NMOS트랜지스터로 구성되는 것을 특징으로 하는 플래시 메모리의 보호/비보호 셀 마진 확보회로.
  5. 제 1항에 있어서,
    상기 비보호검증신호에 의하여 스위칭되며 상기 강하전압을 변화시킬 수 있도록 NMOS트랜지스터에 병렬로 접속되는 제4스위칭소자를 더 포함하는 것을 특징으로 하는 플래시 메모리의 보호/비보호 셀 마진 확보회로.
KR1019990063957A 1999-12-28 1999-12-28 플래시 메모리의 보호/비보호 셀 마진 확보회로 KR20010061461A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063957A KR20010061461A (ko) 1999-12-28 1999-12-28 플래시 메모리의 보호/비보호 셀 마진 확보회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063957A KR20010061461A (ko) 1999-12-28 1999-12-28 플래시 메모리의 보호/비보호 셀 마진 확보회로

Publications (1)

Publication Number Publication Date
KR20010061461A true KR20010061461A (ko) 2001-07-07

Family

ID=19631276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063957A KR20010061461A (ko) 1999-12-28 1999-12-28 플래시 메모리의 보호/비보호 셀 마진 확보회로

Country Status (1)

Country Link
KR (1) KR20010061461A (ko)

Similar Documents

Publication Publication Date Title
US7193897B2 (en) NAND flash memory device capable of changing a block size
KR100261737B1 (ko) 불휘발성 반도체 기억 장치
KR100370909B1 (ko) 1칩 마이크로 컴퓨터와 그 데이타 리프레시 방법
US8717833B2 (en) Semiconductor memory device having non-volatile memory circuits in single chip
US5267213A (en) Bias circuitry for content addressable memory cells of a floating gate nonvolatile memory
JP2003077283A (ja) 半導体集積回路、半導体不揮発性メモリ、メモリカード及びマイクロコンピュータ
US4408306A (en) Column and row erasable EEPROM
KR950020749A (ko) 반도체 불휘발성 기억장치
US7248503B2 (en) Semiconductor nonvolatile storage device
JP2009151920A5 (ko)
KR100610490B1 (ko) Ｅｅｐｒｏｍ 셀 및 ｅｅｐｒｏｍ 블록
US5978263A (en) Negative voltage switch architecture for a nonvolatile memory
US6785158B2 (en) Device that makes it possible to selectively use nonvolatile memory as RAM or ROM
KR100693250B1 (ko) 페이지 버퍼 및 그것의 읽기 방법
KR101069087B1 (ko) 캠셀 메모리 장치
US8446764B2 (en) Control voltage generation circuit and non-volatile memory device including the same
US6115293A (en) Non-volatile semiconductor memory device
US5892711A (en) Sector protection circuit for a flash memory device
KR20010061461A (ko) 플래시 메모리의 보호/비보호 셀 마진 확보회로
JPWO2005109445A1 (ja) 半導体装置および半導体装置の制御方法
US5638324A (en) Flash memory device
US20050141275A1 (en) Flash memory device
US20080062766A1 (en) Well bias circuit in a memory device and method of operating the same
KR970051339A (ko) 다수상태의 불휘발성 반도체 메모리 장치
US6845040B2 (en) Nonvolatile memory

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination