KR20010059292A - Fuse box - Google Patents
Fuse box Download PDFInfo
- Publication number
- KR20010059292A KR20010059292A KR1019990066684A KR19990066684A KR20010059292A KR 20010059292 A KR20010059292 A KR 20010059292A KR 1019990066684 A KR1019990066684 A KR 1019990066684A KR 19990066684 A KR19990066684 A KR 19990066684A KR 20010059292 A KR20010059292 A KR 20010059292A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- cells
- nrd
- fuse box
- cell
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
본 발명은 퓨즈 박스(Fuse Box)에 관한 것으로, 특히 퓨즈와 NRD 금속 라인이 직접 연결되어 소자의 신뢰성을 향상시키는 퓨즈 박스에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fuse box, and more particularly to a fuse box in which a fuse and an NRD metal line are directly connected to improve the reliability of the device.
일반적인 미세 패턴(Pattern) 형성기술의 발달로 반도체 소자가 고집적화되어 감에 따라 디램(Dynamic Random Access Memory:DRAM) 소자의 경우에는 메모리용량이 4배 증가되면, 칩(Chip)의 크기도 대략 2배 정도 증가된다.As semiconductor devices are becoming highly integrated due to the development of general pattern forming technology, in the case of DRAM (Dynamic Random Access Memory (DRAM)) devices, the memory capacity is increased by four times. Is increased.
따라서, 부분적인 불량 발생의 비율이 증가되므로 제조된 칩에 불량이 전혀 없는 완전한 칩의 수율은 감소하게 되어 생산성이 떨어지므로 칩내에 여분의 메모리 셀(Cell)을 형성하여 제조 과정 중 불량이 발생된 셀과 교환하여 사용함으로써 칩의 수율을 증가시킨다.Therefore, since the rate of partial defects is increased, the yield of a complete chip having no defects in the manufactured chip is reduced, resulting in a decrease in productivity. Thus, an extra memory cell is formed in the chip, thereby causing defects during the manufacturing process. It is used interchangeably with cells to increase the yield of chips.
반도체 소자를 완성한 다음, 불량이 발생된 회로를 리페어(Repair) 시키기 위하여 퓨즈 박스를 오픈(Open)시킨 다음, 해당되는 퓨즈를 레이저(laser)를 이용하여 절단해주게 된다.After completing the semiconductor device, the fuse box is opened to repair the defective circuit, and then the corresponding fuse is cut by using a laser.
이러한 상황에서 레이저 퓨즈 블로잉(Blowing) 방법을 사용하는 리페어 방법은 퓨즈박스 위에 산화막을 제거, 레이저가 투과하여 퓨즈를 끊어줄 정도의 산화막 두께로 제어하여야 하는 식각상의 문제점이 있고, 로트(lot)별, 웨이퍼(wafer)별 발생할 수밖에 없는 퓨즈 박스 오픈전 산화막 두께 변화로 퓨즈 박스 오픈을 위한 산화막 식각 공정 시 남아있는 산화막 두께 변화는 리페어 시 퓨즈 블로잉에 안정성을 떨어뜨리는 요인이 되고 있다.In this situation, the repair method using the laser fuse blowing method has an etching problem in that the oxide film is removed from the fuse box and controlled to an oxide film thickness enough to break the fuse through the laser. Due to the oxide thickness change before the fuse box opening, which is inevitable for each wafer, changes in the oxide thickness remaining during the oxide etching process for opening the fuse box are a cause of deterioration in fuse blowing during repair.
도 1은 종래의 퓨즈 박스를 나타낸 레이아웃도이고, 도 2는 종래의 퓨즈 박스의 내부 연결 부위가 손상됨을 나타낸 레이아웃도이다.FIG. 1 is a layout diagram illustrating a conventional fuse box, and FIG. 2 is a layout diagram illustrating damage to an internal connection portion of a conventional fuse box.
종래의 퓨즈 박스는 도 1에서와 같이, 두 개의 셀(11)들이 일 방향으로 배열되어 위치하고, 상기 셀(11)들 내에 다결정 실리콘층으로 형성된 아래쪽 셀 리페어용 퓨즈(12)와 위쪽 셀 리페어용 퓨즈(13)가 막대 구조로서 상기 셀(11)과 수직 방향의 서로 교번으로 배열되어 위치한다.In the conventional fuse box, as shown in FIG. 1, two cells 11 are arranged in one direction and the lower cell repair fuse 12 and the upper cell repair formed of a polycrystalline silicon layer in the cells 11 are disposed. The fuses 13 are rod-shaped and are alternately arranged with the cell 11 in the vertical direction.
그리고, 상기 셀(11) 사이에 제 1, 제 2 퓨즈(12,13)와 지그재그로 콘택(14)되어 연결되므로 리페어 여부를 전달하는 두 개의 NRD 금속 라인(15)이 막대 구조의 상기 셀(11)과 수평 방향으로 위치한다.In addition, since the first and second fuses 12 and 13 and the contacts 14 are connected in a zigzag contact between the cells 11, two NRD metal lines 15 for transmitting a repair are provided in the rod-shaped cell ( 11) and in the horizontal direction.
여기서, 외부 레이저에 의한 퓨즈 커팅(Cutting) 후 손상을 받은 영역으로 수분이 침투를 하게 되어 도 2에서와 같이 내부의 연결 부위가 손상(20) 된다.Here, the moisture penetrates into the damaged area after the fuse cutting by the external laser, so that the internal connection part is damaged 20 as shown in FIG. 2.
그러나 종래의 퓨즈 박스는 리페어 여부를 확인하는 NRD 금속 라인(Line)과 퓨즈가 콘택되어 연결되므로 퓨즈 박스가 리페어 후에 손상을 받아서 피시티(Presure Cooking Test:PCT)에서 페일(Fail)이 발생하여 즉 상기 퓨즈와 NRD 금속 라인(Line)과의 연결부위에서 외부 환경의 스트레스(Stress)에 의하여 물리적인 손상을 받아 페일이 발생하여 외부 환경에 대한 내성이 약하다는 문제점이 있었다.However, the conventional fuse box is connected to the NRD metal line (Line) to check whether the repair is repaired and the fuse is contacted, the fuse box is damaged after the repair and fail (Fail) occurs in the Precision Cooking Test (PCT) At the connection between the fuse and the NRD metal line, there is a problem in that a failure occurs due to physical damage caused by stress of the external environment, so that resistance to the external environment is weak.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 퓨즈와 NRD 금속 라인이 직접 연결되어 외부 환경에 대한 내성을 향상시키는 퓨즈 박스를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems is to provide a fuse box that is directly connected to the fuse and the NRD metal line to improve the resistance to the external environment.
도 1은 종래의 퓨즈 박스를 나타낸 레이아웃도1 is a layout diagram showing a conventional fuse box
도 2는 종래의 퓨즈 박스의 내부 연결 부위가 손상됨을 나타낸 레이아웃도Figure 2 is a layout showing the damage of the internal connection of the conventional fuse box
도 3은 본 발명의 제 1 실시 예에 따른 퓨즈 박스를 나타낸 레이아웃도3 is a layout diagram illustrating a fuse box according to an exemplary embodiment of the present invention.
도 4는 본 발명의 제 2 실시 예에 따른 퓨즈 박스를 나타낸 레이아웃도4 is a layout diagram illustrating a fuse box according to a second exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
31: 셀 32: 제 1 퓨즈31: cell 32: first fuse
33: 제 2 퓨즈 34: 제 1 NRD 금속 라인33: second fuse 34: first NRD metal line
35: 제 2 NRD 금속 라인 41: 제 3 NRD 금속 라인35: second NRD metal line 41: third NRD metal line
42: 제 4 NRD 금속 라인42: fourth NRD metal line
본 발명의 퓨즈 박스는 일 방향으로 배열되어 위치하는 다수 개의 셀들, 상기 셀들 내에 막대 구조로서 상기 셀과 수직 방향으로 배열되어 위치하는 다수 개의 퓨즈들 및 상기 셀 사이에 막대 구조로서 상기 셀과 수평 방향으로 위치하며 상기 퓨즈의 도전층으로 상기 퓨즈와 직접 연결되어 리페어 여부를 전달하는 NRD 라인을 포함하여 구성됨을 특징으로 한다.The fuse box of the present invention has a plurality of cells arranged in one direction, a plurality of fuses arranged in a direction perpendicular to the cell as a rod structure in the cells, and a rod structure between the cells and a cell in a horizontal direction. Located in and characterized in that it comprises a NRD line that is directly connected to the fuse to the conductive layer of the fuse and delivers a repair.
상기와 같은 본 발명에 따른 퓨즈 박스의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the fuse box according to the present invention as follows.
도 3은 본 발명의 제 1 실시 예에 따른 퓨즈 박스를 나타낸 레이아웃도이고, 도 4는 본 발명의 제 2 실시 예에 따른 퓨즈 박스를 나타낸 레이아웃도이다.3 is a layout diagram illustrating a fuse box according to a first embodiment of the present invention, and FIG. 4 is a layout diagram illustrating a fuse box according to a second embodiment of the present invention.
본 발명의 제 1 실시 예에 따른 퓨즈 박스는 도 3에서와 같이, 두 개의 셀(31)들이 일 방향으로 배열되어 위치하고, 상기 셀(31)들 내에 좌우로 각각 구분되며 다결정 실리콘층으로 형성된 아래쪽 셀(31) 리페어용 제 1 퓨즈(32)와 위쪽 셀(31) 리페어용 제 2 퓨즈(33)가 막대 구조로서 상기 셀(31)과 수직 방향으로 배열되어 위치한다.In the fuse box according to the first exemplary embodiment of the present invention, as shown in FIG. 3, two cells 31 are arranged in one direction, and are divided into left and right in the cells 31 and formed of a polycrystalline silicon layer. The first fuse 32 for repairing the cell 31 and the second fuse 33 for repairing the upper cell 31 are arranged in a vertical direction with the cell 31 in a rod structure.
여기서, 상기 제 1, 제 2 퓨즈(32,33)의 다결정 실리콘층 대신에 텅스텐(W) 실리사이드(Silicide)층으로 형성될 수 있다.The tungsten (W) silicide layer may be formed instead of the polycrystalline silicon layers of the first and second fuses 32 and 33.
그리고, 상기 셀(31) 사이에 상기 제 1, 제 2 퓨즈(32,33)의 다결정 실리콘층으로 형성되어 상기 제 1, 제 2 퓨즈(32,33)와 각각 직접 연결된 제 1, 제 2 NRD 라인(34,35)이 막대 구조로서 상기 셀(31)과 수평 방향으로 위치한다.First and second NRDs formed of polycrystalline silicon layers of the first and second fuses 32 and 33 between the cells 31 and directly connected to the first and second fuses 32 and 33, respectively. Lines 34 and 35 are rod-shaped and positioned horizontally with the cell 31.
본 발명의 제 2 실시 예에 따른 퓨즈 박스는 도 4에서와 같이, 두 개의 셀(31)들이 일 방향으로 배열되어 위치하고, 상기 셀(31)들 내에 좌우로 각각 구분되며 다결정 실리콘층으로 형성된 아래쪽 셀(31) 리페어용 제 1 퓨즈(32)와 위쪽 셀(31) 리페어용 제 2 퓨즈(33)가 막대 구조로서 상기 셀(31)과 수직 방향으로 배열되어 위치한다.In the fuse box according to the second exemplary embodiment of the present invention, as shown in FIG. 4, two cells 31 are arranged in one direction, and are divided into left and right in the cells 31 and formed of a polycrystalline silicon layer. The first fuse 32 for repairing the cell 31 and the second fuse 33 for repairing the upper cell 31 are arranged in a vertical direction with the cell 31 in a rod structure.
여기서, 상기 제 1, 제 2 퓨즈(32,33)의 다결정 실리콘층 대신에 텅스텐(W) 실리사이드(Silicide)층으로 형성될 수 있다.The tungsten (W) silicide layer may be formed instead of the polycrystalline silicon layers of the first and second fuses 32 and 33.
그리고, 상기 셀(31) 사이에 다결정 실리콘층보다 저항이 작은 금속을 사용하여 스트랩핑(Strapping) 구조로 형성되어 상기 제 1, 제 2 퓨즈(32,33)와 각각 콘택되어 연결된 제 3, 제 4 NRD 라인(41,42)이 상기 셀(31)과 수평 방향으로 위치한다.Third and third electrodes are formed between the cells 31 in a strapping structure using a metal having a lower resistance than that of the polycrystalline silicon layer, and are in contact with the first and second fuses 32 and 33, respectively. 4 NRD lines 41 and 42 are positioned horizontally with the cell 31.
이때, 상기 스트랩핑 구조의 제 3, 제 4 NRD 라인(41,42)에 사용되는 콘택이 손상을 받더라도 약간의 저항만 커질 뿐 집적회로의 동작에는 문제가 되지 않는다.At this time, even if the contacts used for the third and fourth NRD lines 41 and 42 of the strapping structure are damaged, only a slight resistance increases, and thus the operation of the integrated circuit is not a problem.
본 발명의 퓨즈 박스는 퓨즈 박스 근처에 콘택과 같은 연결 부위를 제거하고 퓨즈와 NRD 금속 라인이 직접 연결되므로 또한 퓨즈와 NRD 금속 라인이 콘택이 손상을 받더라도 약간의 저항만 커질 뿐 집적회로의 동작에 영향을 주지 않는 콘택과 연결되므로, 외부 환경 특히 PCT 테스트(Test)에 대한 내성이 강하여 소자의 신뢰성을 향상시키는 효과가 있다.Since the fuse box of the present invention removes a contact portion such as a contact near the fuse box and directly connects the fuse and the NRD metal line, the fuse box and the NRD metal line have only a slight resistance even when the contact is damaged. Since it is connected to a non-affecting contact, the device is highly resistant to the external environment, especially the PCT test, thereby improving the reliability of the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990066684A KR20010059292A (en) | 1999-12-30 | 1999-12-30 | Fuse box |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990066684A KR20010059292A (en) | 1999-12-30 | 1999-12-30 | Fuse box |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010059292A true KR20010059292A (en) | 2001-07-06 |
Family
ID=19633819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990066684A KR20010059292A (en) | 1999-12-30 | 1999-12-30 | Fuse box |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010059292A (en) |
-
1999
- 1999-12-30 KR KR1019990066684A patent/KR20010059292A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7632748B2 (en) | Semiconductor device having a fuse barrier pattern and fabrication method thereof | |
KR20060112117A (en) | Fuse structure of semiconductor device and method for fabricating the same | |
US20120012943A1 (en) | Anti-fuse of semiconductor device and method of manufacturing the same | |
KR20010059292A (en) | Fuse box | |
KR100339609B1 (en) | Fuse box of semiconductor device | |
KR100853478B1 (en) | Semiconductor device and Method for fabricating the same | |
KR20110047884A (en) | Semiconductor memory device | |
US8405483B2 (en) | Fuse of semiconductor memory device | |
KR100334388B1 (en) | Manufacturing method for antifuse of semiconductor device | |
KR20070079804A (en) | Method for manufacturing of semiconductor device | |
KR100878496B1 (en) | Semiconductor device and Method for fabricating the same | |
KR100578224B1 (en) | Mtehod for fabricating semiconductor memory device | |
KR100728963B1 (en) | Method for forming anti-fuse of semiconductor device | |
KR20010005114A (en) | Fabricating method for fuse of semiconductor device | |
KR100689557B1 (en) | Method for manufacturing of semiconductor device | |
KR20020008461A (en) | A manufacturing method for anti-fuse of semiconductor device | |
KR100792442B1 (en) | Semiconductor device having fuse pattern and method for fabricating the same | |
KR20100039038A (en) | The fuse in semiconductor device and method for manufacturing the same | |
KR20080005720A (en) | Method for manufacturing fuse box a semiconductor device | |
KR20080039141A (en) | Fuse box of semiconductor device and method for forming the same | |
KR20090088678A (en) | Fuse and method for manufacturing the same | |
KR20070078216A (en) | Fuse of semiconductor device and method for forming the same | |
KR20100002673A (en) | The fuse in semiconductor device and method for forming the same | |
KR20050103841A (en) | Testing method of semiconductor memory device | |
KR20010005306A (en) | Manufacturing method for anti-fuse of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |