KR20010057409A - 메모리 주소 발생 장치 - Google Patents
메모리 주소 발생 장치 Download PDFInfo
- Publication number
- KR20010057409A KR20010057409A KR1019990060623A KR19990060623A KR20010057409A KR 20010057409 A KR20010057409 A KR 20010057409A KR 1019990060623 A KR1019990060623 A KR 1019990060623A KR 19990060623 A KR19990060623 A KR 19990060623A KR 20010057409 A KR20010057409 A KR 20010057409A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- data
- symmetric
- read
- write
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 부분 대칭 데이터 구조를 갖는 합성 필터의 실행 시간 단축과 면적 최소화를 위한 메모리 주소 발생 장치에 관한 것으로서, 이러한 본 발명은, 영점 포인터를 매 연산 실행시마다 변환시키는 신호를 발생하는 영점 포인터 테이블 모듈, 부분적으로 대칭되는 구조에서 반복되는 열을 찾아 대칭 주소를 매핑 하는 대칭 주소 매핑 테이블 모듈, 영점 포인터 테이블 모듈과 대칭 주소 매핑 테이블 모듈에서 각각 발생된 데이터와 리드/라이트 카운트 값을 연산하여 어드레스를 발생하는 데이터 연산부, 데이터 연산부에서 출력되는 데이터를 리드/라이트 신호에 따라 다중화 하여 리드 어드레스 및 라이트 어드레스를 발생하는 다중화기, 다중화기에서 발생된 리드 어드레스 또는 라이트 어드레스를 설정 영역으로 제한하는 어드레스 컷-오프부로 메모리 주소 발생 장치를 구현함으로써, 합성 필터의 실행 시간 단축이 가능하고, 하드웨어의 사이즈 감소가 가능하다.
Description
본 발명은 메모리 주소 발생 장치에 관한 것으로, 특히 부분 대칭 데이터 구조를 갖는 합성 필터의 실행 시간 단축과 면적 최소화를 위한 메모리 주소 발생 장치에 관한 것이다.
일반적으로, 엠펙(MPEG)과 돌비 AC-3 규격에 맞는 비트 열을 복원하는 기술은 디지털 수신 매체에 들어 가야 하는 핵심 기술이며, 그 대표적인 예가 합성 필터의 사용이다.
통상 합성 필터의 실행 과정은 도 1에 도시한 바와 같이 IMDCT 연산과 윈도우 필터링 연산 과정으로 구분되어 지며, 종래 완전 대칭 구조를 갖는 합성 필터의 메모리 축소 및 실행 시간 단축 방식은 다음과 같다.
합성 필터의 IMDCT 연산 과정은 다음의 코사인 변환식으로 표현된다.
상기 [수학식1]을 통해 코사인 함수의 대칭성을 이용하여 32개의 Yi만으로64개의 Yi를 구할 수 있다. 다시 설명하면, [수학식1]에서 32개의 Sk는 한 개의 i에 대해 일정하므로, 결국 (16+i)/64에 비례하는 값의 분포를 갖게 된다.
따라서 도 1과 같이 코사인 함수의 대칭성을 이용하여 다음과 같은 [수학식2]를 도출할 수 있다.
그러므로 32회 반복만으로 64회의 연산을 대체할 수 있으며, 64개씩 32 밴드의 결과 값이 저장되는 메모리 버퍼는 1024개가 아닌 512개로 대체할 수 있다.
그러나 이러한 종래의 합성 필터의 메모리 축소 및 실행 시간 단축 방법은, 간편한 하드웨어 구조를 갖는 장점을 가진 반면, 고음질의 복호화에는 적합하지 않는 단점도 있다.
즉, 고음질 오디오 복호화를 위해서는 코사인 테이블이 부분 대칭성을 갖게 되어 있으나, 종래의 기술은 완전 대칭성을 갖는 경우의 메모리 축소 및 실행 시간 단축 방식이므로, 고음질의 오디오 복호화에는 적용하기가 어렵다.
따라서 본 발명은 상기와 같은 종래 합성 필터의 메모리 축소 및 실행 시간 단축 방식에서 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서,
본 발명의 목적은, 부분 대칭 데이터 구조를 갖는 합성 필터의 실행 시간 단축과 면적 최소화를 위한 메모리 주소 발생 장치를 제공하는 데 있다.
좀 더 상세하게는, 고음질의 오디오 복호화를 위해서 주지한 [수학식1]에서 보인 코사인 함수를 하드웨어로 구현함에 있어 부분 대칭 구조를 갖는 테이블로 대체하고, 그 부분 대칭성으로 인해 파생되는 부분 대칭 구조의 데이터를 처리할 수 있는 메모리 주소 발생 장치를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명(장치)은,
합성 필터의 메모리 주소 발생 장치에 있어서,
영점 포인터를 매 연산 실행시마다 변환시키는 신호를 발생하는 영점 포인터 테이블 모듈과;
부분적으로 대칭되는 구조에서 반복되는 열을 찾아 대칭 주소를 매핑 하는 대칭 주소 매핑 테이블 모듈과;
상기 영점 포인터 테이블 모듈과 대칭 주소 매핑 테이블 모듈에서 각각 발생된 데이터와 리드/라이트 카운트 값을 연산하여 어드레스를 발생하는 데이터 연산부와;
상기 데이터 연산부에서 출력되는 데이터를 리드/라이트 신호에 따라 다중화 하여 리드 어드레스 및 라이트 어드레스를 발생하는 다중화기와;
상기 다중화기에서 발생된 리드 어드레스 또는 라이트 어드레스를 설정 영역으로 제한하는 어드레스 컷-오프부와;
상기 어드레스 컷-오프부에서 발생되는 주소에 따라 데이터를 저장하거나 저장된 데이터를 인출하는 메모리 모듈로 구성됨을 특징으로 한다.
도 1은 종래 완전 대칭 데이터 구조를 갖는 합성 필터의 기능을 설명하기 위한 도면이고,
도 2는 본 발명에 의한 메모리 주소 발생 장치의 구성을 보인 블록도이고,
도 3은 본 발명에서 메모리 버퍼의 구조를 보인 도면이고,
도 4는 본 발명에서 메모리 버퍼에 대한 쓰기 방식을 설명하기 위한 도면이고,
도 5는 본 발명에서 메모리 버퍼에 대한 다른 쓰기 방식을 설명하기 위한 도면이고,
도 6은 축소 전의 메모리 버퍼와 축소된 메모리 버퍼의 매핑 상태도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 영점 포인터 테이블 모듈
20 : 대칭 주소 매핑 테이블 모듈
30 : 데이터 연산부
40 : 다중화기
50 : 어드레스 컷-오프부
이하, 상기와 같은 기술적 사상에 따른 본 발명의 바람직한 실시 예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
첨부한 도면 도 2는 본 발명에 의한 메모리 주소 발생 장치의 구성을 보인 블록도이다.
여기서, 참조부호 10은 영점 포인터를 매 연산 실행시마다 변환시키는 신호를 발생하는 영점 포인터 테이블 모듈을 나타내고, 참조부호 20은 부분적으로 대칭되는 구조에서 반복되는 열을 찾아 대칭 주소를 매핑 하는 대칭 주소 매핑 테이블 모듈을 나타내며, 참조부호 30은 상기 영점 포인터 테이블 모듈(10)과 대칭 주소 매핑 테이블 모듈(20)에서 각각 발생된 데이터와 리드/라이트 카운트 값을 연산하여 어드레스를 발생하는 데이터 연산부를 나타낸다.
또한, 참조부호 40은 상기 데이터 연산부(30)에서 출력되는 데이터를 리드/라이트 신호에 따라 다중화 하여 리드 어드레스 및 라이트 어드레스를 발생하는 다중화기를 나타내고, 참조부호 50은 상기 다중화기(40)에서 발생된 리드 어드레스 또는 라이트 어드레스를 설정 영역으로 제한하는 어드레스 컷-오프부를 나타내고, 참조부호 60은 상기 어드레스 컷-오프부(50)에서 발생되는 주소에 따라 데이터를 저장하거나 저장된 데이터를 인출하는 메모리 모듈을 나타낸다.
이와 같이 구성된 본 발명에 의한 메모리 주소 발생 장치의 동작 및 작용은 다음과 같다.
먼저 메모리 모듈(60)은 본 발명에 의한 주소 발생 장치가 엑세스하는 주 메모리를 나타내며, 그 구조는 도 3에 도시된 바와 같이 기본 셀이 17개의 데이터 영역을 갖는 총 544개의 주소 영역을 가지고 있다. 완전 대칭 데이터를 갖는 구조에서는 기본 셀이 16개씩 총 512개의 주소 영역을 가지고 있다.
이러한 메모리 모듈(60)에 데이터를 쓰기 위해서는 합성 필터의 연산 특성상 어드레스가 두 개의 셀(34개) 단위로 오른쪽으로 쉬프팅되는 순환 큐의 기능을 하도록 되어 있다. 이러한 순환 큐의 기능을 위해서 도 4에 도시된 바와 같이 영점 포인터 테이블 모듈(10)에서 영점 포인터를 매 연산 실행시마다 변환시킴으로써 순환 큐와 동일한 효과를 얻도록 한다. 또한, 이 포인터에 대한 처리는 하드웨어 사이즈 및 타이밍을 고려해 곱셈기 대신에 포인터 테이블을 사용한다.
다음으로, 상기 메모리 모듈(60)에 대한 읽기를 할 경우, 완전 대칭 구조에서의 매핑 방식과 같이 간단하게 역대칭 주소를 추출할 수 없으므로, 도 6에 보이는 매핑 방식에 따라 대칭 주소 매핑 테이블 모듈(20)에서 부분적으로 대칭되는 구조에서 반복되는 열을 찾아 테이블로 구성함으로써 제거된 메모리 영역에 대한 데이터를 복원하도록 한다.
한편, 데이터 연산부(30)는 상기 영점 포인터 테이블 모듈(10)과 대칭 주소 매핑 테이블 모듈(20)에서 각각 발생된 데이터 및 리드/라이트 카운트 값을 연산하여 메모리를 엑세스하기 위한 어드레스 데이터를 발생한다.
그러면 다중화기(40)는, 외부에서 입력되는 리드/라이트 선택 신호에 따라 상기 데이터 연산부(30)에서 출력되는 어드레스를 다중화 하여 리드 어드레스 또는 라이트 어드레스를 발생하게 된다.
이렇게 발생되는 어드레스는 어드레스 컷-오프부(50)에 입력되며, 상기 어드레스 컷-오프부(50)는 입력되는 어드레스를 설정 영역으로 제한한 후 상기 메모리 모듈(60)에 리드 어드레스 또는 라이트 어드레스로 전달하게 된다.
즉, 완전 대칭 구조에서는 메모리를 채널 수에 따라 확장할 경우 512개 단위로 처리할 수 있어 9비트로 사용 제한을 두면 0 내지 511까지 표현할 수 있다. 즉, 별도의 작용이 없더라도 512개의 영역을 넘어서는 경우는 발생하지 않는다. 그러나 부분 대칭 구조에서는 한 메모리 영역이 544개이므로 메모리 확장성을 위해 별도의 컷-오프를 해야 한다. 따라서 어드레스 컷-오프부(50)는 주소가 544를 초과하면 자동으로 0부터 계수 하는 역할을 수행한다.
이상에서 상술한 바와 같은 본 발명 "메모리 주소 발생 장치"에 따르면, 부분 대칭 데이터 구조를 갖는 합성 필터의 메모리 주소 발생이 가능하므로, 기존의 완전 대칭 구조의 합성 필터에서 보다 고음질의 오디오 신호를 복원할 수 있는 효과가 있다.
또한, 완전 대칭 구조에 비해 복잡할 수 있는 하드웨어를 다양한 테이블 기법을 사용함으로써 하드웨어의 사이즈 감소도 가능한 이점이 있다.
Claims (1)
- 합성 필터의 메모리 주소 발생 장치에 있어서,영점 포인터를 매 연산 실행시마다 변환시키는 신호를 발생하는 영점 포인터 테이블 모듈과;부분적으로 대칭되는 구조에서 반복되는 열을 찾아 대칭 주소를 매핑 하는 대칭 주소 매핑 테이블 모듈과;상기 영점 포인터 테이블 모듈과 대칭 주소 매핑 테이블 모듈에서 각각 발생된 데이터와 리드/라이트 카운트 값을 연산하여 어드레스를 발생하는 데이터 연산부와;상기 데이터 연산부에서 출력되는 데이터를 리드/라이트 신호에 따라 다중화 하여 리드 어드레스 및 라이트 어드레스를 발생하는 다중화기와;상기 다중화기에서 발생된 리드 어드레스 또는 라이트 어드레스를 설정 영역으로 제한하여 메모리 모듈에 인가하는 어드레스 컷-오프부를 포함하여 구성된 것을 특징으로 하는 메모리 주소 발생 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990060623A KR20010057409A (ko) | 1999-12-22 | 1999-12-22 | 메모리 주소 발생 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990060623A KR20010057409A (ko) | 1999-12-22 | 1999-12-22 | 메모리 주소 발생 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010057409A true KR20010057409A (ko) | 2001-07-04 |
Family
ID=19628344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990060623A KR20010057409A (ko) | 1999-12-22 | 1999-12-22 | 메모리 주소 발생 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010057409A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100574929B1 (ko) * | 1999-12-29 | 2006-05-02 | 삼성전자주식회사 | 허미션 대칭 데이터를 위한 주소 발생기 |
-
1999
- 1999-12-22 KR KR1019990060623A patent/KR20010057409A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100574929B1 (ko) * | 1999-12-29 | 2006-05-02 | 삼성전자주식회사 | 허미션 대칭 데이터를 위한 주소 발생기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Morháč et al. | Efficient one-and two-dimensional gold deconvolution and its application to γ-ray spectra decomposition | |
RU2137310C1 (ru) | Перемежитель в групповом спектре | |
CN103294447B (zh) | 一种生成随机数的方法和装置 | |
US8005992B1 (en) | Scalable storage and retrieval of multiple asynchronous signals | |
US7689429B2 (en) | Methods and apparatuses for bit stream decoding in MP3 decoder | |
US5095508A (en) | Identification of voice pattern | |
US6982662B2 (en) | Method and apparatus for efficient conversion of signals using look-up table | |
KR20010057409A (ko) | 메모리 주소 발생 장치 | |
US7463178B2 (en) | Reconfigurable signal processor for raw data patterns | |
RU2039376C1 (ru) | Устройство для информационного поиска | |
US20200019340A1 (en) | Reducing multi-stream data write collision in solid-state data storage devices | |
US7512764B2 (en) | Method for allocating a memory of a de-interleaving unit | |
CN110189744A (zh) | 文本处理的方法、装置和电子设备 | |
JP3222967B2 (ja) | ディジタル信号処理装置 | |
CN113934378B (zh) | 一种数据缓存方法、逻辑装置和电子设备 | |
CN109378019B (zh) | 音频数据读取方法及处理系统 | |
KR19990033240A (ko) | 디지털 통신용 채널 부호기 설계방법 | |
JP2006162774A (ja) | 信号処理装置 | |
JP3889738B2 (ja) | 逆量子化装置、オーディオ復号化装置、画像復号化装置、逆量子化方法および逆量子化プログラム | |
KR100273768B1 (ko) | 엠펙 오디오 다채널 처리용 등간격 서브밴드 합성필터 | |
KR0126893B1 (ko) | 영상신호의 히스토그램 발생장치 | |
JP3291295B2 (ja) | デジタル信号処理装置 | |
CN117938696A (zh) | 一种日志处理方法、读取方法、装置、设备及存储介质 | |
Sahour et al. | DWT Denoising Signal Implementation Based on FPGA Target | |
CN110875744A (zh) | 编码方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |