KR20010056786A - 반도체 메모리 장치의 리던던시 회로 - Google Patents

반도체 메모리 장치의 리던던시 회로 Download PDF

Info

Publication number
KR20010056786A
KR20010056786A KR1019990058395A KR19990058395A KR20010056786A KR 20010056786 A KR20010056786 A KR 20010056786A KR 1019990058395 A KR1019990058395 A KR 1019990058395A KR 19990058395 A KR19990058395 A KR 19990058395A KR 20010056786 A KR20010056786 A KR 20010056786A
Authority
KR
South Korea
Prior art keywords
fuse
column
row
address
data
Prior art date
Application number
KR1019990058395A
Other languages
English (en)
Other versions
KR100321152B1 (ko
Inventor
김태윤
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990058395A priority Critical patent/KR100321152B1/ko
Priority to US09/734,581 priority patent/US6430100B2/en
Publication of KR20010056786A publication Critical patent/KR20010056786A/ko
Application granted granted Critical
Publication of KR100321152B1 publication Critical patent/KR100321152B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/824—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for synchronous memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 안티-퓨즈를 이용한 반도체 메모리 장치의 리던던시 회로에 관한 것으로, 치환될 데이타를 저장하기 위한 적어도 1개 이상의 안티 셀들과, 상기 치환될 데이타를 임시 저장하는 적어도 1개 이상의 임시 안티 셀들과, 패키지 상태의 칩에서 결함 셀이 발생하여 리던던시 셀로의 치환이 필요할 때 프로그래밍하는 로오 어드레스 및 컬럼 어드레스에 해당하는 안티-퓨즈와 안티-인에이블 퓨즈로 각각 이루어져 결함 셀의 주소를 기억하는 적어도 1개 이상의 로오 및 컬럼 안티-퓨즈 수단과, 상기 로오 및 컬럼 안티-퓨즈 수단의 안티퓨즈를 로오 및 컬럼 어드레스에 의해 각각 프로그래밍시키도록 제어하는 적어도 1개 이상의 안티퓨즈 프로그래밍 제어수단과, 상기 안티퓨즈 프로그래밍 제어수단이 활성화되어 있을 때 상기 로오 및 컬럼 안티-퓨즈 수단으로 퓨즈 프로그래밍을 위한 기전전압을 공급하는 안티-퓨즈용 기저전위 발생수단과, 상기 로오 및 컬럼 안티-퓨즈 수단의 프로그램된 출력과 외부 입력 어드레스를 각각 비교하는 적어도 1개 이상의 로오 및 컬럼 비교 수단과, 상기 로오 및 컬럼 비교 수단에서 각각 비교된 출력신호에 의해 리드 시에는 상기 안티 셀의 데이타를 외부로 보내고 라이트 시에는 외부의 데이타를 상기 임시 안티 셀에 임시 저장하도록 제어하는 적어도 1개 이상의 안티 제어수단과, 상기 안티 제어수단과 로오 비교수단의 출력신호에 의해 상기 임시 안티 셀에 임시저장 되어있는 외부 데이타중 퓨즈 프로그래밍된 주소와 일치하는 데이타를 리스토어시의 로오 어드레스에 의해 상기 안티 셀로 옮기도록 제어하는 적어도 1개 이상의 리스토어 제어수단과, 상기 안티 제어수단 및 리스토어 제어수단의 레지스터 및 채널의 번지를 리드 및 라이트 동작시 기억된 프리페치 및 리스토어 시의 레지스터 및 채널 번지와 일치시키는 적어도 1개 이상의 채널 선택 메모리들을 포함하여 구성함으로써, 패키지 제작 이후에 발생하기 쉬운 1비트 또는 그 이상의 비트 결함을 안티-퓨즈로 리페어시킬 수 있어 수율을 향상시키고 제조 비용을 낮출 수 있는 효과가 있다.

Description

반도체 메모리 장치의 리던던시 회로{CIRCUIT OF REDUNDANCY IN SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 메모리 장치의 리던던시 회로에 관한 것으로, 특히 레지스터(register)를 갖는 메모리에 있어서 패키지(package) 제작 이후에 발생하기 쉬운 1비트(bit) 또는 그 이상의 비트 결함을 안티-퓨즈(anti-fuse)로서 리페어시킴으로써, 수율을 향상시키고 제조 비용을 낮춘 리던던시 회로에 관한 것이다.
시스템과 메모리의 관계에 있어서 시스템의 동작속도를 메모리가 따라가기 힘들어졌다. 따라서 조금이라도 빠른 동작을 구현하는 메모리를 개발하기 위한 노력이 많은데 그 중 하나가 레지스터를 갖는 메모리이다.
레지스터를 갖는 메모리는 종래의 에스디램(SDRAM)과 같이 메인 메모리 셀에 직접 데이타를 저장하고, 직접 데이타를 꺼내는 방식이 아닌, 일종의 버퍼 역할을 하는 레지스터를 두어 메인 메모리 셀들의 데이타를 레지스터에 임시 저장하여 두었다가 읽거나, 레지스터에 많은 양의 데이타를 쓴 뒤에 백 그라운드(Back ground) 동작 등으로 메인 메모리 셀에 데이타를 옮기는 방식을 사용한다.
일반적으로, 레지스터를 갖는 메모리(CDRAM, EDRAM, VCM 등)에서 웨이퍼 레벨에서의 결함 셀을 리던던시 셀로 대체하기 위하여 레이저 리페어 장치로서 리던던시 퓨즈를 커팅하여 리던던시 셀로의 리페어를 하며, 이 후 단일 칩 단위로 패키지를 제작한다. 이 후에, 웨이퍼 레벨에서 전혀 이상 없던 칩(chip)들이 패키지 제작 후 1비트 또는 그 이상의 수 비트의 결함 비트가 빈번히 발생하게 되는데, 패키지 레벨에서는 레이저 리페어 장비를 사용할 수 없기 때문에 이러한 결함 셀을리던던시 셀로 대체가 불가능하였다.
도 1a은 레지스터를 갖는 메모리중 버츄얼(virtual) 채널(channel) 메모리에 대한 프리-페치(pre-fetch) 동작과 리드(Read) 동작에 대한 타이밍 다이아그램이며, 도 1b는 레지스터를 갖는 메모리중 버츄얼 채널 메모리에 대한 라이트(Write) 동작과 리스토어(Restore) 동작에 대한 타이밍 다이아그램이다.
참고로, 버츄얼 채널 메모리(Virtual Channel Memory ; 'VCM')는 채널(channel)이라 부르는 레지스터(Register)를 갖고 있는 메모리로서 채널에 데이타를 라이트하거나 채널에서 데이타를 리드할 수 있으므로 고속 동작이 가능한 메모리이다.
상기 버츄얼 채널 메모리(VCM)의 대표적인 동작은 메모리 셀의 데이타를 채널로 옮겨 놓는 프리페치(Pre-fetch) 동작과, 채널의 데이타를 외부로 읽어오는 리드(Read) 동작과, 외부의 데이타를 채널에 쓰는 라이트(Write) 동작과, 채널의 데이타를 메모리 셀에 옮겨놓는 리스토어(Restore) 동작이 있다.
프리-페치 동작과 리드 동작시에는 로오 경로에 의한 액티브(Active) 동작이 먼저 일어난 후 컬럼 경로인 리드 동작을 하는 순서이지만, 라이트 동작과 리스토어 동작시에는 컬럼 경로인 라이트 동작이 먼저 일어난 후 로오 경로인 액티브(리스토어) 동작을 하는 순서이므로, 1비트 또는 수 비트를 위한 안티-퓨즈를 이용한 리던던시 회로를 구성하기 어려웠다.
그런데, 이와 같이 구성된 종래의 반도체 메모리 장치의 리던던시 회로에 있어서는, 웨이퍼 레벨에서 전혀 이상 없던 칩(chip)들이 패키지 제작 후 1비트 또는 그 이상의 수 비트의 결함 비트가 빈번히 발생하게 되는데, 패키지 레벨에서는 레이저 리페어 장비를 사용할 수 없기 때문에 이러한 결함 셀을 리던던시 셀로 대체가 불가능하며 이로 인한 수율(yield) 저하 및 제조원가 상승과 함께 가격경쟁력을 떨어뜨리는 문제점이 있었다.
따라서. 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명은 패키지 제작 후 빈번히 발생하는 1비트 또는 수 비트의 결함 셀에 대하여 안티-퓨즈를 이용한 리던던시 장치를 구성하여 패키지 제작 후에도 리페어가 가능하고, 프리페치 및 리드 동작과 라이트 및 리스토어 동작의 로오 및 컬럼 경로 동작 순서가 서로 다른 것에 대한 리던던시 회로의 구성을 안티퓨즈로서 해결시킨 반도체 메모리 장치의 리던던시 회로를 제공하는데 그 목적이 있다.
도 1a은 본 발명의 동작을 설명하기 위한 버츄얼 채널 메모리의 프리-페치 동작과 리드 동작에 대한 타이밍 다이아그램도
도 1b는 본 발명의 동작을 설명하기 위한 버츄얼 채널 메모리의 라이트 동작과 리스토어 동작에 대한 타이밍 다이아그램도
도 2는 본 발명에 의한 안티 퓨즈를 이용한 리던던시 회로의 구성도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 안티퓨즈용 Vbb 발생부 12 : 퓨즈 프로그래밍 제어부
20 : 로오 안티퓨즈부 22 : 컬럼 안티퓨즈부
24 : 로오 비교부 26 : 컬럼 비교부
28 : 안티 제어부 34 : 채널 선택 메모리부
36 : 리스토어 제어부 40, 50, 60n : DQ 핀
42, 52, 62n : 리드 드리이버부
44, 54, 64n : 리드 멀티플렉스부 46, 56, 66n : 안티 셀부
48, 58, 68n : 임시 안티 셀부
상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 장치의 리던던시 회로는,
안티-퓨즈를 이용한 반도체 메모리 장치의 리던던시 회로에 있어서,
치환될 데이타를 저장하기 위한 적어도 1개 이상의 안티 셀들과,
상기 치환될 데이타를 임시 저장하는 적어도 1개 이상의 임시 안티 셀들과,
패키지 상태의 칩에서 결함 셀이 발생하여 리던던시 셀로의 치환이 필요할 때 프로그래밍하는 로오 어드레스 및 컬럼 어드레스에 해당하는 안티-퓨즈와 안티-인에이블 퓨즈로 각각 이루어져 결함 셀의 주소를 기억하는 적어도 1개 이상의 로오 및 컬럼 안티-퓨즈 수단과,
상기 로오 및 컬럼 안티-퓨즈 수단의 안티퓨즈를 로오 및 컬럼 어드레스에 의해 각각 프로그래밍시키도록 제어하는 적어도 1개 이상의 안티퓨즈 프로그래밍 제어수단과,
상기 안티퓨즈 프로그래밍 제어수단이 활성화되어 있을 때 상기 로오 및 컬럼 안티-퓨즈 수단으로 퓨즈 프로그래밍을 위한 기전전압을 공급하는 안티-퓨즈용 기저전위 발생수단과,
상기 로오 및 컬럼 안티-퓨즈 수단의 프로그램된 출력과 외부 입력 어드레스를 각각 비교하는 적어도 1개 이상의 로오 및 컬럼 비교 수단과,
상기 로오 및 컬럼 비교 수단에서 각각 비교된 출력신호에 의해 리드 시에는 상기 안티 셀의 데이타를 외부로 보내고 라이트 시에는 외부의 데이타를 상기 임시 안티 셀에 임시 저장하도록 제어하는 적어도 1개 이상의 안티 제어수단과,
상기 안티 제어수단과 로오 비교수단의 출력신호에 의해 상기 임시 안티 셀에 임시저장 되어있는 외부 데이타중 퓨즈 프로그래밍된 주소와 일치하는 데이타를 리스토어시의 로오 어드레스에 의해 상기 안티 셀로 옮기도록 제어하는 적어도 1개 이상의 리스토어 제어수단과,
상기 안티 제어수단 및 리스토어 제어수단의 레지스터 및 채널의 번지를 리드 및 라이트 동작시 기억된 프리페치 및 리스토어 시의 레지스터 및 채널 번지와 일치시키는 적어도 1개 이상의 채널 선택 메모리들을 포함하여 구성한 것을 특징으로 한다.
여기서, 상기 적어도 1개 이상의 로오 및 컬럼 안티-퓨즈 수단은, 각 로오 어드레스와 각 컬럼 어드레스의 수 만큼 구성된 것을 특징으로 한다.
상기 적어도 1개 이상의 로오 및 컬럼 비교 수단은, 외부의 로오와 컬럼 어드레스의 입력시 이를 각 로오 퓨즈와 각 컬럼 퓨즈의 프로그램된 상태와 비교하여 일치하지 않으면 비 활성화되고, 일치하면 활성화된 신호를 출력하는 것을 특징으로 한다.
상기 적어도 1개 이상의 안티 셀들은, 라이트 동작시에는 외부에서 입력된 데이타를 임시 저장하고, 리드 동작시에는 저장하고 있던 데이타를 각 입/출력 라인별로 출력하는 것을 특징으로 한다.
그리고, 상기 적어도 1개 이상의 임시 안티 셀들은, 라이트 동작시에는 라이트 명령에 의한 컬럼 어드레스가 일치하면 외부 데이타를 임시 저장하는 것을 특징으로 한다.
그리고, 상기 적어도 1개 이상의 임시 안티 셀들의 갯수는, 해당 디바이스의 최대 버스트 라이트 길이에 의해 정해지는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1a은 본 발명의 동작을 설명하기 위한 버츄얼 채널 메모리에 대한 프리-페치 동작과 리드 동작에 대한 타이밍 다이아그램이다.
여기서, 'ACT' 명령은 메모리 셀의 데이타를 외부로 읽어오는 동작 즉, 리드(Read) 동작을 하기 위한 프리-페치(Pre-fetch) 동작을 위해 로오 액티브(active) 명령으로 로오(ROW) 어드레스와 함께 로오 경로(path)가 활성화되며 로오 어드레스에 해당하는 메모리 셀들의 데이타들이 비트 라인(Bit Line) 또는 비트 라인바(/Bit Line)에 실려 센싱(sensing)된다.
'PFC(Pre-Fetch)' 명령은 'PFC'의 명령으로서 프리페치를 위한 경로를 활성화시키며 컬럼 어드레스와 채널 정보에 해당되는 채널에 메모리 셀들의 데이타가 옮겨진다.
'READ' 명령은 채널에 프리-페치 되어있는 데이타들을 외부로 읽어오기 위한 명령으로 리드 명령과 함께 컬럼 어드레스와 채널 정보에 해당하는 채널의 데이타들이 외부로 읽혀지는 동작을 한다.
도 1b는 레지스터를 갖는 메모리중 버츄얼 채널 메모리에 대한 라이트 동작과 리스토어 동작에 대한 타이밍 다이아그램이다.
여기서, 'WRIT' 명령은 외부의 데이타들을 컬럼 어드레스와 채널 정보에 해당되는 채널에 쓰는 동작을 한다.
'RST(Restore)' 명령은 채널들에 옮겨져 있는 데이타들을 메모리 셀들에 저장하기 위해 채널 정보 및 리스토어 경로(Path)가 활성화된다.
'ACT(R)' 명령은 리스토어를 위한 액티브 명령으로 채널에 있는 데이타들을 로오 어드레스에 해당하는 메모리 셀들에 저장한다.
도 2는 본 발명에 의한 VCM에 안티-퓨즈를 이용하여 리던던시 회로를 구성한 구성도를 나타낸 것이다.
도시한 것과 같이, 안티-퓨즈(Anti-Fuse)의 특성상 고전위 차이를 이용한 퓨즈 프로그래밍을 위한 안티-퓨즈용 Vbb 발생부(10)와, 퓨즈 프로그래밍을 할 경우 이를 제어하는 퓨즈 프로그래밍 제어부(12)와, 로오(X) 어드레스에 해당하는 안티-퓨즈와 안티-인에이블 퓨즈로 이루어진 로오 안티-퓨즈부(20)와, 컬럼(Y) 어드레스에 해당하는 안티-퓨즈와 안티-인에이블 퓨즈로 이루어진 컬럼 안티-퓨즈부(22)와, 상기 로오 안티-퓨즈부(20)의 프로그램된 출력과 외부 입력 어드레스와의 비교를 위한 로오 비교부(24)와, 상기 컬럼 안티-퓨즈부(22)의 프로그램된 출력과 외부 입력 어드레스와의 비교를 위한 컬럼 비교부(26)와, 상기 로오 및 컬럼 비교부(24, 26)에서 비교된 비교출력을 받아 안티-셀에 데이타 입출력을 제어하는 안티 컨트롤부(28)와, 채널의 번지를 기억하여 동작할 수 있는 채널 선택 기능의 채널 선택 메모리(34)와, 치환될 데이타를 저장하기 위한 다수개의 안티 셀들(46,56,...,66n)과, 치환될 데이타를 임시 저장하는 다수개의 임시 안티 셀들(48,48,...,68n)과, 상기 임시 안티 셀(48,48,...,68n)에 임시저장 되어있는 외부 데이타중 퓨즈 프로그래밍된 주소와 일치하는 데이타를 리스토어(restore)시의 로오 어드레스에 의해 안티 셀로 옮기기 위한 제어를 하는 리스토어 컨트롤부(36)를 구비한다.
VCM의 소자를 패키지를 한 상태에서 1비트 또는 수 비트의 결함이 발생했을 때 패키지 상태에서 다음과 같은 순서로 프로그램 및 동작을 한다.
먼저, 리던던시 셀(안티 셀)로의 치환을 위한 퓨즈 프로그램은 다음과 같다.
퓨즈 프로그램은 레이저 리페어 장비의 커팅과는 반대로, 고전위를 이용한 전압 차이로 퓨즈의 산화막을 깨뜨려 끊어져 있던 노드를 이어주는 작업으로 안티퓨즈의 프로그래밍은 로오와 컬럼 어드레스를 따로 따로 각 어드레스 별 하나씩 프로그램을 한다.
스페셜(special) 모드로 진입하여 퓨즈 프로그래밍 제어부(12)의 'tm_xen' 신호를 활성화시키면 로오 퓨즈(20)의 각각의 로오 어드레스에 대한 퓨즈 프로그램을 할 수 있으며, 퓨즈 프로그래밍 제어부(12)의 'tm_yen' 신호를 활성화시키면 컬럼 퓨즈(22)의 각각의 컬럼 어드레스에 대한 퓨즈 프로그램을 할 수 있고, 안티퓨즈용 VBB 발생부(10)는 퓨즈 프로그래밍 제어부(12)가 활성화되어 있을 때에만 안티 퓨즈를 프로그램 가능한 전위차를 유발할 수 있게 동작한다.
그러면, 프로그램 후의 정상적인 리드 동작에 대해 설명하기로 한다.
리드 동작을 위하여, 도 1a와 같이 액티브 명령인 ACT 명령이 들어오면 로오 경로가 활성화되는데, 이때 로오 퓨즈 토탈(total)의 각 퓨즈의 프로그램된 상태와 외부의 로오 어드레스가 로오 비교부(24)에서 비교가 된다.
비교 결과 일치하지 않으면, 로오 비교부(24)의 출력이 비활성되어 안티 제어부(28)도 비활성화되며 후에 리드 명령의 입력에 의해 각 I/O에 위치한 리드 멀티플렉스부(44,54,...,64n)에서는 각 리드 드라이버부(42,52,...,62n)를 통하여 전달되어진 메인 메모리 셀들에 저장되어 있던 데이타들을 각 DQ(40,50,...,60n)에 보내어 외부로 읽혀지게 동작한다.
비교 결과 일치하면, 로오 비교부(24)의 출력이 활성화되며 리드 명령이 들어올 때까지 안티 제어부(28)를 활성화시킬 준비를 한다.
로오 비교 결과가 일치한 후 도 1a의 PFC 명령에 의해 메인 셀의 데이타를채널로 프리-페치(pre-fetch)하면 도 2의 채널 선택 메모리부(34)에서는 정해진 데이탁 몇 번 채널에 실리는지 기억을 하고 있게 된다.
도 1a의 리드 명령이 들어오면 프리페치 때의 채널을 리드하는 것인지 도 2의 채널 선택 메모리부(34)의 결과와 컬럼 어드레스중 채널 어드레스를 안티 제어부(28)에서 비교하며 리드 명령과 함께 입력되는 외부 컬럼 어드레스와 컬럼 퓨즈 토탈의 각 퓨즈의 프로그램된 상태를 컬럼 비교부(26)에서 비교하게 된다. 이때, 비교 결과 일치하지 않으면 컬럼 비교부(26)의 출력이 비활성화되어 안티 제어부(28)도 비활성화되며 각 I/O에 위치한 리드 멀티플렉스부(44)에서는 각 리드 드라이버부(42,52,...,62n)를 통하여 전달되어진 메인 메모리 셀들에 저장되어 있던 데이타들을 각 DQ(40,50,...,60n)에 보내어 외부로 읽혀지게 동작한다.
비교 결과가 일치하면, 컬럼 비교부(26)의 출력이 활성화되어 로오 비교의 활성화에 의해 대기하고 있던 안티 제어부(28)를 완전 활성화시킨다.
활성화된 도 2의 안티 제어부(28)의 출력중 'Anti_rd' 신호가 각 I/O의 각 리드 멀티플렉스부(44,54,...,64n)를 제어하여 각 리드 드라이버부(52)를 통하여 전달되어진 메인 메모리 셀들에 저장되어 있던 데이타들을 차단하고 대신 안티 셀(46,56,...,66n)에 저장 되어있던 데이타들을 DQ(40,50,...,60n)에 보내어 외부로 읽혀지게 한다.
다음으로, 프로그램 후의 정상적인 라이트 동작은 다음과 같다.
라이트 동작을 위하여, 도 1b에서와 같이 라이트 명령인 'WRIT' 명령이 들어오면 컬럼 경로가 활성화되는데, 컬럼 퓨즈 토탈의 각 퓨즈의 프로그램된 상태와외부의 컬럼 어드레스가 도 2의 컬럼 비교부(26)에서 비교가 된다. 이때, 비교 결과 일치하지 않으면 컬럼 비교부(26)의 출력이 비활성화되어 안티 제어부(28)도 비활성화되며 각 I/O를 통해 외부에서 입력된 데이타는 외부 컬럼 어드레스에 해당되는 채널에만 라이트된다.
비교 결과, 일치하면 도 2의 컬럼 비교부(26)의 출력이 활성화되며 안티 제어부(28)는 로오 비교의 결과에 상관없이 인티 제어부(28)의 출력중 Anti_wt 신호를 활성화시켜 각 I/O에 위치하는 임시 안티 셀(46,56,...,66n)에 각 외부의 데이타를 임시 저장하며 임시 안티 셀(48,58,...,68n)과 채널 선택 메모리부(34)에서는 이때의 채널 번지를 기억한다. 이때 임시 안티 셀(48,58,...,68n) 뿐만 아니라 외부 컬럼 어드레스에 해당하는 채널에도 데이타가 실리게 된다. 이것은 나중에 RST 명령 이후의 ACT(R) 명령에서 로오 어드레스가 일치하지 않으면 임시 안티 셀의 데이타는 버려지고 채널에 실린 데이타를 메인 메모리 셀에 리스토어시키기 위해서이다.
각 I/O의 외부 데이타가 임시 안티 셀에 임시 저장된 후 도 1b의 리스토어 명령인 RST에 의해 임시 안티 셀과 채널 선택 메모리에 기억되어있는 채널 주소가 일치하면 리스토어를 위한 액티브 명령인 ACT(R) 명령을 기다린다.
도 1b의 ACT(R) 명령이 들어오면 로오 경로가 활성화되어 로오 비교에서 로오 퓨즈 프로그램된 상태와 외부 로오 어드레스를 비교하게 되며 이것 역시 일치할 경우 도 2의 리스토어 제어부(36)의 출력이 활성화되어 각 I/O에 위치한 임시 안티셀과 안티셀들을 온(on)/오프(off)하는 스위치를 턴온 시켜 임시안티셀(48,58,...,68n)에 임시 저장되어 있던 데이타를 안티셀(46,56,...,66n)에 저장시킨다.
이 후, 채널 선택 메모리부(34)에 기억되어있는 채널 번지로의 새로운 프리페치가 있거나 로오 퓨즈와 컬럼 퓨즈에 해당되는 번지수에 새로운 데이타를 라이트할 경우가 아니라면, 로오 퓨즈와 컬럼 푸즈에 해당하는 외부 어드레스에 의한 리드 명령시 상기 각 I/O 의 안티퓨즈 셀에 저장해 두었던 데이타가 각 I/O를 통해 외부로 읽혀지게 된다.
그리고, 프로그램 후의 버스트 라이트 동작은 다음과 같다.
라이트 동작을 위하여 도 1b에서와 같이 라이트 명령인 'WRIT' 명령이 들어오면 컬럼 경로가 활성화되며 처음 모드 레지스터 세트에서 정해졌던 버스트 길이 만큼 내부에서 컬럼 어드레스가 만들어지며, 이때 컬럼 퓨즈 토탈의 각 퓨즈의 프로그램된 상태와 외부의 컬럼 어드레스 그리고 내부에서 버스트 길이에 맞게 만들어지는 컬럼 어드레스들이 도 2의 컬럼 비교부(26)에서 비교가 되며, 비교 결과 일치하지 않으면 컬럼 비교부(26)의 출력이 비활성화되어 안티 제어부(28)도 비활성화되며, 각 I/O를 통해 외부에서 입력된 데이타는 외부 컬럼 어드레스와 내부에서 버스트 길이에 맞게 만들어지는 컬럼 어드레스들에 해당되는 채널에만 라이트 된다.
상기 컬럼 비교부(26)에서 컬럼 퓨즈 토탈의 각 퓨즈의 프로그램된 상태와 외부의 컬럼 어드레스 그리고 내부에서 버스트 길이에 맞게 만들어지는 컬럼 어드레스들을 비교한 결과, 일치하는데 한번만 일치하면 상술했던 '프로그램 후의 정상적인 라이트 동작' 때와 같이 동작하지만 채널 번지만 다르고 나머지 컬럼 어드레스는 모두 같은 경우가 발생할 때, 즉 컬럼 어드레스는 같고 로오 어드레스만 각각 다를 경우에는 로오 경로가 활성화되는 ACT(R) 명령 이전이므로 어떤 데이타가 안티 셀로 들어 가야하는 데이타 일지 모른다. 따라서 컬럼 어드레스가 계속 일치하는 데이타들은 임시 셀에 계속 임시 저장되며 이를 위하여 임시 안티셀은 버스트 동작의 길이만큼 필요하다.
도 2의 구성도에서 나타내었듯이, 임시 안티셀의 개수는 여러 개이며 그 수는 해당 디바이스가 세칭할 수 있는 최대 버스트 라이트 길이와 일치해야 한다.
버스트 데이타를 임시 안티 셀에 임시 저장한 후 리스토어 명령인 RST 명령의 채널 번지를 채널 선택 메모리에서 기억하고 있다.
리스토어를 위한 액티브 명령인 ACT(R) 명령의 활성화일때 로오 퓨즈 토탈의 프로그램값과 외부의 로오 어드레스가 로오 비교에서 일치하면 리스토어 제어부(36)의 출력이 채널 선택 메모리의 채널 번지의 값을 가지고 각 I/O의 일치하는 채널 번지의 임시 안티셀(48,58,...,68n)과 각 안티 셀(46,56,...,66n)을 온(on)/오프(off)하는 스위치를 턴온시켜 준다.
이 후 동작은 상술했던 프로그램 후의 정상적인 라이트 동작과 같다.
본 발명의 리던던시 회로는 레지스터를 갖는 메모리 소자인 VCM, CDRAM, EDRAM 등에 활용할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 장치의 리던던시 회로에의하면, 웨이퍼 레벨에서 이상 없던 칩들이 패키지 제작 후 1비트 또는 그 이상의 수 비트의 결함 비트가 빈번히 발생하여 수율(yield)을 떨어뜨리고 제조원가 상승의 원인이 되는데 비해, 레이저 리페어 장비를 사용할 수 없는 패키지 레벨에서도 리페어가 가능한 안티-퓨즈를 이용하여 리던던시 회로를 구성함으로써, 레지스터를 사용하는 메모리에 적용했을 경우 수율 향상과 함께 제조원가를 낮출 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 안티-퓨즈를 이용한 반도체 메모리 장치의 리던던시 회로에 있어서,
    치환될 데이타를 저장하는 안티 셀들과,
    상기 치환될 데이타를 임시 저장하는 임시 안티 셀들과,
    패키지 상태의 칩에서 결함 셀이 발생하여 리던던시 셀로의 치환이 필요할 때 프로그래밍하는 로오 어드레스 및 컬럼 어드레스에 해당하는 안티-퓨즈와 안티-인에이블 퓨즈로 각각 이루어져 결함 셀의 주소를 기억하는 적어도 1개 이상의 로오 및 컬럼 안티-퓨즈 수단과,
    상기 로오 및 컬럼 안티-퓨즈 수단의 안티퓨즈를 로오 및 컬럼 어드레스에 의해 각각 프로그래밍시키도록 제어하는 적어도 1개 이상의 안티퓨즈 프로그래밍 제어수단과,
    상기 안티퓨즈 프로그래밍 제어수단이 활성화되어 있을 때 상기 로오 및 컬럼 안티-퓨즈 수단으로 퓨즈 프로그래밍을 위한 기전전압을 공급하는 안티-퓨즈용 기저전위 발생수단과,
    상기 로오 및 컬럼 안티-퓨즈 수단의 프로그램된 출력과 외부 입력 어드레스를 각각 비교하는 적어도 1개 이상의 로오 및 컬럼 비교 수단과,
    상기 로오 및 컬럼 비교 수단에서 각각 비교된 출력신호에 의해 리드 시에는 상기 안티 셀의 데이타를 외부로 보내고 라이트 시에는 외부의 데이타를 상기 임시 안티 셀에 임시 저장하도록 제어하는 적어도 1개 이상의 안티 제어수단과,
    상기 안티 제어수단과 로오 비교수단의 출력신호에 의해 상기 임시 안티 셀에 임시저장 되어있는 외부 데이타중 퓨즈 프로그래밍된 주소와 일치하는 데이타를 리스토어시의 로오 어드레스에 의해 상기 안티 셀로 옮기도록 제어하는 적어도 1개 이상의 리스토어 제어수단과,
    상기 안티 제어수단 및 리스토어 제어수단의 레지스터 및 채널의 번지를 리드 및 라이트 동작시 기억된 프리페치 및 리스토어 시의 레지스터 및 채널 번지와 일치시키는 적어도 1개 이상의 채널 선택 메모리들을 포함하여 구성한 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  2. 제 1 항에 있어서,
    상기 적어도 1개 이상의 로오 및 컬럼 안티-퓨즈 수단은,
    각 로오 어드레스와 각 컬럼 어드레스의 수 만큼 구성된 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  3. 제 1 항에 있어서,
    적어도 1개 이상의 로오 및 컬럼 비교 수단은,
    외부의 로오와 컬럼 어드레스의 입력시 이를 각 로오 퓨즈와 각 컬럼 퓨즈의 프로그램된 상태와 비교하여 일치하지 않으면 비 활성화되고, 일치하면 활성화된 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  4. 제 1 항에 있어서,
    상기 적어도 1개 이상의 안티 셀들은,
    라이트 동작시에는 외부에서 입력된 데이타를 임시 저장하고,
    리드 동작시에는 저장하고 있던 데이타를 각 입/출력 별로 출력하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  5. 제 1 항에 있어서,
    상기 적어도 1개 이상의 임시 안티 셀들은,
    라이트 동작시에는 라이트 명령에 의한 컬럼 어드레스가 일치하면 외부 데이타를 임시 저장하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  6. 제 1 항에 있어서,
    상기 적어도 1개 이상의 임시 안티 셀들의 갯수는,
    해당 디바이스의 최대 버스트 라이트 길이에 의해 정해지는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
KR1019990058395A 1999-12-16 1999-12-16 반도체 메모리 장치의 리던던시 회로 KR100321152B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990058395A KR100321152B1 (ko) 1999-12-16 1999-12-16 반도체 메모리 장치의 리던던시 회로
US09/734,581 US6430100B2 (en) 1999-12-16 2000-12-13 Redundancy circuitry for repairing defects in packaged memory having registers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990058395A KR100321152B1 (ko) 1999-12-16 1999-12-16 반도체 메모리 장치의 리던던시 회로

Publications (2)

Publication Number Publication Date
KR20010056786A true KR20010056786A (ko) 2001-07-04
KR100321152B1 KR100321152B1 (ko) 2002-03-18

Family

ID=19626441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058395A KR100321152B1 (ko) 1999-12-16 1999-12-16 반도체 메모리 장치의 리던던시 회로

Country Status (2)

Country Link
US (1) US6430100B2 (ko)
KR (1) KR100321152B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354437B1 (ko) * 2000-01-28 2002-09-28 삼성전자 주식회사 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
KR100434319B1 (ko) * 2001-09-20 2004-06-04 주식회사 하이닉스반도체 반도체 기억 소자의 리페어 회로
KR100443508B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 메모리 모듈
KR100468315B1 (ko) * 2002-07-15 2005-01-27 주식회사 하이닉스반도체 리페어 회로
US9269457B2 (en) 2012-02-27 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor device capable of rescuing defective characteristics occurring after packaging

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7290117B2 (en) * 2001-12-20 2007-10-30 Hewlett-Packard Development Company, L.P. Memory having increased data-transfer speed and related systems and methods
KR100557623B1 (ko) * 2004-01-06 2006-03-10 주식회사 하이닉스반도체 퓨즈 회로
US7721163B2 (en) 2007-04-23 2010-05-18 Micron Technology, Inc. JTAG controlled self-repair after packaging
US7815059B2 (en) * 2007-06-27 2010-10-19 John Francis Mulholland Display rack and method for supporting containerized plants
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812468A (en) * 1995-11-28 1998-09-22 Micron Technology, Inc. Programmable device for redundant element cancel in a memory
US5831923A (en) * 1996-08-01 1998-11-03 Micron Technology, Inc. Antifuse detect circuit
US5724282A (en) * 1996-09-06 1998-03-03 Micron Technology, Inc. System and method for an antifuse bank
US5912579A (en) * 1997-02-06 1999-06-15 Zagar; Paul S. Circuit for cancelling and replacing redundant elements
US5856950A (en) * 1997-08-22 1999-01-05 Micron Technology, Inc. Cancellation of redundant elements with a cancel bank
US5920515A (en) * 1997-09-26 1999-07-06 Advanced Micro Devices, Inc. Register-based redundancy circuit and method for built-in self-repair in a semiconductor memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354437B1 (ko) * 2000-01-28 2002-09-28 삼성전자 주식회사 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법
KR100434319B1 (ko) * 2001-09-20 2004-06-04 주식회사 하이닉스반도체 반도체 기억 소자의 리페어 회로
KR100443508B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 메모리 모듈
KR100468315B1 (ko) * 2002-07-15 2005-01-27 주식회사 하이닉스반도체 리페어 회로
US9269457B2 (en) 2012-02-27 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor device capable of rescuing defective characteristics occurring after packaging
US9466393B2 (en) 2012-02-27 2016-10-11 Jeong-Kyoum Kim Semiconductor device capable of rescuing defective characteristics occurring after packaging

Also Published As

Publication number Publication date
US6430100B2 (en) 2002-08-06
KR100321152B1 (ko) 2002-03-18
US20010043501A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
US7933159B2 (en) Semiconductor memory device and system with redundant element
US7633800B2 (en) Redundancy scheme in memory
US7768831B2 (en) Flash memory device and method of controlling flash memory device
EP1911038B1 (en) Apparatus and method for repairing a semiconductor memory
US5764577A (en) Fusleless memory repair system and method of operation
KR100634414B1 (ko) 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법
KR100867562B1 (ko) 메모리 장치 내의 멀티플렉스된 중복 구조를 위한 회로 및 방법
JP4284154B2 (ja) マルチチップパッケージ型メモリシステム
US7330383B2 (en) Semiconductor device with a plurality of fuse elements and method for programming the device
US20020015341A1 (en) Semiconductor memory device capable of recovering defective bit and a system having the same semiconductor memory device
US7366946B2 (en) ROM redundancy in ROM embedded DRAM
JP2007257791A (ja) 半導体記憶装置
US8797808B2 (en) Semiconductor device and semiconductor memory device
CN104183275B (zh) 半导体器件
JPH01224999A (ja) 半導体記憶装置
CN102385934A (zh) 用于位单元修复的方法和装置
KR100321152B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR20150002004A (ko) 비휘발성 메모리 및 이를 포함하는 반도체 장치
US6634003B1 (en) Decoding circuit for memories with redundancy
US9728235B2 (en) Semiconductor device and semiconductor memory device
JP2007323723A (ja) 半導体記憶装置、メモリモジュール及びメモリモジュールの検査方法
US9015463B2 (en) Memory device, memory system including a non-volatile memory configured to output a repair data in response to an initialization signal
JP2008107897A (ja) 半導体記憶装置
KR20150072043A (ko) 반도체 장치
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee