KR20010055544A - 디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및그 방법 - Google Patents

디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및그 방법 Download PDF

Info

Publication number
KR20010055544A
KR20010055544A KR1019990056763A KR19990056763A KR20010055544A KR 20010055544 A KR20010055544 A KR 20010055544A KR 1019990056763 A KR1019990056763 A KR 1019990056763A KR 19990056763 A KR19990056763 A KR 19990056763A KR 20010055544 A KR20010055544 A KR 20010055544A
Authority
KR
South Korea
Prior art keywords
output
loop filter
fll
pll
lock
Prior art date
Application number
KR1019990056763A
Other languages
English (en)
Inventor
임광우
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990056763A priority Critical patent/KR20010055544A/ko
Publication of KR20010055544A publication Critical patent/KR20010055544A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및 그 방법을 제공하기 위한 것으로, 이러한 본 발명은 주파수 에러를 입력받고 FLL 루프 필터링을 수행하는 FLL 루프 필터와; 위상 에러를 입력받고 PLL 루프 필터링을 수행하는 PLL 루프 필터와; 상기 FLL 루프 필터의 록 여부를 검출하는 록 검출부와; 상기 FLL 루프 필터의 출력을 입력받아 상기 록 검출부의 제어에 따라 지연시키는 지연부와; 상기 PLL 루프 필터의 출력을 상기 록 검출부의 제어에 따라 다중화하는 다중화부와; 상기 지연부의 출력과 상기 다중화부의 출력을 입력받아 결합하여 출력하는 신호 결합부로 구성함으로써, 일정한 간격으로 FLL 루프 필터의 출력을 관찰하여 그 차이값을 분석하여 주파수 잔류 오차의 크기가 PLL의 동작 범위 안에 있는 지를 확인하여 FLL과 PLL의 모드 전환이 자동으로 이루어져 전체 시스템을 안정되게 하면서 수렴시간도 빠르게 할 수 있게 되는 것이다.

Description

디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및 그 방법{Apparatus and method for lock detecting of FLL for digital demodulator}
본 발명은 디지털 복조기를 위한 주파수 록 루프(Frequency Lock Loop, FLL)의 록 검출장치 및 그 방법에 관한 것으로, 특히 일정한 간격으로 FLL 루프 필터의 출력을 관찰하여 그 차이값을 분석하여 주파수 잔류 오차의 크기가 PLL(Phase Locked Loop)의 동작 범위 안에 있는 지를 확인하여 FLL과 PLL의 모드 전환이 자동으로 이루어져 전체 시스템을 안정되게 하면서 수렴시간도 빠르게 하기에 적당하도록 한 디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및 그 방법에 관한 것이다.
일반적으로 FLL, PLL은 다양한 채널 환경을 통하여 전송된 왜곡된 수신 신호의 주파수 및 위상제어에 사용되는 것으로, 디지털 수신기의 구현에 있어서 대단히 중요한 요소이다.
위성 링크를 통한 디지털 데이터 전송은 BPSK(Binary Phase Shift Keying), QPSK(Quadrature Phase Shift Keying)와 같은 변조방식이 일반적이며, 지상파를 이용한 디지털 데이터 전송은 VSB-PAM(Vestigial SideBand - Phase Amplitude Modulation), , QAM(Quadrature Amplitude Modulation) 등의 변조 방식이 많이 쓰이고 있다.
이들 방식의 공통점은 복조시 동기 방식을 이용한다는 것이며, 동기 복조에서는 PLL을 이용한다. 일반적으로 PLL은 초기에 일단 입력 주파수 오차 만큼 주파수를 추적해야 동작하기 때문에 FLL이 필요하게 된다.
도1은 종래 주파수 및 위상 검출 장치의 블록구성도이고, 도2는 종래 디지털화된 평형 직교상관 검출 장치의 블록구성도이다.
그래서 주파수와 위상을 검출하는 방법에는 여러 가지가 있으며, 이 중 대표적인 방식은 Balanced Quadricorrelator(평형 직교 상관 검출 장치)를 이용하여 주파수와 위상을 추정하는 것이다. 이러한 Balanced Quadricorrelator 방식은 도1에서와 같이 수신 신호에 각각와를 곱셈기(11)(12)에서 곱하여 LPF(Low Pass Filter)(13)(14)를 통과시켜 기저대 신호인 vI(t), vQ(t) 신호를 얻은 후 이를 미분기(15)(16)에서 미분하여 그 변화율을 구함으로써 주파수 추정 오차 및 위상을 검출하는 방식이다.
수신신호를 다음의 수학식1이라 하면,
vI(t), vQ(t)는 다음의 수학식2 및 수학식3이 된다.
그러면 미분기(15)(16)의 출력은 다음의 수학식4 및 수학식5가 된다.
여기서는 미분기의 이득이고,이다. 따라서 다음의 수학식6이 성립한다.
수학식6에서 보는 바와 같이, 입력 위상에 관계없이 주파수 오차를 추정할 수 있다.
또한 이 구조를 디지털화할 경우 곱셈기 대신에 상대적으로 간단한 XOR 게이트 만을 사용하여도 만족할 만한 수준의 주파수 오차 보상이 가능하다.
수학식3에서이면, 다음의 수학식7이 성립한다.
즉, Q 신호로부터 위상 오차를 추정할 수 있게 된다.
도1의 Balanced Quadricorrelator를 디지털화하면 도2와 같이 된다.
이때 미분기는 다음의 수학식8과 같이 근사화된다.
여기서으로 놓으면, 다음의 수학식9와 같이 된다.
따라서 Balanced Quadricorrelator를 디지털화할 수 있게 된다.
그러나 이러한 종래 기술의 문제점을 상세히 설명하면 다음과 같다.
먼저 PLL은 초기에 일단 입력 주파수 오차 만큼 주파수를 추적해야 동작하기 때문에 FLL이 필요하게 된다. 일단 FLL이 동작하여 수신된 신호의 주파수 오차가 PLL이 추적할 T 있는 범위 안으로 들어오도록 한 후 FLL은 동작을 멈추고 PLL이 동작하여 잔류 주파수 오차와 위상오차를 제거하도록 한다. 실제 시스템 구현시 문제가 되는 것은 FLL 모드에서 PLL 모드로의 전환시점이다.
즉, 전환시점이 너무 빠르면 잔류 주파수 오차가 PLL의 동작 범위를 넘어서서 PLL이 발산하게 된다. 또한 전환시점이 너무 느리면 시스템 전체의 수렴시간이 지연되게 된다.
따라서 시스템의 성능을 최적화하기 위해서는 FLL의 수렴여부를 정확히 알 수 있는 FLL LOCK 검출기가 필요하다. 그러나 채널의 환경은 시간에 따라 변화할수 있고 예측이 어렵기 때문에 정확한 FLL lock 검출기의 구현은 어려운 과제이다.
종래의 기술은 일정시간을 카운트하는 타이머 등을 사용하여 FLL이 동작하고 일정시간 후 PLL 모드로 전환되도록 하는 방법을 사용하였다. 그러나 이러한 종래 기술은 채널의 환경에 관계없이 항상 같은 시점에 모드 전환을 함으로서 전체 시스템의 수렴 시간을 지연시키는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 일정한 간격으로 FLL 루프 필터의 출력을 관찰하여 그 차이값을 분석하여 주파수 잔류 오차의 크기가 PLL의 동작 범위 안에 있는 지를 확인하여 FLL과 PLL의 모드 전환이 자동으로 이루어져 전체 시스템을 안정되게 하면서 수렴시간도 빠르게 할 수 있는 디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및 그 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 디지털 복조기를 위한 주파수 록 루프의 록 검출장치는,
주파수 에러를 입력받고 FLL 루프 필터링을 수행하는 FLL 루프 필터와; 위상 에러를 입력받고 PLL 루프 필터링을 수행하는 PLL 루프 필터와; 상기 FLL 루프 필터의 록 여부를 검출하는 록 검출부와; 상기 FLL 루프 필터의 출력을 입력받아 상기 록 검출부의 제어에 따라 지연시키는 지연부와; 상기 PLL 루프 필터의 출력을 상기 록 검출부의 제어에 따라 다중화하는 다중화부와; 상기 지연부의 출력과 상기 다중화부의 출력을 입력받아 결합하여 출력하는 신호 결합부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 디지털 복조기를 위한 주파수 록 루프의 록 검출방법은,
FLL 루프 필터의 출력을 입력받고, PLL 루프 필터의 출력을 입력받는 단계와; 상기 FLL 루프 필터의 임의의 샘플링 시점 사이의 주파수 오프셋이 상기 PLL 루프 필터의 주파수 오프셋 이상인 조건이 미리 결정한 횟수 만큼 만족하는지 판별하는 단계와; 상기 조건을 만족하면, 상기 FLL 루프 필터가 록되었다고 판단하는 단계와; 상기 록이 걸린 상태에서 미리 결정한 횟수 만큼 상기 조건을 만족하지 않으면 언록된 것으로 판단하는 단계를 수행함을 그 기술적 구성상의 특징으로 한다.
도1은 종래 주파수 및 위상 검출 장치의 블록구성도이고,
도2는 종래 디지털화된 평형 직교상관 검출장치의 블록구성도이며,
도3은 본 발명에 적용되는 디지털화된 평형 직교상관 검출장치를 이용한 복조기의 블록구성도이고,
도4는 도3에서 NCO의 상세블록도이며,
도5는 본 발명의 일실시예에 의한 디지털 복조기를 위한 주파수 록 루프의 록 검출장치의 블록구성도이고,
도6은 도5에서 록 검출부의 상세블록도이며,
도7은 본 발명의 일실시예에 의한 디지털 복조기를 위한 주파수 록 루프의 록 검출방법을 보인 흐름도이고,
도8은 본 발명의 다른 실시예에 의한 디지털 복조기를 위한 주파수 록 루프의 록 검출방법을 보인 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
71 : FLL 루프 필터 72 : PLL 루프 필터
73 : 록 검출부 74 : 지연부
75 : 다중화부 76 : 신호 결합부
이하, 상기와 같은 본 발명 주파수 록 루프의 록 검출장치 및 그 방법의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.
먼저 FLL, PLL은 다양한 채널 환경을 통하여 전송된 왜곡된 수신 신호의 주파수 및 위상제어에 사용되는 것으로, 디지털 수신기의 구현에 있어서 대단히 중요한 요소이다.
본 발명에서는 일정한 간격으로 FLL 루프 필터의 출력을 관찰하여 그 차이값을 분석하여 주파수 잔류 오차의 크기가 PLL의 동작 범위 안에 있는 지를 확인하여 FLL과 PLL의 모드 전환이 자동으로 이루어져 전체 시스템을 안정되게 하면서 수렴시간도 빠르게 할 수 있도록 한다. 본 발명은 비교적 간단한 하드웨어를 사용하여구현할 수 있으며 전체 시스템을 안정되게 하면서 수렴시간도 빠르게 하는 장점을 갖는다. 또한 본 발명은 VSB(Vestigial SideBand) 복조기는 물론 BPSK(Binary Phase Shift Keying), QPSK(Quadrature Phase Shift Keying), QAM(Quadrature Amplitude Modulation) 등 디지털 방식의 복조기에 널리 사용될 수 있다.
도5는 본 발명의 일실시예에 의한 디지털 복조기를 위한 주파수 록 루프의 록 검출장치의 블록구성도이다.
이에 도시된 바와 같이, 주파수 에러를 입력받고 FLL 루프 필터링을 수행하는 FLL 루프 필터(71)와; 위상 에러를 입력받고 PLL 루프 필터링을 수행하는 PLL 루프 필터(72)와; 상기 FLL 루프 필터(71)의 록 여부를 검출하는 록 검출부(73)와; 상기 FLL 루프 필터(71)의 출력을 입력받아 상기 록 검출부(73)의 제어에 따라 지연시키는 지연부(74)와; 상기 PLL 루프 필터(72)의 출력을 상기 록 검출부(73)의 제어에 따라 다중화하는 다중화부(75)와; 상기 지연부(74)의 출력과 상기 다중화부의 출력을 입력받아 결합하여 출력하는 신호 결합부(76)로 구성된다.
도6은 도5에서 록 검출부(73)의 상세블록도이다.
이에 도시된 바와 같이, 상기 FLL 루프 필터(71)의 출력을 입력받아 지연시키는 지연부(81)와; 상기 FLL 루프 필터(71)의 출력과 상기 지연부(81)의 출력을 결합시키는 결합부(82)와; 상기 결합부(82)의 출력에 절대값을 취하는 절대값부(83)와; 상기 절대값부(83)의 출력에 일정한 비트를 곱하는 곱셈부(84)와; 상기 곱셈부(84)의 출력과 상기 PLL 루프 필터(72)의 출력을 결합하여 주파수 오프셋을 출력하는 조합부(85)와; 상기 조합부(85)의 출력에 대해 상태 머시인을 수행하여 록 또는 언록 상태에 대한 제어신호를 출력하는 상태 머시인(86)으로 구성된다.
도7은 본 발명의 일실시예에 의한 디지털 복조기를 위한 주파수 록 루프의 록 검출방법을 보인 흐름도이고, 도8은 본 발명의 다른 실시예에 의한 디지털 복조기를 위한 주파수 록 루프의 록 검출방법을 보인 흐름도이다.
이에 도시된 바와 같이, FLL 루프 필터(71)의 출력을 입력받고, PLL 루프 필터(72)의 출력을 입력받는 단계와; 상기 FLL 루프 필터(71)의 임의의 샘플링 시점 사이의 주파수 오프셋이 상기 PLL 루프 필터(72)의 주파수 오프셋 이상인 조건이 미리 결정한 횟수 만큼 만족하는지 판별하는 단계와; 상기 조건을 만족하면, 상기 FLL 루프 필터(71)가 록되었다고 판단하는 단계와; 상기 록이 걸린 상태에서 미리 결정한 횟수 만큼 상기 조건을 만족하지 않으면 언록된 것으로 판단하는 단계를 수행한다.
이와 같이 구성된 본 발명에 의한 주파수 록 루프의 록 검출장치 및 그 방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 도3은 디지털 복조기의 대표적인 구현예로서, VSB 복조기의 블록도이다.
디지털 복조기에 입력되는 신호는 중심주파수 44MHz의 IF 신호이다. 입력단에서 ID 믹서(42)와 오실레이터(41)를 이용하여 기저대 근처의 신호로 만든다.
이 신호를 심볼 주파수의 2배에 해당하는 21.52MHz로 A/D 변환한 후 힐버트변환 필터(46)를 사용하여 복소신호를 만든다. 그리고 NCO(Numerically Controlled Oscillator, 수치제어 발진기)(56)와 복소 멀티플라이어(47), 루프 필터(55)로 구성된 DFPLL(Decision Feedback PLL, 결정궤환 PLL)을 이용하여 기저대 신호를 복원한다. 이 과정에서 DPLL(Digital Phase Locked Loop)을 이용하여 위상 오차를 보상하는데, DPLL은 초기에 일단 입력 주파수 오차 만큼 주파수를 추적해야 동작하기 때문에 DFLL이 필요하다.
도3의 디지털 복조기에서는 Balanced Quadricorrelator 방식을 응용한 FDD(Frequency Difference Detector)를 사용하여 DFLL을 구현하고, 주파수 록이 걸린 후 DPLL을 동작시켜 잔류 주파수 및 위상 에러를 보상하는 방법을 사용한다.
SAW를 통과한 IF 입력신호는 다음의 수학식10과 같이 표시된다.
여기서 d는 파일럿 신호이며, s(t)와는 VSB 변조된 신호이고, 서로 힐버트 변환 관계에 있다. IF 믹서 및 LPF를 통화한 후의 신호는 다음의 수학식11과 같이 나타낼 수 있다.
수학식11이 A/D 변환기를 통과한 후의 신호는 다음의 수학식12가 된다.
이 식을 힐버트 변환하면 다음의 수학식13이 된다.
이 수학식13을 복소 형태로 나타내면 다음의 수학식 14가 된다.
DFPLL이 정확한 주파수와 위상 오차를 추정했다고 가정하면, NCO와 복소 멀티플라이어를 통과한 후의 신호는 다음의 수학식 15가 된다.
이처럼 수학식15와 같이 주어져서 원하는 기저대 신호를 얻을 수 있다.
한편 NCO(56)는 위상누적기, sine, cosine, ROM 테이블로 구성되어 있으며, 블록구성도는 도4와 같다. n-비트의 위상 해상도를 갖는 NCO(56)의 1비트당 주파수 오프셋은 다음의 수학식16과 같다.
예컨대 sampling_freq = 21.52MHz, n = 15이면, fbit= 21.52MHz/215= 656.74Hz/bit이다. FLL이 정상상태(Steady state)에 도달했다고 가정하면, FLL이 추정한 freq.offset은 다음의 수학식17이 된다.
따라서 임의의 두 샘플링 시점 n과 m에서 관찰한 freq.loop 필터 출력을 각각 fn, fm이라 하면, 샘플링 시점 n, m 사이의 주파수 오프셋은 다음의 수학식18로 계산된다.
따라서 샘플링 시점의 차이 |m-n|을 적당히 결정하고, PLL이 보상할 수 있는 주파수 오차를이라 하면,이 성립하는 시점을 FLL의 록 시점이라고 정의할 수 있다.
반대로인 시점에서는 FLL이 록되지 않았다고 볼 수 있다.
도6에 록 검출부(73)의 상세블록도가 주어져 있다. 도5는 본 발명의 일실시예에 의한 루프 필터로서 FLL이 록 되지 않은 초기에는 록 검출부(73)의 출력이 "0"이 되어 PLL 루프 필터의 출력은 "0"이 되고, FLL 루프 필터의 출력이 위상 누적부(Phase accumulator)로 공급된다.
FLL이 록 되면 록 검출부(73)의 출력이 "1"이 되어 FLL 루프 필터의 출력은 FLL이 록된 순간의 값을 유지하게 되고, 이 값이 PLL 루프 필터의 출력과 더해져 위상 누적기로 공급된다.
실제로는 노이즈의 영향으로근처에서 록(LOCK)과 언록(UNLOCK)이 반복될 가능성이 있다. 이를 방지하기 위하여 상태 머시인을 설계하고 도7 및 도8과 같은 방법으로 제어한다.
즉, 연속적으로의 조건을 p번 만족하면 FLL 이 록되었다고 판단하고, 록이 걸린 상태에서 조건을 q번(도7에서는 q=4) 만족하지 않으면 언록된 것으로 판단한다.
이처럼 본 발명은 일정한 간격으로 FLL 루프 필터의 출력을 관찰하여 그 차이값을 분석하여 주파수 잔류 오차의 크기가 PLL의 동작 범위 안에 있는 지를 확인하여 FLL과 PLL의 모드 전환이 자동으로 이루어져 전체 시스템을 안정되게 하면서 수렴시간도 빠르게 하게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 즉, 도7에서는 연속적으로의 조건을 p번 만족하지 않으면 상태 머시인이 리셋되었으나 도8에서는 조건을 연속적으로 만족하지 않더라도 조건을 만족한 횟수와 만족하지 않은 횟수의 차이가 p번(도8에서는 p=3) 만족하면 FLL이 록되었다고 판단하고, 록이 걸린 상태에서 조건을Q번(도8에서는 q=4) 만족하지 않으면 언록된 것으로 판단한다. 이 알고리즘을 사용하면 록검출 시간을 좀더 줄일 수 있다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 주파수 록 루프의 록 검출장치 및 그 방법은 일반적인 PLL은 초기에 일단 입력 주파수의 오차 만큼 주파수를 추적해야 동작하기 때문에 FLL이 필요하게 되는데, FLL이 동작하여 수신된 신호의 주파수 오차가 PLL이 추적할 수 있는 범위 안으로 들어오도록 한 후 FLL은 동작을 멈추고 PLL이 동작하여 잔류 주파수 오차와 위상오차를 제거하도록 하고, 일정한 간격으로 FLL 루프 필터의 출력을 관찰하고 그 차이값을 분석하여 FLL과 PLL의 모드 전환이 자동으로 이루어지게 할 수 있는 효과가 있게 된다.
또한 본 발명은 비교적 간단한 하드웨어를 사용하여 구현할 수 있으며, 전체 시스템을 안정되게 하면서 수렴시간도 빠르게 하는 장점을 갖는다.
더불어 본 발명은 VSB 복조기는 물론 BPSK, QPSK, QAM 등 디지털 방식의 복조기에 널리 사용될 수 있는 산업상 이용효과도 있게 된다.

Claims (3)

  1. 주파수 에러를 입력받고 FLL 루프 필터링을 수행하는 FLL 루프 필터와;
    위상 에러를 입력받고 PLL 루프 필터링을 수행하는 PLL 루프 필터와;
    상기 FLL 루프 필터의 록 여부를 검출하는 록 검출부와;
    상기 FLL 루프 필터의 출력을 입력받아 상기 록 검출부의 제어에 따라 지연시키는 지연부와;
    상기 PLL 루프 필터의 출력을 상기 록 검출부의 제어에 따라 다중화하는 다중화부와;
    상기 지연부의 출력과 상기 다중화부의 출력을 입력받아 결합하여 출력하는 신호 결합부로 구성된 것을 특징으로 하는 주파수 록 루프의 록 검출장치.
  2. 제1항에 있어서, 상기 록 검출부는,
    상기 FLL 루프 필터의 출력을 입력받아 지연시키는 지연부와;
    상기 FLL 루프 필터의 출력과 상기 지연부의 출력을 결합시키는 결합부와;
    상기 결합부의 출력에 절대값을 취하는 절대값부와;
    상기 절대값부의 출력에 일정한 비트를 곱하는 곱셈부와;
    상기 곱셈부의 출력과 상기 PLL 루프 필터의 출력을 결합하여 주파수 오프셋을 출력하는 조합부와;
    상기 조합부의 출력에 대해 상태 머시인을 수행하여 록 또는 언록 상태에 대한 제어신호를 출력하는 상태 머시인으로 구성된 것을 특징으로 하는 주파수 록 루프의 록 검출방법.
  3. FLL 루프 필터의 출력을 입력받고, PLL 루프 필터의 출력을 입력받는 단계와;
    상기 FLL 루프 필터의 임의의 샘플링 시점 사이의 주파수 오프셋이 상기 PLL 루프 필터의 주파수 오프셋 이상인 조건이 미리 결정한 횟수 만큼 만족하는지 판별하는 단계와;
    상기 조건을 만족하면, 상기 FLL 루프 필터가 록되었다고 판단하는 단계와;
    상기 록이 걸린 상태에서 미리 결정한 횟수 만큼 상기 조건을 만족하지 않으면 언록된 것으로 판단하는 단계를 수행하는 것을 특징으로 하는 주파수 록 루프의 록 검출방법.
KR1019990056763A 1999-12-10 1999-12-10 디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및그 방법 KR20010055544A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990056763A KR20010055544A (ko) 1999-12-10 1999-12-10 디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990056763A KR20010055544A (ko) 1999-12-10 1999-12-10 디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및그 방법

Publications (1)

Publication Number Publication Date
KR20010055544A true KR20010055544A (ko) 2001-07-04

Family

ID=19625061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990056763A KR20010055544A (ko) 1999-12-10 1999-12-10 디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및그 방법

Country Status (1)

Country Link
KR (1) KR20010055544A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150111688A (ko) 2014-03-26 2015-10-06 한국원자력의학원 포도필로톡신 아세테이트를 유효 성분으로 포함하는 방사선치료 증진제
KR20190119830A (ko) 2018-04-13 2019-10-23 한국원자력의학원 β-아포피크로포도필린을 유효 성분으로 포함하는 항암제 및 방사선 치료 증진제

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150111688A (ko) 2014-03-26 2015-10-06 한국원자력의학원 포도필로톡신 아세테이트를 유효 성분으로 포함하는 방사선치료 증진제
KR20190119830A (ko) 2018-04-13 2019-10-23 한국원자력의학원 β-아포피크로포도필린을 유효 성분으로 포함하는 항암제 및 방사선 치료 증진제

Similar Documents

Publication Publication Date Title
US5440268A (en) AFC circuit for QPSK demodulator
US6535549B1 (en) Method and apparatus for carrier phase tracking
US7751503B2 (en) Method for acquiring timing and carrier synchronization of offset-QPSK modulated signals
US5065107A (en) Phase-locked loop bandwidth switching demodulator for suppressed carrier signals
CN109831402B (zh) 16apsk信号载波相位同步及其判锁定方法
US5740205A (en) Apparatus and method for maximizing frequency offset tracking performance in a digital receiver
JPH03236652A (ja) 適応位相検出同期方法
WO1997030511A1 (en) Apparatus for generating timing signal for a digital television signal receiver
KR960000154B1 (ko) 디지탈 위상-동기 루프 회로
DE60002144T2 (de) Vorrichtung und verfahren zur detektion falscher trägerverriegelung in einem empfänger
US6983028B2 (en) Carrier restoration apparatus and method
JPS6359147A (ja) 信号処理システム
US6191649B1 (en) Quadrature demodulator and method for quadrature demodulation
KR0148140B1 (ko) 심볼 타이밍 복구장치
JPH0846661A (ja) Ｑａｍ搬送波を再生する方法および装置
CA2180905C (en) Digital demodulator
US8165259B2 (en) Method and device for processing the frequency shift of the carrier frequency of a signal modulated with a quadrature continuous single-carrier modulation
GB2251161A (en) Coherent detector for qpsk modulation in a tdma system
US10250283B1 (en) Digital frequency locked loop for wideband communications channels requiring extreme Doppler compensation and low signal to noise ratio
KR20010055544A (ko) 디지털 복조기를 위한 주파수 록 루프의 록 검출장치 및그 방법
KR100594269B1 (ko) 주파수 위상 동기루프회로 및 이를 사용하는 ａｔｓｃｄｔｖ 복조기.
JPH08107434A (ja) ２つの同期ループを有するデジタル伝送装置
KR20040046168A (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
MXPA05005618A (es) Un detector de bloqueo de circuito de rastreo de portador.
US7933362B2 (en) Multilevel QAM symbol timing detector and multilevel QAM communication signal receiver

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination