KR20010051951A - 데이터 신호의 위상 위치를 결정하는 장치 - Google Patents

데이터 신호의 위상 위치를 결정하는 장치 Download PDF

Info

Publication number
KR20010051951A
KR20010051951A KR1020000070622A KR20000070622A KR20010051951A KR 20010051951 A KR20010051951 A KR 20010051951A KR 1020000070622 A KR1020000070622 A KR 1020000070622A KR 20000070622 A KR20000070622 A KR 20000070622A KR 20010051951 A KR20010051951 A KR 20010051951A
Authority
KR
South Korea
Prior art keywords
data signal
signal
phase
bit
sampling values
Prior art date
Application number
KR1020000070622A
Other languages
English (en)
Other versions
KR100790029B1 (ko
Inventor
시라이거롤프
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010051951A publication Critical patent/KR20010051951A/ko
Application granted granted Critical
Publication of KR100790029B1 publication Critical patent/KR100790029B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

알려진 변조 주파수를 가지는 비동기적으로 변조된 데이터를 포함하는 디지털 샘플링 값들(digital sampling values)의 형태의 디지털 신호의 위상 위치를 결정하는 장치에 있어서, 상기 장치의 가능한 간단한 구조가, 상기 장치는 샘플링된 데이터 신호의 비트 위치들을 결정하는 제 1 및/또는 제 2 방법을 구현하는 수단(3,4)을 포함하며, 상기 제 1 방법에서, 평균 샘플링 값이 상기 세트의 이웃하는 외측 샘플링 값(outer sampling value)보다 크거나 작은 적어도 3개 또는 5개의 연속하는 샘플링 값들의 세트가 탐색되며, 상기 중심 샘플링 값으로부터 등거리상에 떨어져서 위치하는 상기 외측 샘플링 값들의 차(들)(difference(s))는 예정된 문턱값보다 작으며, 이러한 데이터 세트를 검출하는 경우에 상기 중심 샘플링 값 및 상기 데이터 신호내의 비트의 위치를 지시하는 상응하는 위치 번호가 메모리(9)내에 저장되며,상기 제 2 방법에서, 2개의 중심 샘플링 값들이 근사적으로 동일하게 크며 중심값이 상기 2개의 외측 샘플링 값들의 중심값보다 작거나 큰 4개의 연속하는 샘플링 값들이 탐색되며, 상기 외측 샘플링 값들의 차가 예정된 문턱값보다 작으며, 이러한 데이터 세트가 검출되는 경우에 상기 2개의 중심 샘플링 값들사이의 비트 위치와 상응하는 위치 번호가 메모리(10)내에 저장되며,상기 장치는 적어도 2개의 결정된 비트 위치들, 거기에 할당된 상기 위치 번호들 및 데이터 신호의 비트들의 주기 길이로부터 위상 신호를 결정하며, 상기 위상 신호는 예정가능한 개시점에 상응하는 상기 샘플링된 데이터 신호의 비트들의 위상 위치를 제공한다는 점에서 보장된다.

Description

데이터 신호의 위상 위치를 결정하는 장치{ARRANGEMENT FOR DETERMINING THE PHASE POSITION OF A DATA SIGNAL}
본 발명은 디지털 샘플링 값(digital sampling value) 형태의 데이터 신호의 위상 위치(phase position)를 결정하는 장치에 관한 것인데, 이는 알려진 변조 주파수를 가지는 비동기적으로 변조된 데이터를 포함한다.
비트 또는 데이터가 비동기적으로 변조되었으나, 그 변조 주파수가 공지된 데이터 신호는 장차 결정될 상이한 위상 위치를 가질 수 있다. 데이터 신호는 디지털 샘플링 값으로 존재한다. 특히, 디지털 샘플링 값이 얻어지는 샘플링 주파수가 데이터의 변조 주파수에 커플링(coupling)되지 않은 경우, 어느 샘플링 값이 어느 비트를 나타내며 이 샘플링 값이 이 비트내의 어디에 위치하는 지를 알 수 없다. 이 경우에 비트를 복호하는 경우 또는 복호화가, 예를 들면 잡음(noise)에 방해받기 쉬운 경우에는 상당한 문제가 발생한다.
이러한 문제점을 해결하기 위하여, 비디오 신호로부터 텔레텍스트(teletext) 신호를 분리하는 데에 이용된 신호 분리 디바이스(signal-separating device)가 EP-A-0 472 756으로부터 공지되어 있다. 상기 회로는 매우 정교한 방식으로 작동하며, 데이터 신호의 개별적인 비트의 신호 평균을 특성짓는 반위치 신호(half-position signal) 및 잉여 값 신호(residual value signal)를 제공하는 적분 디바이스(integrating device)를 포함한다. 잉여 값 신호 계산 디바이스는 각각의 잉여 값을 구하여, 선택 제어 신호(selection control signal)에 의해서 현재 신호 비트의 값이 어떻게 계산될 지를 결정한다. 이러한 목적에서, 각각의 현재 샘플링 값 및 각각의 이전의 또는 후속하는 샘플링 값으로부터 각각의 상승(leading) 평균 값 또는 하강(trailing) 평균 값을 형성하는 선택 디바이스(selection device)가 이용가능하며, 선택 제어 회로에 의해서 상기 계산에 적절한 값을 선택한다. 부가되는 위상 보정 디바이스(phase correction device)는 기울기 로직 디바이스(slope logic device)에 의해서 제공된 신호 샘플(signal sample)을 계산하여 현재 샘플링 값이 신호의 기울기를 근사하는 지를 나타낸다. 그런 다음, 잉여 값 신호가 예정된 잉여 값 신호 범위내인 경우에 동일한 디바이스가 적분 주기의 변화를 제어한다. 이러한 장치는 매우 정교한 방식으로 작동하며, 동일한 종류의 개별적인 비트의 위치 판단을 수행할 수 있다.
본 발명의 목적은 도입부에서 기술된 타입의 장치를 제공하는 것인데, 이것은 위상 위치(phase position)를 결정할 수 있으며, 상기 언급된 문제점을 해결하며, 아마도 간단한 구조를 가질 것이며, 적어도 부분적으로는 소프트웨어로도 구현 가능할 것이다.
본 발명에 따르면, 이러한 목적은 상기 장치는 샘플링된 데이터 신호의 비트 위치를 결정하는 제 1 및/또는 제 2 방법을 수행하는 수단을 포함한다는 점과, 제 1 방법에서 세트의 평균 샘플링 값이 이웃하는 외측 샘플링 값(outer sampling value)보다 크거나 작은 적어도 3개 또는 5개의 연속하는 샘플링 값의 세트가 탐색되며 이들 외측 샘플링 값의 차(difference)가 예정된 문턱 값 아래에 위치하는 중심 샘플링 값으로부터 떨어져 등거리상에 위치하며, 이러한 데이터 세트를 검출하는 경우에 중심 샘플링 값의 위치 및 데이터 신호내의 비트의 위치를 지시하는 상응하는 위치 번호가 메모리내에 저장된다는 점과, 제 2 방법에서 2개의 중심 샘플링 값이 근사적으로 동일하게 크며 중심 값이 2개의 외측 샘플링 값(outer sampling value)의 중심 값보다 크거나 작은 4개의 연속하는 샘플링 값의 세트가 탐색되며 외측 샘플링 값의 차가 예정된 문턱 값보다 작으며, 이러한 데이터 세트를 검출하는 경우에 2개의 중심 샘플링 값에 상응하는 위치 번호사이의 중심내의 비트 위치가 메모리(10)내에 저장된다는 점과, 상기 장치는 적어도 2개의 결정된 비트 위치와 여기에 할당된 위치 번호와 데이터 신호의 주기의 길이로부터 예정된 개시점에 상응하는 샘플링된 데이터 신호의 비트의 위상 위치를 제공하는 위상 신호를 결정한다는 점에서 달성된다.
본 발명에서, 비동기적으로 변조된 데이터의 개별적인 비트의 위상 위치는 결정되며, 본 발명의 일부를 형성하지는 않으나 데이터를 결정하는 후속하는 복호기는 복호기에 데이터 신호내의 비동기적인 변조된 데이터의 위상 위치를 지시하는 위상 신호를 수신한다.
이러한 문제점은 데이터 신호의 디지털 샘플링 값이 생성되는 샘플링 주파수와 데이터 신호내의 데이터가 변조되는 변조 주파수의 비고정 커플링(unfixed coupling)경우에 위상 위치가 고정되지 않거나 알려지지 않는다는 점에서 보다 심각해질 수 있다. 이러한 경우에, 개별적인 샘플링 값과 데이터 신호내의 비트의 위치사이에 드리프트(drift)가 존재한다. 따라서 어느 샘플링 값이 어느 데이터 비트를 나타내는지, 또는 이러한 비트의 신호 변화내의 어느 부분에 이러한 샘플링 값이 위치하는지는 알려지지 않는다.
본 발명은 바로 이러한 문제를 해결하고자 하며, 후속하는 복호기에 예정된 개시점에 상응하는 데이터 신호의 변조된 비트의 위상 위치를 지시하는 위상 신호를 제공한다.
도 1은 장치내의 수단에 의해서 구현된 2개의 방법을 설명하는 시간의 함수인 비동기적으로 변조된 데이터 신호를 도시하는 2개의 곡선,
도 2는 본 발명에 따른 위상 신호(phase signal)를 생성하는 장치의 블록 다이어그램(block diagram).
도면의 주요 부분에 대한 부호의 설명
T(0) : 중심 샘플링 값(central sampling value)
R : 리셋(Reset) 신호 Ph : 위상 신호
EF, ES: 에러 신호
1 : 버퍼 메모리(buffer memory)
2 : 어드레스 계수기(address counter)
3 : 제 1 방법을 구현하는 수단 4 : 제 2 방법을 구현하는 수단
5 : 기울기 검출기(slope detector) 6 : 비트 계수기(bit counter)
7 : 주파수를 테스트하는 유닛 8 : 에러를 테스트하는 유닛
9 : 제 1 메모리(first memory) 10 : 제 2 메모리(second memory)
11 : 위상 신호를 결정하는 유닛
이러한 위상 신호를 제공하기 위하여, 본 발명에 따른 장치는 데이터 신호내의 비트의 정확한 위치를 결정할 수 있어야 한다. 이러한 목적에서, 상기 장치는 샘플링된 데이터 신호의 비트 위치가 결정되는 제 1 및/또는 제 2 방법을 구현하는 수단을 포함한다. 이러한 방법에서, 샘플링 값에 상응하는 표시된 위치를 가지는 주어진 비트 위치가, 예를 들면 예정된 시간 간격 또는 데이터 신호의 데이터 간격내에서 선택되어 비트의 위치가 샘플링 값으로부터 비교적 정확하게 결정지어질 수 있다.
제 1 방법에서, 이러한 수단은 3개 또는 5개의 연속하는 샘플링 값의 세트를 선택하는데, 여기에는 후술하는 조건을 적용한다. 이러한 3개 또는 5개 또는 보다 많은 샘플링 값의 중심 샘플링 값은 모든 이웃하는 외측 샘플링 값보다, 즉 이러한 샘플링 값의 세트의 다른 2개 또는 4개의 샘플링 값보다 크거나 작아야 한다. 더우기, 각기 중심 샘플링 값으로부터 떨어져 등거리에 위치하는 외측 샘플링 값들사이의 차는 최소이어야 한다. 이리하여, 1개의 세트내의 3개의 샘플링 값이 이러한 방법에서 이용된 경우, 이러한 2개의 값들사이의 차는 최소가 되어야 한다. 1개의 세트내의 5개의 샘플링 값이 이러한 방법을 구현하는 데에 이용되는 경우, 이러한 샘플링 값의 세트의 제 1 및 마지막 샘플링 값사이의 차는 최소이어야 하며, 더우기, 이러한 세트의 제 2 및 제 4 샘플링 값사이의 차 또한 최소이어야 한다.
이러한 조건들이 성취된 연속하는 샘플링 값의 세트가 발견되는 경우, 이러한 샘플링 값의 세트의 중심 샘플링 값은 데이터 신호의 최대값 또는 최소값을 매우 정확하게 나타냄이 가정될 수 있다. 이러한 샘플링 값은 데이터 신호내의 비트의 중심 위치를 매우 정확하게 나타낸다. 이러한 비트는 정확하게 탐색되므로, 상술된 조건을 충족하는 데이터 세트를 검출하는 경우에 중심 샘플링 값의 위치는 메모리내에 저장된다. 더우기, 이러한 데이터 신호내의 비트, 즉, 예를 들면 예정가능한 개시점으로부터의 관계된 비트의 위치가 저장된다. 또한, 이러한 값은 메모리내의 위치 번호로 저장된다.
제 1 방법을 구현한 후, 예를 들면 주어진 시간의 주기 또는 주어진 데이터 신호의 부분동안에, 상술한 조건이 충족되는 다수의 비트 위치가 발견되며, 그런 다음 이 위치 번호가 메모리내에 저장된다.
제 1 방법에 부가하여, 혹은 이와는 달리, 상기 수단은 4개의 연속하는 샘플링 값이 탐색되며, 2개의 중심 샘플링 값들의 차가 예정된 문턱값 아래에 위치하며, 이러한 2개의 샘플링 값이 이러한 세트의 2개의 외측 샘플링 값보다 모두 크거나 모두 작은 제 2 방법을 구현한다. 더우기, 외측 샘플링 값들사이의 차는 예정된 문턱값 아래에 위치하여야 할 것이다. 이러한 데이터 세트가 발견되는 경우, 이러한 데이터 세트가 속하는 비트의 중심은 2개의 중심 샘플링 값의 위치들사이의 위치를 매우 정확하게 나타낸다는 결론을 내릴 수 있다. 이러한 2개의 샘플링 값들사이의 중심내의 비트 위치 및 데이터 신호내의 비트의 위치를 나타내는 상응하는 위치 번호는 이리하여 메모리내에 저장된다. 상기 방법의 구현동안에 상기 언급된 조건이 충족되는 다수의 이러한 데이터 세트가 발견된다는 사실은 여기에서도 다시 적용된다.
이제 상기 장치는 저장된 비트 위치 및 위치 번호로부터 위상 신호를 결정한다. 이것은 비트의 길이, 즉 주기의 길이가 알려진 변조 주파수에 의해서 또한 알려지므로 가능하다. 적어도 2개의 결정되어 저장된 비트 위치가 이용되어, 이러한 비트가 어느 위치를 가지며 비트중 어느 것이 관련되었는지가 알려진다. 또한 이것은 예를 들면, 2개의 저장된 비트에 대하여 얼마나 많은 비트가 이러한 위치에 떨어져서 차지하며, 어느 위치에서 이러한 비트의 중심을 가지는가에 의해서 알려진다. 비트의 중심들사이의 거리, 비트의 중심의 위치 및 주기의 길이가 알려진 경우에, 위상 위치는 이리하여 이러한 2개의 알려진 값으로부터 직접적으로 결정될 수 있다. 개별적인 측정 포인트의 질을 계산함으로써, 결정되어져야할 위상 위치의 정확도는 향상될 수 있다. 따라서 상기 장치는 데이터 신호의 위상 위치 또는 예정된 개시점에 상응하는 이러한 샘플링된 데이터 신호의 비트의 위상 위치를 나타낼 수 있다.
본 발명의 주제는 아니나, 후속하는 복호기에 대하여, 데이터 신호내의 비트의 중심의 위치는 위상 신호에 의해서 후속하는 복호기에 정확하게 알려지므로 비트를 복호하는 것은 간단하게 가능해진다. 따라서, 복호기는 이러한 비트의 중심에 상응하는 샘플링 값의 위치를 직접적으로 결정하여 최상의 복호화 작동을 수행할 수 있다.
위상 신호를 결정함에 있어서, 적어도 2개의 결정된 비트 위치가 이용되지만, 상기 방법의 정확도는 2개를 초과하는 발견된 비트 위치가 위상 신호를 결정하는 데에 이용된다는 점에서 보다 향상될 것이다.
단지 차만이 형성되어 상기 방법을 구현하며 더이상의 추정이 필요치 않으므로 상기 장치는 매우 간단히 작동한다. 상대적으로 간단한 계산을 이용하여, 비트 위치 및 위상 신호가 결정될 수 있다. 상기 장치에 의해서 수행된 기능은 완전히 또는 부분적으로 소프트웨어로도 구현된다.
특허 청구의 범위의 청구항 2에 정의된 본 발명의 실시예는 데이터 신호내의 비트의 위치를 결정하는 상기 2개의 방법이, 예를 들면 데이터 비트의 프레임에 선행하는 데이터 신호내의 비트를 동기화하는 데에 이용된다는 것을 확실히 한다. 그런 다음, 위상 신호는 이러한 동기화 비트로부터 얻어질 것인데, 이 위상 신호는 데이터 신호내의 비트의 동기화 후에 전송되는 데이터 비트에 이용될 것이다. 동기화 비트의 전송후에, 다음 데이터 블록에 대한 데이터 신호의 위상 신호는 알려져서 아마도 후속하는 복호기는 데이터 비트를 복호하는 데에 있어서 최적의 위상 신호를 수신할 것이다.
특허 청구의 범위의 청구항 3에 정의된 부가하는 실시예에서, 제 1 및 제 2 방법에 따라서 발견되어 저장된 단지 하나의 비트 위치만이 최소한의 구성 요소를 이용하여 위상 신호를 생성하는 데에 이용된다. 쉽사리 분별할 수 있는 위상 위치가 저장된 비트 위치로부터 얻어지는 경우에, 평균값이 그들사이에 형성되어 위상 신호로 제공된다. 이리하여 최소한의 구성 요소를 사용하면서도 매우 정교한 위상 신호가 생성될 수 있다.
상기 2개의 방법에서 다수의 비트 위치에 할당된 위치 번호가 결정되어 메모리내에 저장되는 경우에, 특허 청구의 범위의 청구항 5에서 정의된 부가하는 실시예에 따라서, 그 중에서 바람직한 질적 선택을 하는 것이 가능하다. 이것은 이러한 샘플링 값의 세트는 그 차가 예정된 문턱값 아래에 위치할 뿐만 아니라 최소인 경우에도 이용된다는 점에서 바람직하게 영향을 받을 것이다. 이것은 이러한 데이터 세트들이 상술한 차가 가장 작은 것에 이용된다는 것을 의미한다. 이러한 데이터 세트들은 그 이후에 발견되어 데이터 신호내의 각각의 비트의 정확한 중심 위치를 나타낼 가능성이 매우 높다.
이후에 기술되는 바와 같이, 상기 장치는 저장된 비트 위치, 상응하는 위치 번호 및 알려진 변조 주파수로부터 위상 신호를 계산할 수 있다. 이와는 반대로, 특허 청구의 범위의 청구항 6에서 정의된 바와 같이, 데이터 신호의 변조 주파수는 결정된 비트 위치들사이의 거리와 상응하는 위치 번호로부터 결정될 수 있다. 이러한 정보는, 예를 들면 데이터 신호를 분별하는 데에, 즉 변조 주파수가 예상 변조 주파수에 해당하는지를 테스트하는 데에, 또는 변조 주파수에 의해서 어느 타입의 데이터 신호가 관련되어 있는 지를 결정하는 데에 이용될 수 있다. 데이터 신호가 비디오 신호의 텔레텍스트 신호인 경우에, 이러한 정보는, 예를 들면 텔레텍스트 신호의 전송 표준을 결정하는 데에 이용될 수 있다.
특허 청구의 범위의 청구항 7에서 정의된 바와 같이, 본 발명의 부가하는 실시예에서는, 예정된 시간 간격내에서 적어도 하나의 예정된 수의 비트 번호가 결정되지 않는 경우에 에러 신호(error signal)가 장치내에서 바람직하게 조절될 수 있다. 그런 다음, 이것이 예정된 데이터 신호가 아니거나 교란된 데이터 신호인지가 가정될 수 있다.
특허 청구의 범위의 청구항 8에 정의된 부가된 실시예에서, 상기 장치는 텔레비젼 신호내의 텔레텍스트 신호의 위상 위치를 결정하는 데에 바람직하게 이용될 수 있다. 텔레비젼 신호의 픽쳐 라인(picture line)내의 텔레텍스트 비트의 위치는 불규칙적으로 변할 것이다. 그럼에도 불구하고, 후속하는 복호기가 신뢰성있는 복호 동작을 수행하도록 하기 위하여, 본 발명에 따른 상기 장치는 각각의 픽쳐 라인에 대하여 위상 신호를 바람직하게 공급할 수 있다.
특허 청구의 범위의 청구항 10에서 정의된 부가하는 실시예에서, 기울기 검출기(slope detector)가 상술된 방법에서 적어도 예정된 기울기 높이(slope height)를 가진 펄스(pulse)에 관련된 샘플링 값에서만 이용될 수 있다. 이것은 데이터 신호내의 하나의 간섭의 최대치는 비트 위치로 인식되지 않는다는 점에서 이루어질 수 있다. 더우기, 이 특허 청구 범위의 청구항에서 정의된 바와 같이, 후속하는 비트 계수기는 기울기 검출기의 출력 신호에 의해서 제어되는데, 이 비트 계수기는 직접적으로 개별적인 비트의 위치 번호를 제공하며, 이 값은 상기 방법을 수행하는 경우에 저장될 위치 번호로 직접적으로 이용될 수 있다.
본 발명의 많은 측면이 이후에 기술되는 실시예를 참조하여 명백해질 것이다.
이후에 기술될 실시예에서, 비동기 변조 데이터 신호는 샘플링된 텔레텍스트 신호임이 가정된다. 텔레텍스트 신호는 텔레비젼 신호내에서 순차 라인 방식으로(line-sequentially) 전송된다. 텔레텍스트 신호의 비트가 전송되는 텔레비젼 신호의 각각의 픽쳐 라인에서, 몇몇 동기화 비트가 처음에 전송되며, 이것을 참조하여 본 발명에 따른 장치는 후속하는, 텔레텍스트 신호내의 각각의 픽쳐 라인내에서 이어서 전송된 데이터 비트의 위치를 결정하는 데에 이용되는 위상 신호를 제공한다. 본 발명의 주제는 아니지만, 이러한 위상 신호는 후속하는 복호기에서 비트를 복호하는 데에 바람직하게 이용될 것인데, 이는 이러한 위상 신호에 근거한 샘플링 값에 상응하는 비트들의 정확한 위치가 알려지기 때문이다. 그러나, 복호 작동은 본 발명의 주제가 아니며, 최적의 복호화를 가능케하는 위상 신호를 공급하는 것이 본 발명의 목적이다.
이러한 텔레텍스트 신호를 복호함에 있어서, 본 발명에 따른 장치는 각각의 비트 라인에 대하여 개별적으로 위상 신호를 제공하는데, 각각의 비트 라인에 대하여 이러한 위상 신호는 예정가능한 개시점과 상응하는 텔레텍스트 비트의 위상 위치를 나타낸다. 이것은 텔레텍스트 신호의 비트의 위치 또는 위상 위치는 픽쳐 라인마다 급격하게 변할 것이기 때문에 필요하다.
도 1은 예를 들면 텔레비젼 신호내에 포함되는 이러한 아날로그 텔레텍스트 신호의 2개의 동기화 비트 및 그 샘플링 값 및 위치의 시간의 함수로서의 곡선을 도시한다.
도 1에서, 이러한 신호의 샘플링 값은 화살표에 의해서 부가하여 표시된다. 상기 도는, 샘플링 값이 생성되는 샘플링 주파수가 커플링되지 않았기 때문에, 이러한 값들은 동기화 비트의 비트 위치에 따라 임의로 쉬프트할 수 있음 및 커플링되지 않은 주파수에 기인하여 드리프트(drift)할 수 있음을 도시한다.
도 1에서의 예는 상기 2개의 방법을 설명하는 데에 이용되는데, 제 1 방법은 도 1에 도시된 제 1 비트를 참조하여 설명되며, 제 2 방법은 도 1에 도시된 제 2 비트를 참조하여 설명된다.
제 1 방법에서, 2개의 조건이 충족되어야 하는 샘플링 값의 세트가 탐색된다. 중심 샘플링 값은 2개 또는 4개의 이웃하는 샘플링 값보다 크거나 작은 값을 가져야 한다. 더우기, 중심 샘플링 값과 관련해서 각기 동일한 위치를 가진 샘플링 값들 사이의 차가 계산될 때마다 이웃하는 샘플링 값들사이의 차는 최소이어야 한다. 이러한 차는 각기 예정된 문턱 값보다 작아야 한다. 이러한 경우에, 이러한 데이터 세트의 중심 샘플링 값의 위치에 해당하는 결정된 비트 위치가 저장된다. 더우기, 데이터 신호내의 비트의 위치를 나타내는 상응하는 위치 번호가 저장된다.
도 1에 도시된 예에서, 중심 샘플링 값(T(0))이 도시되는데 이 값은 직접적으로 인접하는 샘플링 값들(T(-1),T(1))보다 크다. 더우기, 이 값은 2번째 인접하는 값들(T(-2),T(2))보다 크다.
제 1 방법을 구현함에 있어서, 3개의 샘플링 값의 세트 또는 5개의 샘플링 값의 세트가 이용될 수 있는데, 이는 원하는 정확도 및 계산 정도에 따라 변한다.
더우기, 인접하는 샘플링 값들(T(-1),T(1))사이의 차는 예정된 문턱값보다 작아야 한다는 조건은 충족되어야 한다. 이러한 차는 도에서 델타(T1)로 도시된다.
상기 방법이 5개의 샘플링 값들의 세트를 이용하여 구현되었을 때에, 도에서 델타(T2)로 표시된 샘플링 값들(T(-2),T(2))의 차 또한 이용되어야 한다. 이러한 차 델타(T2) 또한 예정된 문턱값보다 작아야 한다.
도 1에 도시된 예에서 차 델타(T1)와 차 델타(T2)가 모두 각각의 상응하는 문턱값보다 작다고 가정할 경우에, T(0), T(-1), T(1), T(-2) 및 T(2)의 값은 상술된 조건을 충족한다. 그런 다음, 비트의 중심 위치가 알려진다. 이러한 중심 위치는 샘플링 값(T(0))에 의해서 특징지워진다. 이러한 위치는 비트 위치로 메모리내에 저장된다. 더우기, 위치 번호가 저장되어 어느 비트가 포함되었는 지를 나타낸다. 이러한 위치 번호는, 예를 들면 기울기 검출기에 의해서 결정될 수 있다. 그러나, 개별적인 비트의 위치는 상기 방법에 의해서 결정되기 때문에, 위치 번호는 상기 2개의 방법중 1개를 참고하여서 얻어질 수도 있다. 또한, 비트 위치가 상기 2개의 방법의 조건을 만족하지 않는 경우라도 비트를 계수하는 것은 여전히 가능하다. 위치 번호는 이러한 정보로부터 결정될 수 있으며, 샘플링 값(T(0))의 비트 위치와 함께 메모리내에 저장될 수 있다.
제 2 방법은 도 1에 도시된 제 2 곡선을 참조하여 이후에 설명될 것이다.
제 2 방법의 조건은 도 1의 예에서는 값(Q(0)) 및 값(Q(1))인, 2개의 중심 샘플링 값의 값들이 인접하는 샘플링 값(Q(-1),Q(2))보다 크거나 작아야한다는 것이다.
도 1에 도시된 예에서, 이러한 조건은 제 2 특성 곡선에 대하여 충족된다.
더우기, 2개의 중심 샘플링 값들(Q(0),Q(1))사이의 차와 외측 샘플링 값들(Q(-1),Q(2))사이의 차는 예정된 문턱값보다 작아야한다. 도 1에서, 이러한 차들은 델타(Q1) 및 델타(Q2)로 표시된다. 이러한 2개의 차가 예정된 문턱값보다 작은 경우, 제 2 방법에 의해서 2개의 샘플링 값들(Q(0),Q(1))사이에 대략적인 중심 위치를 가지는 비트 위치가 발견된다. 이러한 위치는 위치 번호와 함께 비트 위치로 저장된다.
예정가능한 개시점에 상응하는 데이터 신호의 비트의 위상 위치를 나타내는 위상 신호는 저장된 비트 위치, 데이터 신호의 알려진 변조 주파수에서의 상응하는 위치 번호 및 이리하여 알려진 데이터 신호의 비트의 주기 길이로부터 직접적으로 계산될 수 있다.
위상 신호를 결정함에 있어서, 제 1 및/또는 제 2 방법에 의해서 결정된 비트 위치 및 상응하는 위치 번호가 이용될 수 있다. 가장 간단한 경우에, 방법당 1개의 비트 위치가 결정되어서 위상 신호를 결정하는 데에 이용될 수 있다. 그러나, 방법당 다수의 비트 위치들이 상술된 차들이 최소가 되도록 선택된 것들로부터 결정될 수 있다. 개별적인 비트 위치들을 참조하여 결정될 위상 위치들은 서로 약간 벗어날 수 있다. 이러한 경우에, 평균값은 위상 위치들로부터 바람직하게 얻어질수 있으며, 위상 신호로 제공될 수 있다.
도 2의 블록 다이어그램은 본 발명에 따른 데이터 신호의 위상 위치를 결정하는 장치를 도시한다. 데이터 신호는, 예를 들면 텔레텍스트 신호일 수 있다. 텔레텍스트 신호는 텔레텍스트 신호의 비트의 변조 주파수에 커플링되지 않은 샘플링 주파수에서 샘플링된다. 해당하는 샘플링 값은 도 1에 도시된 장치내의 버퍼 메모리(buffer memory)(1)에 저장된다. 이것은, 예를 들면 텔레비젼 신호의 픽쳐 라인의 모든 샘플링 값에 영향을 받을 것이다.
상기 장치는, 예를 들면 모든 새로운 픽쳐 라인의 개시점에서 잉여 계수기(residual counter)가 계수를 재개하는 방식으로 읽혀진 리셋 신호(reset signal)(R)를 수신하는 어드레스 계수기(address counter)(2)를 포함한다. 더우기, 어드레스 계수기(2)는 증가 신호(increment signal)를 수신하여 어드레스 계수기(2)가 이러한 증가 신호를 따라서 계수하며, 예를 들면 픽쳐 라인의 개별적인 샘플링 값은 버퍼 메모리(1)내에 차례로 어드레싱(addressing)되어진다.
이렇게 차례로 어드레싱되어진 비트들은 수단(3)에 인가되어 제 1 방법을 구현하며, 수단(4)에 인가되어 제 2 방법을 구현한다.
수단(3,4)은 상술된 방식으로 데이터 세트를 결정하는데, 이들은 2개 방법의 관련 조건을 충족한다. 그런 다음, 결정된 비트 위치는 제 1 메모리(9) 및 제 2 메모리(10)내에 저장된다.
더우기, 기울기 검출기(5)가 제공되어 연속하는 어드레싱된 샘플링 값들을 참조하여 개별적인 비트를 분별한다. 이것은 샘플링 값에 의존하여 적어도 예정된 기울기 높이를 가지는 비트들만이 고려되는 방식으로 수행된다.
비트 위치가 상기 2개의 방법을 구현하는 수단(3,4)에 의해서 결정된 경우, 계수기(6)에 의해 제공된 관련 비트 번호 또는 위치 번호 또한 이러한 비트 위치와 함께 메모리(9) 또는 메모리(10)에 각기 저장된다. 계수기(6)에 의해서 제공되며 각각의 비트 위치와 상응하는 위치 번호는 이리하여 메모리(9) 또는 메모리(10)내에 각기 저장된다.
더우기, 상기 전체 장치는 유닛(11)을 포함하여 상기 위상 신호를 결정한다. 이러한 유닛(11)은 메모리(9,10)내에 저장된 비트 위치 및 관련 위치 번호에 액세스(access)하여 이들을 판독할 것이다. 저장된 비트 위치 및 위치 번호를 참조하여, 유닛(11)은 위상 신호(Ph)를 결정하여, 본 발명의 주제는 아니지만, 아마도 후속할 수도 있는 복호기가 이용가능하게 한다.
수단(3,4)에 의해서 2개의 방법을 수행하는 단계와 유닛(11)에 의해서 계산하는 단계 모두에 있어서, 근본적으로 상이한 절차가 가능하다.
근본적으로 단지 1개의 방법을 이용하는 것만으로도 충분하다. 따라서, 수단(3) 또는 수단(4)중 하나가 존재할 수도 있다.
더우기, 수단(3) 및 수단(4) 모두가 제공되나 2개의 방법내의 메모리(9,10)내의 비트 위치로부터 얻어진 단지 1개의 값만이 유닛(11)내에서 위상 신호를 결정하는 데에 이용될 수 있다.
더우기, 가능하게는 메모리(9,10)내에 저장된 비트 위치이상으로부터 비트 위치들을 선택하여 계산될 차들이 최소인 위상 신호를 결정하는 것은 가능하다. 이리하여, 비트 위치들의 질적 선택(qualitative selection)이 가능할 것이다.
더우기, 약간 상이한 위상 위치가 저장된 비트 위치들 및 위치 번호들로부터 야기될 수 있다. 이러한 경우에, 평균값이 위상 위치들로부터 얻어져서 위상 신호(Ph)로 제공된다.
가장 간단한 경우에, 상응하는 위치 번호와 함께 단지 하나의 비트만이 메모리(9,10)로부터 얻어진다. 위상 위치는 이러한 2개의 비트 위치들로부터 결정되어 위상 신호(Ph)로 제공될 수 있다.
상기 장치는 주파수를 테스트하는 유닛(7) 및 에러를 테스트하는 유닛(8)을 더 포함한다. 이러한 2개의 유닛은 근본적으로 필수적인 선택 사항은 아니지만, 상기 장치의 신뢰도를 향상시킨다.
주파수를 테스트하는 유닛(7)은 데이터 신호의 변조 주파수가 예정된 범위내에 있지 않은 경우에 나타나는 에러 신호(EF)를 제공한다. 그런 다음, 관련된 신호가 원하는 데이터 신호가 아님이 결론지워질 수 있다. 이러한 주파수는 비트 계수기(6)에 의해서 제공된 결정된 비트들의 수 및 어드레스 계수기(2)에 의해서 제공된 어드레스들의 수로부터 유닛(7)에 의해서 결정될 수 있을 것이다. 이러한 주파수가 예정된 범위내에 있지 않을 경우에는, 주파수 에러 신호(EF)가 제공되어 상기 장치는 위상 신호(Ph)의 계산을 중지한다.
에러를 테스트하는 유닛(8)은 예정된 시간 간격내에서 인식된 비트들을 계수한다. 시간 간격은 어드레스 계수기의 어드레스 데이터에 의해서 결정되며, 비트 계수기(6)로부터 비트들의 수가 얻어진다. 예정된 시간 간격내에서 최소한의 비트의 수가 인식되지 않은 경우에, 상기 장치는 위상 신호(Ph)를 결정하는 것 또한 중지한다. 이것은 해당하는 에러 신호를 어드레스 계수기(2) 및 위상 신호를 결정하는 유닛(11)에 제공하는 유닛(8)에 의해서 영향받는다.
도 2에서, 상기 장치는 그 구성 요소가 하드웨어로 구현될 수 있는 블록 다이어그램의 형태로 도시되어 있다. 그러나, 이와 달리 소프트웨어로의 구현이 가능하며 분리된 구성 요소만을 포함할 것이다.
전체적으로, 본 발명에 따른 상기 장치는 상대적으로 간단한 구조를 가진다. 특히, 단지 간단한 감산 또는 계수 프로세스만이 포함되므로 수행될 계산 프로세스는 매우 간단하다.
본 발명은 디지털 샘플링 값(digital sampling value) 형태의 데이터 신호의 위상 위치(phase position)를 결정하는 장치를 제공하며, 후속하는 복호기에 예정된 개시점에 상응하는 데이터 신호의 변조된 비트의 위상 위치를 지시하는 위상 신호를 제공한다.

Claims (10)

  1. 알려진 변조 주파수를 가지는 비동기적으로 변조된 데이터를 포함하는, 디지털 샘플링 값(digital sampling value)의 형태의 데이터 신호의 위상 위치들을 결정하는 장치에 있어서, 상기 장치는
    상기 샘플링된 데이터 신호의 비트 위치를 결정하는 제 1 및/또는 제 2 방법을 구현하는 수단(3,4)을 포함하며,
    상기 제 1 방법에서, 평균 샘플링 값이 상기 세트의 이웃하는 외측 샘플링 값(outer sampling value)보다 크거나 작은 적어도 3개 또는 5개의 연속하는 샘플링 값들의 세트가 탐색되며, 상기 중심 샘플링 값으로부터 등거리상에 떨어져서 위치하는 상기 외측 샘플링 값들의 차(들)(difference(s))는 예정된 문턱값보다 작으며, 이러한 데이터 세트를 검출하는 경우에 상기 중심 샘플링 값 및 상기 데이터 신호내의 비트의 위치를 지시하는 상응하는 위치 번호가 메모리(9)내에 저장되며,
    상기 제 2 방법에서, 2개의 중심 샘플링 값들이 근사적으로 동일하게 크며 중심값이 상기 2개의 외측 샘플링 값들의 중심값보다 작거나 큰 4개의 연속하는 샘플링 값들이 탐색되며, 상기 외측 샘플링 값들의 차가 예정된 문턱값보다 작으며, 이러한 데이터 세트가 검출되는 경우에 상기 2개의 중심 샘플링 값들사이의 비트 위치와 상응하는 위치 번호가 메모리(10)내에 저장되며,
    상기 장치는 적어도 2개의 결정된 비트 위치들, 거기에 할당된 상기 위치 번호들 및 데이터 신호의 비트들의 주기 길이로부터 위상 신호를 결정하며, 상기 위상 신호는 예정가능한 개시점에 상응하는 상기 샘플링된 데이터 신호의 비트들의 위상 위치를 제공하는
    데이터 신호의 위상 위치를 결정하는 장치.
  2. 제 1 항에 있어서,
    상기 장치는 상기 데이터 신호내에서 제공된 동기화 비트에 대한 2개의 방법들 모두를 이용하며, 이로부터 결정된 상기 위상 신호가 데이터 신호내에서 상기 동기화 비트들 이후에 전송된 데이터 비트들을 결정하는 데에 이용이 가능하도록 하는 데이터 신호의 위상 위치를 결정하는 장치.
  3. 제 1 항에 있어서,
    상기 장치는 제 1 및 제 2 방법에 의해서 상기 조건들을 가장 잘 충족하는 샘플링 값들의 세트를 적어도 결정하며, 상기 위상 신호를 결정함에 있어서, 평균값이 2개의 방법 모두와 이로인한 위상 위치들에 의해서 결정된 비트 위치들로부터 선택되는 데이터 신호의 위상 위치를 결정하는 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 방법에서 3개의 샘플링 값들이 샘플링 값들의 세트를 구성하는 데이터 신호의 위상 위치를 결정하는 장치.
  5. 제 1 항에 있어서,
    상기 장치는 2개의 방법 모두에 의해서 다수의 비트 위치들 및 이에 상응하는 위치 번호들을 결정하며, 이로부터 비트의 위치들이 결정되어 상기 위상 신호들을 결정하는 데에 이용되는 방식으로 질적 선택을 하며, 상기 비트 위치들은 외측 샘플링 값들의 차들이 최소인 샘플링 값들의 세트들로부터 결정된 데이터 신호의 위상 위치를 결정하는 장치.
  6. 제 1 항에 있어서,
    상기 장치는 결정된 비트 위치들과 상기 할당된 위치 번호들사이의 상대적인 거리로부터 상기 데이터 신호의 변조 주파수를 결정하며, 상기 변주 주파스는 상기 데이터 신호를 분별하는 데에 이용되는 데이터 신호의 위상 위치를 결정하는 장치.
  7. 제 1 항에 있어서.
    상기 장치는 예정된 시간 간격내에서 적어도 하나의 예정된 수의 비트 번호가 결정되지 않는 경우에 에러 신호를 트리거(trigger)하는 데이터 신호의 위상 위치를 결정하는 장치.
  8. 제 1 항에 있어서,
    상기 데이터 신호는 텔레비젼 신호의 라인 주파수(line frequency)에 커플링(coupling)되며 바람직하게는 대략 13.5MHz인 샘플링 주파수에서 샘플링된 텔레비젼 신호의 텔레텍스트(teletext) 신호인 데이터 신호의 위상 위치를 결정하는 장치.
  9. 제 1 항 또는 제 8 항에 있어서,
    상기 샘플링 주파수는 상기 변조 주파수에 커플링되지 않은 데이터 신호의 위상 위치를 결정하는 장치.
  10. 제 1 항에 있어서,
    상기 장치는 상기 방법에서 그 출력 신호가 이용되어 적어도 예정된 기울기 높이(slope height)를 가지는 펄스에 상응하는 샘플링 값들만을 포함하는 기울기 검출기(5)를 포함하며, 상기 위치 번호는 상기 기울기 검출기 및 후속하는 비트 계수기(6)에 의해서 결정되는 데이터 신호의 위상 위치를 결정하는 장치.
KR1020000070622A 1999-11-26 2000-11-25 데이터 신호의 위상 위치를 결정하는 장치 KR100790029B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19956947.9 1999-11-26
DE19956947A DE19956947A1 (de) 1999-11-26 1999-11-26 Anordnung zur Feststellung der Phasenlage eines Datensignals

Publications (2)

Publication Number Publication Date
KR20010051951A true KR20010051951A (ko) 2001-06-25
KR100790029B1 KR100790029B1 (ko) 2007-12-31

Family

ID=7930432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000070622A KR100790029B1 (ko) 1999-11-26 2000-11-25 데이터 신호의 위상 위치를 결정하는 장치

Country Status (5)

Country Link
US (1) US6768773B1 (ko)
EP (1) EP1104191B1 (ko)
JP (1) JP2001218174A (ko)
KR (1) KR100790029B1 (ko)
DE (1) DE19956947A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158975A (ja) * 2000-11-22 2002-05-31 Mitsubishi Electric Corp スライス回路
CN112773657B (zh) * 2019-11-08 2022-11-22 上海荣泰健康科技股份有限公司 按摩椅找肩控制方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2358056A1 (fr) * 1976-07-09 1978-02-03 Ibm France Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk
US4358853A (en) * 1981-01-22 1982-11-09 Codex Corporation Digital modem transmitter
US4376309A (en) * 1981-05-29 1983-03-08 Bell Telephone Laboratories, Incorporated Method and apparatus for signal-eye tracking in digital transmission systems
NL8700175A (nl) * 1987-01-26 1988-08-16 Philips Nv Werkwijze voor het door middel van codesignalen overdragen van informatie, informatie-overdrachtsysteem voor het uitvoeren van de werkwijze, alsmede een verzend- en ontvangstinrichting voor toepassing in het overdrachtsysteem.
DE59009539D1 (de) * 1990-08-29 1995-09-21 Itt Ind Gmbh Deutsche Signal-Abtrennvorrichtung.
FR2729019B1 (fr) * 1994-12-30 1997-03-21 Sgs Thomson Microelectronics Circuit de restitution de bits transmis par un signal serie
US6205183B1 (en) * 1998-05-29 2001-03-20 Ericsson Inc. Methods of suppressing reference oscillator harmonic interference and related receivers

Also Published As

Publication number Publication date
EP1104191A3 (de) 2003-11-12
KR100790029B1 (ko) 2007-12-31
JP2001218174A (ja) 2001-08-10
EP1104191A2 (de) 2001-05-30
DE19956947A1 (de) 2001-05-31
EP1104191B1 (de) 2012-11-07
US6768773B1 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
KR900006472B1 (ko) 샘플링 클록 재생회로
EP0784398A3 (en) An apparatus and method for detecting field sync signals in a high definition television
US5448571A (en) Method and apparatus for determining byte synchronization within a serial data receiver
US3969577A (en) System for evaluating similar objects
US4794626A (en) Apparatus for reliably fetching data, on the basis of framing code detection process, and method therefor
JP2001352350A (ja) 連続ビットストリームの統計的アイダイアグラムによる測定装置及び方法
JPH04506731A (ja) ビット誤り率検出
US4941151A (en) Predictive clock recovery circuit
KR100789680B1 (ko) 클럭 생성회로 및 텔레텍스트 브로드캐스팅 데이터 샘플링회로
JPH06101804B2 (ja) 垂直同期タイミング信号発生回路
US4224689A (en) Apparatus for smoothing transmission errors
US5212690A (en) Method of synchronizing digital data by comparing to a reference word to determine bit errors
KR100790029B1 (ko) 데이터 신호의 위상 위치를 결정하는 장치
US6629272B1 (en) Method and apparatus for displaying eye diagram on an error performance analyzer
US4639792A (en) Apparatus for decoding video address code signals
US6151374A (en) Synchronizing signal detecting apparatus
US5444680A (en) Digital signal processing apparatus with a read error correction function
KR100439368B1 (ko) 오류정정장치
US7292669B2 (en) Null symbol detection device
US4868853A (en) Demodulation circuit for digital modulated signal
JP3263567B2 (ja) 誤り訂正装置
JP2006333456A (ja) サンプリングクロック生成回路及び文字放送データ抜き取り回路
US4651193A (en) Method and apparatus for bridging closely spaced moving zones in a television image and for differentially coding the bridging zones and the moving zones
US6163423A (en) Synchronizing signal detector for magnetic recording/reproducing apparatus and synchronizing signal detecting method thereof
US20020196868A1 (en) Evaluation device for assessing a digital data signal, in particular a data signal for a semiconductor memory circuit

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
N231 Notification of change of applicant
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee