KR20010051282A - 플라즈마 어드레싱 표시 장치 및 구동 방법 - Google Patents

플라즈마 어드레싱 표시 장치 및 구동 방법 Download PDF

Info

Publication number
KR20010051282A
KR20010051282A KR1020000063444A KR20000063444A KR20010051282A KR 20010051282 A KR20010051282 A KR 20010051282A KR 1020000063444 A KR1020000063444 A KR 1020000063444A KR 20000063444 A KR20000063444 A KR 20000063444A KR 20010051282 A KR20010051282 A KR 20010051282A
Authority
KR
South Korea
Prior art keywords
discharge
electrode
dielectric
plasma
coated
Prior art date
Application number
KR1020000063444A
Other languages
English (en)
Inventor
미야자키시게키
카키자키타케히로
타나카마사노부
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010051282A publication Critical patent/KR20010051282A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13334—Plasma addressed liquid crystal cells [PALC]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/485—Plasma addressed liquid crystal displays [PALC]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 열 상태의 신호 전극을 갖는 표시 셀과 행 상태의 방전 채널을 갖는 플라즈마 셀로 이루어진 적층구조를 갖는 평평한 패널 구조의 플라즈마 어드레싱 표시 장치를 제공한다. 플라즈마 셀은 DAC 형태이다. 방전 채널 각각은 유전체로 덮여진 도체면을 갖는 코딩된 전극 및 어떠한 유전체로도 덮여지지 않은 도체면을 갖는 노출 전극을 구비한다. 플라즈마 방전 전류는 코딩된 전극과 노출 전극쌍 사이에서 직접 또는 간접적으로 흐른다. 이러한 DAC 형태의 방전 채널이 구동될 때, 코팅된 전극과 노출 전극은 일 스캔 기간(수평 사이클)내에 대안으로 선택되며, 유전체에 축적된 전하가 중첩되어, 종래의 장치에 비해, 거의 반 정도의 방전 전압을 감소시킬 수 있다.

Description

플라즈마 어드레싱 표시 장치 및 구동 방법{Plasma addressing display device and Driving method thereof}
본 발명은 표시 셀과 플라즈마 셀이 중첩된 플라즈마 어드레싱 표시 장치에 관란 것으로, 특히, 코팅된 전극과 노출 전극을 갖는 방전 채널을 포함한 플라즈마 셀 스캔 회로에 관한 것이다.
예를 들면, 일본 특허 공개 4-265931호는 도 1l에 도시된 구조를 갖는 플라즈마 어드레싱 표시 장치를 개시한다. 도 1에 도시된 플라즈마 어드레싱 표시 장치는 표시 셀(1)과 플라즈마 셀(2)사이에 존재하는 중간시트(3)를 포함하는 평평한 패널 구조를 갖는다.
중간시트(3)는 마이크로시트라 불리는 박막의 글라스이다. 플라즈마 셀(2)은 중간 시트(3)의 하측표면에 부착된 하측 글라스 기판(4)으로부터 형성되며, 방전가능 가스는 중간 시트(3)와 하측 글라스 기판(4)에 의해 규정된 공간으로 도입된다. 프트립형태의 방전 전극은 하측 글라스 기판(4)의 내부 표면상에 형성된다. 방전 전극은 애노드 전극(A)과 캐소드 전극(K)으로써 동작한다. 방전 전극은 평평한 글라스 기판(4)상에 프린팅을 위한 스크린 프린팅 방법으로 사용될 수 있으며, 우수한 산업 특성을 갖는다. 다른 전극(A)과 캐소드 전극(K)의 각각의 격벽(7)에 의해 분리되어, 방전 채널(X)을 구성하도록 방전가능 가스를 포함하는 공간을 분리시킨다. 이 격벽(7)은 프크린 프린킹 방법에 의해 형성될 수 있으며, 그 정부(apex)는 중간 시트(3)의 일 표면으로 인접한다.
한 쌍의 격벽(7)에 의해 둘러쌓인 방전 채널(X)에 있어서, 플라즈마 방전은 애노드 전극(A)과 캐소드 전극(K)사이에서 발생한다. 중간 시트(3)가 글라스 프리트(frit)등에 의해 하측 글라스 기판(4)에 부착된다.
한편, 표시 셀(1)은 상측 글라스 기판(8)을 사용하여 구성된다. 이 상측 글라스 기판(8)은 실 재료(seal material)등을 사용하여 소정의 간격으로 중간 시트(3)의 다른 측면에 부착되며, 이들 사이의 공간은 전기황학 재료로써 액정(9)으로 충진된다.
신호 전극(Y)은 상측 글라스 기판(8)의 내부 표면상에 형성된다. 신호 전극(Y)과 방전 채널(X) 사이의 교착부에서, 픽셀들이 매트릭스 형태로 형성된다. 컬러 필터(13)는 글라스 기판(8)의 내부 표면상에 제공되며, 3개의 주 컬러(RGB)는 각각의 픽셀에 대해 배열된다.
이러한 구성을 갖는 평평한 패널은 전송형태이다. 예를 들면, 플라즈마 셀(12)은 입사측에 위치하며, 표시 셀(1)은 출사측에 위치한다. 더욱이, 백라이트(12)는 플라즈마 셀(2) 측에 부착된다.
상술한 구성을 갖는 플라즈마 어드레싱 표시 장치에 있어서, 플라즈마 방전을 위한 방전 채널의 행(X)은 순차적으로 라인 스캐닝된다. 이 스캔과 동시에, 영상 신호가 표시 구동을 위한 표시셀(1)의 신호 전극 열(Y)에 인가된다.
플라즈마 방전이 방전 채널(X)에서 발생하는 경우, 내부는 애노드 전위에 도달하고, 픽셀들은 각각의 행에 대해 선택된다. 즉, 하나의 방전 채널(X)은 샘플링 스위치로써 동작하는 하나의 스캔 라인에 대응한다.
전류가 플라즈마 샘플링 스위치를 통해 흐르고, 영상 신호가 신호 라인에 인가될 때, 샘플리이 실행되어, 필셀의 제어를 온 또는 오프한다. 영상 신호는 플라즈마 샘플링 스위치가 턴오프된 이후에도 필섹들에서 유진된다.
영상 신호에 따라, 표시셀(1)은
백라이트(12)로부터 영상 표시를 위한 출사광으로 입사광을 변조시킨다.
도 2는 절단된 2개의 픽셀을 개략적으로 도시한다. 단순화하기 위해, 이 도면은 2개의 신호 전극(Y1,Y2), 하나의 캐소드 전극(K1) 및 하나의 애노드 전극(A1)을 갖는 하나의 방전 채널(X1)을 도시한다.
각각의 필섹(11)들은 신호 전극(Y1,Y2), 액정(9), 중간 시트(3) 및 방전 채널(X1)을 갖는다. 방전 채널(X1)은 플라즈마 방전동안 애노드 전위에 실질적으로 접속된다. 영상 신호가 이 상태에서 신호 전극(Y1,Y2)에 인가될 때, 전기 전하는 액정(9)과 중간 시트(3)에 공급된다.
한편, 플라즈마 방전에 비교할 때, 방전 채널(X1)은 절연상태로 복귀하여, 흐름 전위로 되며, 전기 전하는 픽셀(11)내에서 유진된다. 소위 샘플링 및 유지 프로세스가 실행된다. 따라서, 방전 채널(X1)은 각각의 픽셀(11)에 배열된 샘플링 스위칭 소자로써 동작하여, 스위칭 심볼(S1)을 사용하여 개략적으로 도시하였다.
액정(9) 및 중간 시트(3)는 샘플링 캐패시터로써 기능하는 신호 전극(Y1,Y2)과 방전 채널(X1)사이에 부착된다. 샘플링 스위치가 라인 순차 시캔에 의해 도전상태로 설정되며, 영상 신호는 샘플링 캐패시터로 기록되고, 픽셀의 라이팅 또는 라이팅-아웃은 전압레벨에 따라 실행된다.
도 3은 행의 방전 채널(X)을 순차적으로 방전하기 위한 스캔 타이밍 및, 열의 신호 전극(Y)에 영상 신호를 공급하고 각 피기셀로 기록하기 위한 신호 프로세싱 타이밍을 도시하는 타이밍도이다. 일반적으로, 하나의 라인(일 스캔 라인)이 선택되는 동안, 대응하는 방전 채널의 방전 및 대응하는 픽셀로 기록되는 화상 신호가 완성된다.
예를 들면, VGA 특성의 디스플레이 장치에서, 480라인이 존재하며, 따라서, 480 방전 채널이 형성된다. 이 경우, 라인들은 순차적으로 소정의 사이클(수평 사이클:1H=32μs)로 선택된다. 따라서, 각각의 방전 채널(X)에 대해 배열된 방전 시간 기간은 최대 1H=32μs 이다.
상술한 도면의 일예에서, 방전 채널(X)의 방전과 픽셀로 기록된 영상 신호는 1H 내로 기록되어, 방전 시간 기간은 예를 들면, 13μs 이하로 설정된다. 즉, 1H의 첫 번째 반, 즉, 13μs의 펄스폭을 갖는 선택 펄스가 방전 채널(X)의 방전을 위해 인가되며, 1H의 두 번째 반으로 영상 신호가 기록된다. 이것은 영상 신호가 방전이후의 사전 상태로 복귀하기 위해 저하되어 기록되기 때문이다.
예를 들면, 라인(1)에 대한 방전이 완료될 때, 대응하는 하나의 영상 신호(1)가 기록된다. 그 다음 수평 사이클에서, 라인(2)이 선택되어 대응하는 하나의 영상 신호(2)가 기록된다. 더욱이, 그 다음 수평 사이클에서, 라인(3)이 선택되어 대응하는 하나의 영상 신호(3)가 기록된다. 연속하여, 라인(4)이 선택되어 대응하는 하나의 영상 신호(4)가 기록된다.
도 4는 도 1에 도시된 플라즈마 셀에 형성된 신호 방전 채널을 개략적으로 도시하는 단면도이다. 이 방전 채널(X)은 소위 DC 형 이라 칭하며, 애노드 전극(A)과 캐소드 전극(K)이 모두 노출된 도체(30)를 포함한다.
DC형에서, 방전 채널(X)에서 DC 플라즈마 방전을 생성하기 위해, 애노드 전극(A)에 관련된 캐소드 전극(K)에 부극성의 펄스가 인가된다. 이를 위해, 절대치가 400V를 초과하는 방전 전압이 요구된다. 즉, 구동 전압이 높다는 문제점이 발생한다. 더욱이, 노출 전극 표면이 플라즈마 방전의 스퍼터링에 의해 벗겨져서 동작기간을 감소시키는 또 다른 문제점이 발생한다.
또한, 도 5에 도시된 바와 같이, 단면 구조를 갖는 방전 채널의 AC 형이 존재한다. 여기서, 한 쌍의 코팅된 전극(C)은 방전 채널(X)내에 형성된다. 각각의 전극(C)은 투명도체막으로 형성된 하층으로써의 도체(40)와 금속박막으로 형성된 상층으로서의 도체(30)을 포함하며, 전극(20)에 매입된다. MgO 의 보호막이 유전체(20)위에 형성되는 경우가 존재한다.
AC형에 있어서, AC 플라즈마 방전을 발생하기 위해, 방전 전압은 유전체층(20)에 의해 덮여진 한 쌍의 코팅된 전극(C)사이에 인가된다. DC 플라즈마 방전과는 달리, AC 플라즈마 방전은 유전체(20)에 관련된 전기 방전의 충전/방전을 이용함으로써, 방전 전류가 그 자체에 의해 억제된다. 전극(C)가 유전체(20)에 의해 덮여지기 때문에, 플라즈마 방전 스퍼터가 유전체(C)를 악화시키지 않는 장점이 있다.
그러나, 방전 채널 구조가 접지전위로 유지되고 또한 유전체(20)에 의해 코팅된 코팅된 전극(C)에 부가하여 도체(30)로 형성된 기준 전극(R)이 요구되기 때문에 방전 채널 구조가 복잡화되는 결점이 있다. 도면의 일예에서, 방전 채널(X)의 개구율을 증가시키기 위해, 기준 전극(R)은 단일 블록으로써 격벽(7)과 함께 형성되어 구조를 더욱 복잡하게 한다.
상술한 AC 형 및 DC 형의 장점을 갖는 구조를 개발해오고 있으며, 본 명세서에서 DAC형으로 언급하였다. DAC 형 플라즈마 셀은 일본 특허 공개 5-264979 및 일본 특허 공개 6-332400호게 예시적으로 개시되어 있다. DAC형 플라즈마 셀의 기본적인 단면구조를 도6에 도시하였다.
DAC 형의 방전 채널(X)은 도체(30)가 유전체(20)에 의해 덮여있는 코팅된 전극(C)과 도체(30)가 유전체(20)에 의해 덮여지지 않은 노출 던극(B)를 포함한다. 소정의 방전 전압이 코팅된 전극(C)과 노출 전극(B)사이에 인가되어, DAC 플라즈마 방전을 발생시킨다. 상술한 바와 같이, DAC 형은 DC형 및 AC 형의 장점을 갖추고 있다.
특히, 플라즈마 방전 스퍼터로 인한 전극 마모에 관하여서는, 코팅된 전극(C)에 대한 유전체(20)이 존재하기 때문에, 전체 방전 전류가 AC 형의 것과 동일하도록 방전 전류를 조절하여, 시간에 때른 악화를 방지한다.
일반적으로, 전극 스퍼터가 발생하는 경우, 전극 재료의 일부는 투과율이 전조한 글라스 기판에 부착된다. DAC 형의 경우에, 투과율은 10000 시간 동작이후, 2.2% 이하 이다. 이와는 반대로, DC 형의 경우에, 투과율은 10000 시간 동작이후, 약 20% 정도로 저하된다.
더욱이, 플라즈마 스퍼터는 전극 재료가 중간 시트의 뒷면에 부착도록하며,표시셀측에서의 신호 전극사이의 전기적인 격리가 불충분하게 되어 디스플레이질을 저하한다. 또한, 이러한 관점에서, DAC 형은 DC 형에 비해 상당히 개선된다.
또한, DAC 형에는 DC 형에 비해 온도 의존성이 없다. 한편, AC 형에 비하며, DAC 형에는 적어도 노출 전극(B)이 방전 채널(X)내에 형성되어 기준 전극(R)을 형성할 필요가 없으므로, 전체 구조를 단순화할 수 있다.
더욱이, AC형에서, 개구율을 증가시키기 위해, DAC가 투명 도체막을 필요로하지 않는 반면에, 투명 도체막과 금속박막은 전극으로써 동작하도록 적층된다.
그러나, 방전 전압은 스캔 회로가 IC로 구성되지 않는 DAC 형에서조차도 높게 설정할 수 있다.
본 발명의 목적은 DAC형의 플라즈마 셀 구동 방법을 개선하여 감소된 전압을 실현하는 것이다.
본 발명에 따른 플라즈마 어드레싱 표시 장치는, 열 상태의 신호 전극들을 갖는 표시 셀과 행 상태의 방전 채널들을 갖는 플라즈마 셀의 적층 구조 및 상기 신호 전극들과 방전 채널들 사이의 교착점에 배열된 픽셀들을 포함하는 평평한 패널, 상기 행 상태의 방전 채널들을 순착적으로 방전하고, 각각의 행에 대한 픽셀들을 선택하기 위한 스캔 회로 및, 상기 방전 채널들의 방전에 따라 상기 열 상태의 신호 전극들에 영상 신호를 순차적으로 공급하고, 선택된 행의 픽셀로 영상 신호를 기록하는 신호 회로를 포함하며, 상기 각각의 방전 채널은 유전체로 덮여진 도체 표면을 갖는 코팅된 전극과 어떠한 유전체로도 덮여지지 않은 도체 표면을 갖는 노출 전극을 구비하고, 상기 스캔 회로는 상기 코팅된 전극에 펄스를 인가하면서, 상기 노출 전극을 접지 전위로 유지하여 예비 방전을 발생시킨 이후, 상기 노출된 전극에 펄스를 인가하면서, 상기 코팅된 전극을 접지 전위로 유지하여 주 방전을 발생함으로써 영상 신호를 기록한다.
특히, 상기 스캔 회로는 상기 예비 충전동안 상기 노출 전극으로부터 상기 코팅된 전극의 유전체에 전기 전하를 충전하여, 상기 주 방전동안 상기 코팅된 전극으로부터 상기 노출된 전극에 상기 전기 전하를 방전함으로써, 상기 방전 채널들의 방전에 필요한 펄스 전압을 감소시킨다. 양호하게는, 상기 스캔 회로는 상기 방전 채널들 각각에 대해 2회 이상 상기 예비 방전과 주 방전을 반복함으로써, 상기 영상 신호 기록 효율을 향상시킨다.
본 발명의 다른 특징에 따라, 상기 스캔 회로는 부극성 펄스를 상기 코팅된 전극에 인가하여 상기 예비 방전을 발생시키며, 부극성 펄스를 상기 노출 전극에 인가하여 상기 주 방전을 발생시킨다.
더욱이, 상기 각각의 표시 채널은 기판상에 한 쌍의 평행한 격벽들에 의해 분리되며, 상기 개별적인 격벽들 아래에 배치된 전극들은 2개의 인접한 방전 채널에 의해 분할되고, 상기 인접한 방전 채널 중 하나의 방전 채널에 속하는 전극 부분은 상기 유전체에 의해 덮여져서, 상기 코팅된 전극으로써 기능하며, 상기 인접한 방전 채널중 다른 채널에 속하는 전극 부분은 상기 유전체에 의해 덮여지지 않아, 상기 노출 전극으로써 동작한다.
본 발명의 또 다른 특징에 따라, 상기 코팅된 전극은 기판 상에 형성된 도체 패턴과 상기 기판 상에 전반적으로 형성된 투과 유전체 막층을 포함하여, 상기 도체 패턴을 덮는다. 이 경우, 상기 각각의 방전 채널은 기판 상에 형성된 한 쌍의 평행한 격벽에 의해 분리된다. 더욱이, 상기 도체 패턴은 스퍼터링 또는 진공 증착법에 의해 형성된 금속 박막으로 이루어진다. 더욱이, 도체 패턴은 2개의 인접한 격벽과 상기 격벽 중 하나의 격벽 아래에 배열된 금속 박막사이에서 연장하는 투명 도전막으로 이루어진 적층 구조를 포함한다.
본 발명에 따라, 플라즈마 어드레싱 표시 장치에 설립된 플라즈마 셀은 DAC 형이며, 각각의 방전 채널은 유전체에 의해 덮여진 도체 표면을 갖는 코팅된 전극과 어떠한 유전체로도 덮여지지 않은 도체 표면을 갖는 노출 전극을 포함한다. 플라즈마 방전 전류는 한 쌍의 코팅된 전극과 노출 전극사이에 직접 또는 간접적으로 흐린다. 이 DAC 형 방전 채널을 구동할 때, 코팅된 전극과 노출 전극은 일 스캔 기간(수평 사이클)내에서 선택되며, 유전체에 축적된 전기 전하(이하, 벽 전기 전하라 칭함)가 중접되어, 종래의 장치에 비하여 거의 반정도의 방전 전압을 감소시킬 수 있다. 복수의 스캔 기간 이상의 한 쌍의 코팅된 전극과 노출 전극을 실제 구동함으로써 화상 신호 기록 특성을 재선하는 것이 가능해진다.
따라서, 본 발명에 따른 플라즈마 어드레싱 표시 장치는 DAC형을 기초로하며, 비교적 단순한 구조를 가지며 긴 서비스 수명을 가질 수 있다. 벽 전기 전하를 사용하는 구동 방법을 적용함으로써, 소정의 표시 질을 유지하면서 플라즈마 방전 전압을 반정도로 감소시킬 수 있다. 따라서, 스캔 회로 구조가 단순해진다.
도 1은 종래의 플라즈마 어드레싱 표시 장치를 도시하는 개략적인 단면도.
도 2는 종래의 플라즈마 어드레싱 표시 장치의 동작을 개략적으로 보여주는 도면.
도 3은 종래의 플라즈마 어드레싱 표시 장치의 동작에 관련된 타이망도.
도 4는 종래의 플라즈마 어드레싱 표시 장치의 일예를 도시하는 부분적인 단면도.
도 5는 종래의 플라즈마 어드레싱 표시 장치의 다른 예를 도시하는 부분적인 단면도.
도 6은 종래의 플라즈마 어드레싱 표시 장치의 또 다른 예를 도시하는 부분적인 단면도.
도 7은 본 발명에 따른 플라즈마 어드레싱 표시 장치의 전체적인 구조를 도시하는 개략적인 회로도.
도 8은 본 발명에 따른 플라즈마 어드레싱 표시 장치의 동작을 설명하는 타이밍도.
도 9는 본 발명의 제 1 실시예에 따른 플라즈마 어드레싱 표시 장치를 도시하는 부분적인 단면도.
도 10은 본 발명의 제 2 실시예에 따른 플라즈마 어드레싱 표시 장치를 도시하는 부분적인 단면도.
도 11은 본 발명의 제 3 실시예에 따른 플라즈마 어드레싱 표시 장치를 도시하는 부분적인 단면도.
도 12는 본 발명의 제 4 실시예에 따른 플라즈마 어드레싱 표시 장치를 도시하는 부분적인 단면도.
도 13은 본 발명의 제 5 실시예에 따른 플라즈마 어드레싱 표시 장치를 도시하는 부분적인 단면도.
도 14는 본 발명의 제 6 실시예에 따른 플라즈마 어드레싱 표시 장치를 도시하는 부분적인 단면도.
도 15는 본 발명의 제 7 실시예에 따른 플라즈마 어드레싱 표시 장치를 도시하는 부분적인 단면도.
도 16은 본 발명에 따른 플라즈마 어드레싱 표시 장치의 변형된 예를 개략적으로 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
0: 패널 11: 픽셀
22: 스캔 회로 23: 제어 회로
30:도체
첨부된 도면을 참조하여 본 발명의 실시예를 통해, 이하, 상세히 설명한다.
도 7에 도시된 바와 같이, 본 발명에 따른 플라즈마 어드레싱 표시 장치는패널(0), 신호 회로(21), 스캔 회로(22) 및 제어 회로(23)을 포함한다. 패널(0)은 도 1에 도시된 종래의 플라즈마 어드레싱 표시 장치의 패널에 대한 기본 구조를 갖는다.
즉, 패널(0)은 영상 신호에 따라 출사광으로 입사광을 변조시키기 위한 표시셀을 포함하여, 영상 표시를 실행하고, 플라즈마 셀은 스캔을 실행하기 위한 표시셀에 부착된다. 플라즈마 셀은 라인-순차 스캔 표시셀을 위해 순차적으로 방전하도록 행 상태로 배열된 방전 채널(X1 내지 Xn)을 갖는다.
각각의 방전 채널(X)은 한 쌍의 전극(C,B)를 가지며, 스캔 회로(22)에 의해 방전되도록 구동된다. 스캔 회로(22)는 방전 채널(X1,X2,X3,...,Xn)의 방전 전극(C1,B1,C2,B2,C3,B3,...,Cn,Bn)에 펄스를 순차적으로 선택하여 인가함으로써, 표시셀을 스캐닝한다..
표시셀은 열 상태로 배열된 신호 전극(Y1 내지 Ym)을 가지며, 방전 채널(XX)과 함께 교착점에서 픽셀(11)을 형성한다. 신호 회로(21)는 방전 채널(X1 내지 Xn)의 라인 순차 스캔과 동시에 신호 전극(Y1 내지 Ym)에 화상 신호를 인가하며, 각각의 픽셀(11)에 대한 투사광을 변조시킨다. 제어 회로(23)는 신호 회로(21)와 스캔 회로(22)사이에서 동시에 실행한다.
플라즈마 셀은 각각의 방전 채널(X)이 유전체에 의해 코팅된 도체표면을 갖는 코팅된 전극(C)과 유전체에 의해 덮여있지 않은 도체표면을 갖는 노출 던극(B)을 구비하는 DAC 구조를 갖는다.
이러한 DAC 형 플라즈마 셀을 구동하기 위해, 스캔 회로(22)는 노출된 전극(B)을 접지 전위로 유지하고, 코팅된 전극(C)에 선택된 펄스를 인가함으로서, 방전 채널(X) 각각에 대한 예비 충전을 실행한다. 그 뒤, 스캔 히로(22)는 코팅된 전극(C)을 접지 전위로 유지하면서, 노출 전극(B)에 선택 펄스를 인가함으로써, 주 방전을 실행하여 픽셀(11)에 영상 신호를 기록한다.
특히, 스캔 회로(22)는 예비 충전시 노출된 전극(B)으로부터 코팅된 전극(C)의 유전체를 충전하고, 코팅된 유전체(C)로부터 주 방전시 노출 전극(B)에 벽 전기 전하를 방전한다. 따라서, 각각의 방전 채널(X)의 플라즈마 방전에서 요구되는 선택 펄스의 전압이 감소(거의 반정도)된다.
스캔 회로(22)는 각각의 방전 채널(X)에 대해 예비 방전과 주 방전을 2회 반복함으로써, 고효율 및 안정성을 갖는 픽셀(11)에 영상 신호를 기록한다. 양호하게는, 스캔 회로(22)는 접지 전위에 대한 코팅된 전극(C)에 부극성의 선택 펄스를 인가함을H서 예비 방전을 실행하고, 노출 전극(B)에 부극성 선택 펄스를 인가함으로써 주 방전을 실행한다.
도 8에서, Y는 신호 전극(Y)에 인가되는 영상 신호를 나타내며, B 는 노출 전극(B1 내지 Bn)에 인가되는 선택 펄스를 나타내고, C1은 제 1 방전 채널(X1)에 포함된 코팅된 전극(C1)에 인가되는 선택 펄스를 나타내며, C2는 다음 방전 채널X2)에 포함된 코팅된 전극(C2)에 인가되는 선택 펄스를 나타낸다.
도면에 도시된 바와 같이, 모든 선택 펄스는 예를 들면, 접지 전위(GND)에 관련된 부극성의 전압 레벨(275V)을 가진다. 이것은 대략 종래의 400V 내지 500V의 반정도가 된다. 더욱이 방전 채널(X1 내지 Xn)은 각각의 수평 사이클(1H=32㎲)에 대해 순차적으로 구동하며, 영상 신호(Y)는 이에 따라 제공된다. 영상 신호(Y)는 28㎲의 시간 길이를 가지며, 각각의 선택 펄스는 10㎲의 시간 폭을 갖는다. 이러한 값들은 단지 예시적이며, 본 발명의 범위를 제한하지는 않음은 명백하다.
최종으로, 부극성 펄스가 C1 및 그 트레일(1)에 인가되고, 예비 방전(별표로 표시되어 있음)이 발생한다. 이후, 타이밍(2) 3 ㎲에서, 영상 신호는 신호 전극(Y)에 인가되도록 개시된다.
예비 방전 발생시, 방전 전류 흐름에 따라, 유전체로 덮여진 코팅된 전극(C10의 표면은 벽 전기 전하에 의해 점진적으로 증가된 전위를 갖는다. 타이밍(3)에서, C1의 선택 펄스는 GND로 복귀한다. 이에 응답하여, 표면 전위는 즉시 상승한다.
그 뒤, 5㎲에 있어서, 타이밍(4)에서, 선택 펄스는 노출 전극(B)에 인가된다. 그 결과, 정 및 부극성의 큰 전위차가 코팅된 전극(C1)의 표면 전위와 노출 전극(B1)의 표면 전위사이에서 발생함으로, 별표로 표시된 바와 같이 주 방전이 발생한다. 이러한 주 방전의 결과로, C1의 벽 전기 전하는 방전되고, 표면 전위는 GND를 향하여 점진적으로 변화된다.
그 뒤, 노출 전극(B)에 인가된 선택 펄스는 타이밍(5)에서 해방된다. 주 방전으로, 영상 신호(Y)가 기록된다. 그 뒤, 영상 신호는 그 다음 수평 사이클이 사작되기 전에 타이ald(6)에서 GND로 복귀한다.
그 뒤, 다음 수평 사이클이 시작할 때, 동일한 구동이 제 2 방전 채널(X2)에서 실행된다. 즉, 부극성 선택 펄스가 C2에 인가되고, 선택 펄스는 B2를 포함하는 모든 노출된 전극(B)에 인가된다.
상술한 바와 같이, 본 발명의 구동 방법에 있어서, 선택 펄스는 일 스캔 사이클 동안 코팅된 전극과 노출 전극 각각에 인가된다. 플라즈마 방전은 별표로 표시된 바와 같은 타이밍에서 발생한다. 최기의 예비 방전은 비교적 약하며, 그 주 목적은 코팅된 전극(C)의 유전체 표면상에 벽 전기 전하를 축적하는 것이다.
주 방전에 연속하여, 벽 전기 전하에 의해 생성된 전기장은 선택 펄스에 의해 발생된 전기장과 중첩되어, 강한 방전이 발생된다. 주로, 이 타이밍에서는, 영상 신호가 픽셀로 기록된다.
주 방전은 예비 방전의 소위 프라이밍 효과(priming effect)에 의해 용이하게 발생된다. 따라서, 벽 전기 전하 및 프라이밍 효과를 이용하여, 방전 전압을 거의 반으로 감소시킬 수 있다. 더욱이, DAC 형은 영상 신호를 픽셀에 기록할 수 있도록 하며, 표시의 질을 저하시키지 않고, 중간 톤으로도 안정된 기록을 실행할 수 있다.
스캔 회로의 특정 구조에 있어서, 코팅된 전극(C)의 측면에서, 각각의 라인이 구동기에 접속되며, 노출 전극(B)은 모든 단일 이산 구동기에 의해 1 회 구동될 수 있다. 한 쌍의 코팅된 전극(C)과 노출 전극(B)에 대한 선택 펄스의 순차적인 적용은 1H 내에서 양호하게 실행된다. 그러나, 기록 특성을 개선하기 위해, 복수의 스캔 사이클을 실행하는 것이 가능하다.
〈실시예 1〉
도 9는 본 발명의 제 1 실시예에ekfms 플라즈마 어드레싱 표시 장치의 부분적인 단면도를 나타낸다. 도 9에서, 플라즈마 셀(1)은 중간 시트(3)를 경유하여 표시셀(2)에 부착된다. 표시 셀은 글래스 기판(8)과 중간 시트(3)사이에 부착된 액정(9)을 포함한다. 컬러 필터(13) 및 신호 전극(y)은 글래스 기판(8)의 내부 표면에 형성된다.
한편, 플라즈마 셀(1)은 격벽(7)을 경유하여 중간 시트(3)에 부착딘 글래스 기판(4)을 포함한다. 한 쌍의 격벽(7)에 의해 분리된 방전 채널(X)에 있어서, 한 쌍의 코팅된 전극(C)과 노출 전극(B)이 형성된다.
코팅된 전극(C)은 유전체(20)에 의해 덮여진 표면을 가지며 금속 박막으로부터 형성된 도체(30)을 포함한다. 이에 반해, 노출 전극(B)은 노출된 도체(30)를 포함한다. DAC형 플라즈마 셀 구조에 있어서, 전극(C,B)와 글래스 기판(4)사이의 투명 도체막이 존재하지 않아, 전극들이 도 5에 도시된 AC형 플라즈마 셀 구조에 비해, 효율적으로 부착된다.
더욱이, 전극(C,b) 쌍의 광 전송 부분에는 유전체가 없기 때문에, 유전체로 인한 낮은 투과율 또는 콘트라스트가 일어나지 않는다. AC 형의 경우, 콘트라스트의 저하를 막기 위해서는, 유전체에 포함된 에어 폼을 제거하기 위해 진공 소결이 필요하며, DAC 형에서는 필요하지 않다. DAC 형에서, 도체(30)를 덮는 유전체(20)가 부분적으로 존재하기 때문에, 투명할 필요가 없고, 소결 온도는 낮은 값으로 설정될 수 있어서, 도체(30)에 손상을 감소시킨다.
더욱이, 도 4에 도시된 DC 형에 비해, 유전체(20)는 그 자체로써 방전 전류를 제한함으로써, 비정상적인 방전은 방전 채널(X)내의 가스 압력이 증가하는 경우에도 쉽게 발생되지 않는다. 따라서, 가스 압력을 증가시켜, 준안정 원자의 퇴화를 감소시키고, 플라즈마 셀 스캔 속도를 증가시킴으로써, HDTV 조건을 만족시킨다.
〈실시예 2〉
도 10은 본 발명의 제 2 실시예에 따른 플라즈마 어드레싱 표시 장치의 부분적인 단면도를 도시한다. 본 실시예에서, 코팅된 전극(C)과 노출 전극(B)은 인접한 방전 채널(X)에 의해 분할된다.
특히, 도체(30)는 방전 채널(X)을 분리하는 각각의 격벽(7) 아래에 형성된다. 격벽(7)에 의해 분리된 방전 채널의 하나의 채널에 속하는 도체(30)의 일 부분은 유전체(20)에 의해 덮여져서, 코팅된 전극(C)로써 기능하며, 상기 방전 채널 중 다른 하나의 채널에 속하는 도체(30)의 일부분은 유전체(20)에 의해 덮여지지 않아, 노출 전극(B)로써 기능한다.
〈실시예 3〉
도 11은 본 발명의 제 3 실시예에 따른 플라즈마 어드레싱 표시 장치의 부부적인 단면도를 도시한다. 본 실시예에서, 노출 전극(B)은 각각의 격벽(7)아래에 형성되고, 코팅된 전극(C)은 한 쌍의 격벽(7)으로 둘러쌓인 방전 채널(X)의 중심에 형성된다. 따라서 플라즈마 방전은 중심에 있는 코팅된 전극(C)과 각각4의 방전 채널(X)의 양측면에 있는 2개의 노출 전극(B)사이에서 균일하게 발생된다.
중심에 있는 코팅 전극(C)은 유전체(20)에 의해 부분적으로 덮여진 도체(30)이다. 일반적으로, 이 유전체(20)는 광 스퍼터링으로 인한 콘트라스트의 저하를 방지하는데 철저하다. 도체(30)와 유전체(20)가 스크린 프린팅 방법을 사용하여 모두 형성될 때, 개구율은 예를 들면, 42-인치 VGA 설계의 경우에 50% 이다.
〈실시예 4〉
도 12는 본 발명의 제 4 실시예에Ekfms 플라즈마 어드레싱 표시 장치의 부분적인 단면도를 나타낸다. 본 실시예에서, 글라스 기판(4)상에 형성된 도체(30)는 유전체(20)에 의해 전체적으로 덮여 있어서, 코팅된 전극(C)으로 동작하며, 노출 전극(B)은 유전체(20)의 표면에 배열된다.
특히, 노출 전극(B)과 격벽(7)이 단일 블록으로 형성되는 경우, 개구율의 증가가 가능해진다. 글라스 기판(4)상에 전체적으로 형성된 유전체(20)는 투명함은 물론이다. 도 9의 제 1 실시예에 비해, 블랙 유전체에 의해 그늘진 영역은 개구로써 이용될 수 있다.
더욱이, 전반적으로 유전체(20)을 프린팅함을HTj, 도체(30)는 용이하게 배치될 수 있고, 생산공정을 단순화한다. 한편, 노출 전극(B)은 격벽(7)아래에 배치되어, 개구율을 증가시킨다.
본 실시예에서, 개구율은 70% 까지 증가할 수 있다. 또한, 코팅된 전극(C)의 도체(30)가 두꺼운 막에 대신에 스퍼터링 또는 진공 증착법에 의해 형성된 금속 박막을 가질 때, 패터닝은 포토리소그래피 또는 에칭에 의해 정확하게 제어될 수 있다.
〈실시예5〉
도 13은 본 발명의 제 5 실시예에 따른 플라즈마 어드레싱 표시 장치의 부분적인 단면도를 도시한다. 본 실시예에서, 코팅된 전극은 투명한 도체막으로 형성된 하측 도체(40)와 금속 박막으로 형성된 상측 도체(30)로 구성된 적층된 구조를 가지며, 유전체(20)에 매입된다.
투명한 도체막으로 형성된 하측 도체(40)는 격벽(7) 쌍 사이에 연장되고, 금속 박막으로 형성된 상측 도체(30)는 격벽(7)아래에 놓인다. 따라서, 투명 도체를 사용함으로써, 개구율을 더욱 증가시키는 것이 가능해지며, 예를 들면, 80%의 개구율까지 도달한다.
금속 박막으로 형성된 상측 도체(30)는 투명 도체막으로 형성된 하측 도체(40)가 높은 저항을 갖는 문제를 해결하기 위해 제공된 보조체임을 알 수 있다. 따라서, 스크린 프린팅 방법의 정확한 처리를 고려할 때 조차도, 42-인치 NGA 형에서 최대 85% 개규율에 도달하는 것이 가능하다.
〈실시예 6〉
도 14는 본 발명의 제 6 실시예에 따른 플라즈마 어드레싱 표시 장치의 부분적인 단면도를 나타내며, 제 5 실시예의 수정된 일예이다. 본 실시에에서, 노출 전극(B)은 버튼에 형성되지 않고, 단일 블록으로써 격벽(7)의 중간에 형성된다.
〈실시예 7〉
도 15는 본 발명의 제 7 실시에에 따른 플라즈마 어드레싱 표시 장치의 부분적인 단면도를 나타낸다. 코팅된 전극(C)은 금속 도체(30)와 투명 도체(40)로 이루어진 적층된 구조를 가지며, 유전체(20)에 의해 덮여진다. 노출 전극(B)은 금속 도체(30)와 투명 도체(40)으로 이루어진 적층 구조를 가지며, 유전체(20)의 표면에 형성된다.
도 16은 본 발명에 따른 플라즈마 어드레싱 표시 장치의 구동 방법에 관한 부차적인 예를 개략적으로 도시한다. 도면에 도시된 바와 같이, 플라즈마 셀은 방전 채널(X1,X2,X3,X4,X5)에 순차적으로 배열되며, 각각의 방전 채널은 격벽(7)에 의해 분리된다. 방전 채널(X1)은 유전체(20)에 의해 덮여진 코팅된 전극(C1)과 유전체(20)상에 형성된 노출 전극(B1)을 포함하며, 플라즈마 방전은 이러한 전극들 사이에서 이루어진다.
유사하게, 방전 채널(X2)은 한 쌍의 코팅 전극(C2)과 노출 전극(B2)을 포함한다. 방전 채널(X30은 코팅된 전극(C3)과 노출 전극(B3)을 포함한다. 제 2 수평 사이클(H10에서, 선택 펄스는 방전 채널(X1`)에 속하는 전극(C1,G1)의 쌍에 인가되며, 이와 동시에, 선택 펄스는 인접한 방전 채널(X2)의 전극(C2,B)쌍에 순착적으로 인가된다. 따라서, 제 1 수평 사이클(H1)동안, 예비 방전 및 주 방전의 2개의 플라즈마 방전이 방전 채널(X1)에서 발생되며, 이와 동시에, 예비 방전과 주 방전의 2개의 플라즈마 방전이 인접한 방전 채널(X2)에서 발생된다.
그 다음 수평 사이클(H2)에서, 선택 펄스는 방전 채널(X2)에 속하는 전극(C2,B2)쌍에 순차적으로 인가되며, 이와 동시에, 선택 펄스는 인접한 방전 채널(X3)에 속하는 전극(C3,B3) 쌍에 순차적으로 인가된다. 따라서, 수평 사이클(H2)에서, 예비 방전과 주 방전의 2개의 플라즈마 방전은 채널(X2)에서 발생되며, 이와 동시에, 예비 방전과 주 방전의 2개의 플라즈마 방전이 채널(X3)에서 발생된다.
이러한 라인-순차 스캔은 남아있는 채널들에서 반복된다. 여기서, 방전 채널(X2)를 고려하는 경우, 에비 방전과 주 방전은 수평 사이클(H1,H2)을 2회 이상 반복한다. 따라서, 영상 신호(Y)를 충분히 기록할 수 있다.
상술한 바와 같이, 본 발명에 따라, 플라즈마 어드레싱 표시 장치에 설립된 플라즈마 셀은 DC 형에 비해 보다 긴 서비스 수명을 갖는 DAC 형이며, AC 형의 숩명과 비슷한 서비스 수명을 가질 수 있다. 더욱이, DC 형에 비해, 방전 채널의 가스 압력을 증가시키기가 용이하며, 퇴화를 감소시켜, HDTV 조건을 만족시킬 수 있다.
더욱이, AC 형에 비해, 기준 전압 또는 투명 도체를 필요로하지 않으며, 구조를 단순화할 수 있다. 또한, AC 형에 비해, 유전체의 소결 온도를 저하시킬 수 있고, 진공 소결이 필요하지 않게된다. 따라서, 제조 공정을 단순화할 수 있다. 더욱이, 본 발명에서, 플라즈마 방전은 코팅된 전극에 축적되는 벽 전기 전하를 이용하여 생성됨으로써, DC 형 및 AC 형에 비해 양호한 표시질을 유지하면서, 방전 전압을 거의 반으로 감소시킬 수 있다.
더욱이, 코팅된 전극과 노출 전극의 구조 및 장치를 개발함으로써 개구율의 85%까지 개선할 수 있다. 특히, 코팅된 전극에 대한 금속 박막을 사용함으로써, 높은 정확도로 처리하여 개구율을 안정화시킬 수 있다.

Claims (13)

  1. 열 상태의 신호 전극들을 갖는 표시 셀과 행 상태의 방전 채널들을 갖는 플라즈마 셀의 적층 구조 및 상기 신호 전극들과 방전 채널들 사이의 교착점에 배열된 픽셀들을 포함하는 평평한 패널,
    상기 행 상태의 방전 채널들을 순착적으로 방전하고, 각각의 행에 대한 픽셀들을 선택하기 위한 스캔 회로 및,
    상기 방전 채널들의 방전에 따라 상기 열 상태의 신호 전극들에 영상 신호를 순차적으로 공급하고, 선택된 행의 픽셀로 영상 신호를 기록하는 신호 회로를 포함하며;
    상기 각각의 방전 채널은 유전체로 덮여진 도체 표면을 갖는 코팅된 전극과 어떠한 유전체로도 덮여지지 않은 도체 표면을 갖는 노출 전극을 구비하고,
    상기 스캔 회로는 상기 코팅된 전극에 펄스를 인가하면서, 상기 노출 전극을 접지 전위로 유지하여 예비 방전을 발생시킨 이후, 상기 노출된 전극에 펄스를 인가하면서, 상기 코팅된 전극을 접지 전위로 유지하여 주 방전을 발생함으로써 영상 신호를 기록하는 플라즈마 어드레싱 표시 장치.
  2. 제 1 항에 있어서,
    상기 스캔 회로는 상기 예비 충전동안 상기 노출 전극으로부터 상기 코팅된 전극의 유전체에 전기 전하를 충전하여, 상기 주 방전동안 상기 코팅된 전극으로부터 상기 노출된 전극에 상기 전기 전하를 방전함으로써, 상기 방전 채널들의 방전에 필요한 펄스 전압을 감소시키는 플라즈마 어드레싱 표시 장치.
  3. 제 1 항에 있어서,
    상기 스캔 회로는 상기 방전 채널들 각각에 대해 2회 이상 상기 예비 방전과 주 방전을 반복함으로써, 상기 영상 신호 기록 효율을 향상시키는 플라즈마 어드레싱 표시 장치.
  4. 제 1 항에 있어서,
    상기 스캔 회로는 부극성 펄스를 상기 코팅된 전극에 인가하여 상기 예비 방전을 발생시키며, 부극성 펄스를 상기 노출 전극에 인가하여 상기 주 방전을 발생시키는 플라즈마 어드레싱 표시 장치.
  5. 제 1 항에 있어서,
    상기 각각의 표시 채널은 기판상에 한 쌍의 평행한 격벽들에 의해 분리되며,
    상기 개별적인 격벽들 아래에 배치된 전극들은 2개의 인접한 방전 채널에 의해 분할되고,
    상기 인접한 방전 채널 중 하나의 방전 채널에 속하는 전극 부분은 상기 유전체에 의해 덮여져서, 상기 코팅된 전극으로써 기능하며, 상기 인접한 방전 채널중 다른 채널에 속하는 전극 부분은 상기 유전체에 의해 덮여지지 않아, 상기 노출 전극으로써 동작하는 플라즈마 어드레싱 표시 장치.
  6. 제 1 항에 있어서,
    상기 코팅된 전극은 기판 상에 형성된 도체 패턴과 상기 기판 상에 전반적으로 형성된 투과 유전체 막층을 포함하여, 상기 도체 패턴을 덮는 플라즈마 어드레싱 표시 장치.
  7. 제 6 항에 있어서,
    상기 각각의 방전 채널은 기판 상에 형성된 한 쌍의 평행한 격벽에 의해 분리되는 플라즈마 어드레싱 표시 장치.
  8. 제 6 항에 있어서,
    상기 도체 패턴은 스퍼터링 또는 진공 증착법에 의해 형성된 금속 박막으로 이루어지는 플라즈마 어드레싱 표시 장치.
  9. 제 7 항에 있어서,
    상기 도체 패턴은 2개의 인접한 격벽과 상기 격벽 중 하나의 격벽 아래에 배열된 금속 박막사이에서 연장하는 투명 도전막으로 이루어진 적층 구조를 포함하는 플라즈마 어드레싱 표시 장치.
  10. 열 상태의 신호 전극들을 갖는 표시 셀과 행 상태의 방전 채널들을 갖는 플라즈마 셀의 적층 구조 및 상기 신호 전극들과 방전 채널들 사이의 교착점에 배열된 픽셀들을 포함하는 평평한 패널,
    상기 행 상태의 방전 채널들을 순착적으로 방전하고, 각각의 행에 대한 픽셀들을 선택하기 위한 스캔 회로 및,
    상기 방전 채널들의 방전에 따라 상기 열 상태의 신호 전극들에 영상 신호를 순차적으로 공급하고, 선택된 행의 픽셀로 영상 신호를 기록하는 신호 회로를 포함하며;
    상기 각각의 방전 채널은 유전체로 덮여진 도체 표면을 갖는 코팅된 전극과 어떠한 유전체로도 덮여지지 않은 도체 표면을 갖는 노출 전극을 구비하고,
    상기 스캔 회로는 상기 코팅된 전극에 펄스를 인가하면서, 상기 노출 전극을 접지 전위로 유지하여 예비 방전을 발생시킨 이후, 상기 노출된 전극에 펄스를 인가하면서, 상기 코팅된 전극을 접지 전위로 유지하여 주 방전을 발생함으로써 영상 신호를 기록하는 플라즈마 어드레싱 표시 장치를 구동하기 위한 플라즈마 어드레싱 표시 장치 구동 방법.
  11. 제 10 항에 있어서,
    상기 스캔 회로는 상기 예비 방전동안 상기 노출 전극으로부터 상기 코팅된 전극의 유전체에 전기 전하를 충전하여, 상기 주 방전동안 상기 코팅된 전극으로부터 상기 노출 전극에 상기 전기 전하를 방전함으로써, 상기 방전 채널들의 방전을 위해 필요한 펄스 전압을 감소시키는 플라즈마 어드레싱 표시 장치 구동 방법.
  12. 제 10 항에 있어서,
    상기 스캔 회로는 상기 각각의 방전 채널에 대해 2회 이상 상기 예비 방전과 주 방전을 반복함으로써, 상기 영상 신호 기록 효율을 향상시키는 플라즈마 어드레싱 표시 장치 구동 방법.
  13. 제 10 항에 있어서,
    상기 스캔 회로는 부극성 펄스를 상기 코팅된 전극에 인가하여, 상기 예비 방전을 발생시키고, 부극성 펄스를 상기 노출 전극에 인가하여, 상기 주 방전을 발생시키는 플라즈마 어드레싱 표시 장치 구동 방법.
KR1020000063444A 1999-10-28 2000-10-27 플라즈마 어드레싱 표시 장치 및 구동 방법 KR20010051282A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP30615899 1999-10-28
JP99-306158 1999-10-28
JP2000210072A JP2001195036A (ja) 1999-10-28 2000-07-11 プラズマアドレス表示装置及びその駆動方法
JP2000-210072 2000-07-11

Publications (1)

Publication Number Publication Date
KR20010051282A true KR20010051282A (ko) 2001-06-25

Family

ID=26564588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000063444A KR20010051282A (ko) 1999-10-28 2000-10-27 플라즈마 어드레싱 표시 장치 및 구동 방법

Country Status (2)

Country Link
JP (1) JP2001195036A (ko)
KR (1) KR20010051282A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7168135B2 (en) * 2002-03-02 2007-01-30 M2Sys Co., Ltd Rotary hinge mechanism of portable phone

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692057B1 (ko) * 2005-08-23 2007-03-12 엘지전자 주식회사 플라즈마 디스플레이 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7168135B2 (en) * 2002-03-02 2007-01-30 M2Sys Co., Ltd Rotary hinge mechanism of portable phone

Also Published As

Publication number Publication date
JP2001195036A (ja) 2001-07-19

Similar Documents

Publication Publication Date Title
US6031329A (en) Plasma display panel
JPH09245627A (ja) ガス放電表示装置、その製造方法及びそのパネルの駆動方法
JP3319042B2 (ja) プラズマアドレス表示装置
KR20010051282A (ko) 플라즈마 어드레싱 표시 장치 및 구동 방법
JP3600495B2 (ja) プラズマアドレス表示装置
KR100590144B1 (ko) 플라즈마 어드레스 표시 장치
JPH113050A (ja) プラズマアドレス表示装置
JP3698560B2 (ja) プラズマアドレス表示装置
KR100644982B1 (ko) 플라즈마 어드레스 액정 표시 장치
JP2000235177A (ja) プラズマアドレス表示装置
JPH0721923A (ja) プラズマディスプレイパネル
KR100585630B1 (ko) 플라즈마어드레스액정디스플레이구동방법
JP2000235175A (ja) プラズマアドレス表示装置
JPH11305212A (ja) プラズマアドレス表示装置
JP2000214801A (ja) プラズマアドレス表示装置
JP2000243296A (ja) プラズマアドレス表示装置
JP2001125075A (ja) プラズマアドレス表示装置及びその駆動方法
JP2003066895A (ja) プラズマ表示装置
JP2001174787A (ja) プラズマアドレス表示装置及びその駆動方法
JPH08304770A (ja) プラズマアドレス表示装置
JP2002032060A (ja) プラズマアドレス表示装置及びその駆動方法
JP2001195038A (ja) プラズマアドレス表示装置
JP2002169506A (ja) プラズマアドレス表示装置及びその駆動方法
JP2004029096A (ja) プラズマディスプレイ装置およびプラズマディスプレイ装置の駆動方法ならびにプラズマディスプレイ駆動回路
JP2002140993A (ja) プラズマアドレス表示装置及びその駆動方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination