KR20010047631A - Method of making blind-via hole in PCB - Google Patents

Method of making blind-via hole in PCB Download PDF

Info

Publication number
KR20010047631A
KR20010047631A KR1019990051940A KR19990051940A KR20010047631A KR 20010047631 A KR20010047631 A KR 20010047631A KR 1019990051940 A KR1019990051940 A KR 1019990051940A KR 19990051940 A KR19990051940 A KR 19990051940A KR 20010047631 A KR20010047631 A KR 20010047631A
Authority
KR
South Korea
Prior art keywords
via hole
copper foil
blind via
drill
substrate
Prior art date
Application number
KR1019990051940A
Other languages
Korean (ko)
Other versions
KR100313612B1 (en
Inventor
박정권
Original Assignee
전세호
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전세호, 주식회사 심텍 filed Critical 전세호
Priority to KR1019990051940A priority Critical patent/KR100313612B1/en
Publication of KR20010047631A publication Critical patent/KR20010047631A/en
Application granted granted Critical
Publication of KR100313612B1 publication Critical patent/KR100313612B1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)

Abstract

PURPOSE: A method for forming a blind via hole in a PCB is provided to achieve a via hole in copper film by using a laser drill of CO2 type. CONSTITUTION: The method consists of a stacking step(S11), a drilling step(S12), an oxidation step(S13), a laser drilling step(S14), a copper plating step(S15), a circuit forming step(S16), a solder masking step(S17), a gold plating step(S18) and an outline machining step(S19). In the oxidation step(S13), an oxide is formed by oxidizing a copper film on an outer layer. In the laser drilling step(S14), the blind via hole is formed on the outer layer using a laser drill of CO2 type. That is, a laser beam from the laser drill isn't scattered by the oxide to form the blind via hole in the copper film.

Description

인쇄회로기판의 블라인드 비아 홀 형성방법{Method of making blind-via hole in PCB}Method of forming blind via hole in printed circuit board {Method of making blind-via hole in PCB}

본 발명은 인쇄회로기판의 블라인드 비아 홀 형성방법에 관한 것으로, 좀더 상세하게는 CO2타입의 레이저 드릴을 사용하여 인쇄회로기판에 블라인드 비아 홀을 형성하는 인쇄회로기판의 블라인드 비아 홀 형성방법에 관한 것이다.The present invention relates to a method for forming blind via holes in a printed circuit board, and more particularly, to a method for forming blind via holes in a printed circuit board using a CO 2 type laser drill. will be.

일반적으로, 인쇄회로기판은 에폭시계의 절연기판상에 동박을 입힌 것으로, 단면 인쇄회로기판, 양면 인쇄회로기판 및, 다층 인쇄회로기판등으로 그 종류를 구분할 수 있다.In general, a printed circuit board is coated with copper foil on an epoxy-based insulating board, and may be classified into a single-sided printed circuit board, a double-sided printed circuit board, a multilayer printed circuit board, and the like.

상기 단면 인쇄회로기판은 절연기판의 한쪽면에만 배선패턴의 동박이 입혀진 구조로 되어 있고, 상기 양면 인쇄회로기판은 절연기판의 양쪽면에 배선패턴의 동박이 입혀진 구조로 되어 있으며, 상기 다층 인쇄회로기판은 상기 단면 인쇄회로기판 또는 양면 인쇄회로기판이 다수개 적층된 구조로 되어 있다.The single-sided printed circuit board has a structure in which copper foil of a wiring pattern is coated on only one side of the insulated substrate, and the double-sided printed circuit board has a structure in which copper foil of a wiring pattern is coated on both sides of the insulated substrate. The substrate has a structure in which a plurality of single-sided printed circuit boards or double-sided printed circuit boards are stacked.

상기 다층 인쇄회로기판 제조공정은 도 1에 도시된 바와 같이, 적층 공정(S1) → 기계드릴가공 공정(S2) → 에치마스킹 공정(S3) → 레이저드릴가공 공정(S4) → 동도금 공정(S5) → 회로형성 공정(S6) → 솔더마스킹 공정(S7) → 금도금 공정(S8) → 외형가공 공정(S9)을 순차 수행한다.As shown in FIG. 1, the multilayer printed circuit board manufacturing process includes a lamination process (S1) → a mechanical drill process (S2) → an etch masking process (S3) → a laser drill process (S4) → a copper plating process (S5). → a circuit forming step (S6) → a solder masking step (S7) → a gold plating step (S8) → an external machining step (S9).

상기 적층 공정(S1)에서는 내층에 외층을 적층한 다음 온도와 압력을 이용하여 층과 층이 결합력을 갖는 다층 기판을 형성한다. 상기 기계드릴가공 공정(S2)에서는 기계드릴을 사용하여 상기 다층 기판에 관통홀을 형성시킨다.In the lamination process (S1), an outer layer is laminated on an inner layer, and then a multilayer substrate having a bonding force between layers is formed using temperature and pressure. In the mechanical drill process (S2) to form a through-hole in the multi-layer substrate using a mechanical drill.

상기 에치마스킹 공정(S3)에서는 CO2타입의 레이저드릴을 사용하여 블라인드 비아 홀을 형성할 수 있도록 블라인드 비아 홀이 형성될 위치의 동박을 제거한다.In the etch masking process (S3), the copper foil at the position where the blind via holes are to be formed is removed to form the blind via holes using a CO 2 type laser drill.

즉, 상기 외층의 동박에 포토 레지스트를 도포하여 건조시키고, 마스크를 상기 포토 레지스트가 도포된 면에 밀착시킨 다음 적절한 노광시간 동안 노광을 수행한다. 그리고, 상기와 같이 노광된 기판을 포토 레지스트 현상액에 담그면 불필요한 부분이 용해되어 동박이 외부로 노출된다. 이어서, 상기 기판을 에칭액에 담궈서 불필요한 부분의 동박을 화학적으로 깍아냄으로써, 블라인드 비아 홀이 형성될 위치의 동박을 제거할 수 있는 것이다.That is, the photoresist is applied to the copper foil of the outer layer to be dried, the mask is brought into close contact with the surface on which the photoresist is applied, and then exposure is performed for an appropriate exposure time. When the exposed substrate is immersed in the photoresist developer, unnecessary portions are dissolved to expose the copper foil to the outside. Subsequently, the copper foil in the position where the blind via hole is to be formed can be removed by immersing the substrate in an etching solution and chemically scrapping away unnecessary copper foil.

상기 레이저드릴가공 공정(S4)에서는 CO2타입의 레이저드릴을 사용하여 블라인드 비아 홀을 형성한다. 상기 동도금 공정(S5)에서는 상기 기계드릴가공 공정(S2) 및 상기 레이저드릴가공 공정(S4)에 의해 형성된 관통홀 및 블라인드 비아 홀의 내벽에 동박을 입힌다.In the laser drill processing step (S4), a blind via hole is formed using a CO 2 type laser drill. In the copper plating process S5, copper foil is coated on inner walls of the through-holes and the blind via-holes formed by the mechanical drill process S2 and the laser drill process S4.

즉, 다층 기판에는 각 층에 형성된 배선패턴을 전기적으로 접속할 필요가 있는데, 상기 각 층에 형성된 배선패턴들을 전기적으로 접속하기 위해 기판에 관통홀 및 블라인드 비아 홀을 형성하고, 이 홀의 내벽을 동으로 도금함으로써 각 층에 형성된 배선패턴을 전기적으로 접속하는 것이다.That is, it is necessary to electrically connect the wiring patterns formed in each layer to the multilayer substrate. In order to electrically connect the wiring patterns formed in the respective layers, a through hole and a blind via hole are formed in the substrate, and the inner wall of the hole is made of copper. By plating, the wiring pattern formed in each layer is electrically connected.

상기 회로형성 공정(S6)에서는 상기 외층의 동박에 배선패턴을 형성한다.In the circuit formation step (S6), a wiring pattern is formed on the copper foil of the outer layer.

즉, 상기 외층의 동박에 포토 레지스트를 도포하여 건조시키고, 배선패턴의 마스크를 상기 포토 레지스트가 도포된 면에 밀착시킨 다음 적절한 노광시간 동안 노광을 수행한다. 그리고, 상기와 같이 노광된 기판을 포토 레지스트 현상액에 담그면 포토 레지스트에 배선패턴이 형성되고 불필요한 부분은 용해되어 동박이 외부로 노출된다. 이어서, 상기 기판을 에칭액에 담궈서 불필요한 부분의 동박을 화학적으로 깎아냄으로써, 외층의 동박에 배선패턴을 형성하는 것이다.That is, a photoresist is applied to the copper foil of the outer layer and dried, the mask of the wiring pattern is brought into close contact with the surface on which the photoresist is applied, and then exposure is performed for an appropriate exposure time. When the exposed substrate is immersed in the photoresist developer, a wiring pattern is formed in the photoresist, and unnecessary portions are dissolved to expose the copper foil to the outside. Subsequently, the wiring pattern is formed on the copper foil of an outer layer by immersing the said board | substrate in etching liquid and chemically scrapping the copper foil of an unnecessary part.

상기 솔더마스킹 공정(S7)에서는 상기 회로형성 공정(S6)에 의해 배선패턴이 형성된 기판에 솔더 레지스트를 도포하고 솔더 레지스트가 도포된 면에 마스크를 밀착시킨 다음 적절한 노광시간 동안 노광을 수행하고, 솔더 레지스트 현상액에 담궈서 불필요한 부분을 용해함으로써, 솔더 레지스트를 인쇄한다.In the solder masking process S7, a solder resist is applied to the substrate on which the wiring pattern is formed by the circuit forming process S6, the mask is adhered to the surface on which the solder resist is applied, and the exposure is performed for an appropriate exposure time, and the solder The solder resist is printed by immersing in a resist developer and dissolving unnecessary parts.

상기 금도금 공정(S8)에서는 상기 솔더마스킹 공정(S7)에서 솔더 레지스트가 인쇄되지 않고 노출된 배선패턴을 전해 또는 무전해 방식으로 금도금한다.In the gold plating process S8, the solder pattern is not printed in the solder masking process S7, and the exposed wiring pattern is gold-plated by an electrolytic or electroless method.

상기 외형가공 공정(S9)에서는 상기 금도금 공정(S8)에 의해 금도금된 기판을 원하는 크기와 모양으로 절단한다.In the external processing step (S9), the gold-plated substrate by the gold plating step (S8) is cut into a desired size and shape.

그러나, 상기한 종래의 드릴가공 공정에서는 동박에 구멍을 뚫기 위해 야그(YAG) 타입의 레이저 드릴을 사용하는데, 상기 야그 타입의 레이저 드릴은 동박에 구멍을 뚫을 수 있는 반면에 드릴가공의 생산성이 떨어지는 문제점이 있다.However, in the conventional drill processing process, a yag (YAG) type laser drill is used to drill a hole in the copper foil. The yag type laser drill can drill a hole in the copper foil, while reducing the productivity of the drill. There is a problem.

또한, CO2타입의 레이저 드릴은 드릴가공의 생산성이 좋은 반면에 동박에 구멍을 뚫지 못하므로, 상기 CO2타입의 레이저 드릴을 이용하여 드릴가공을 하기 위해서는 별도의 에치마스킹 공정을 수행하여 드릴가공될 부분의 동박을 제거하여야 하고, 이와 같은 별도의 에치마스킹 공정에서 오차가 발생되는 문제점이 있었다.In addition, while the CO 2 type laser drill has good productivity in drilling, it does not punch holes in the copper foil, so that the drill processing using the CO 2 type laser drill is performed by performing an additional etch masking process. Copper foil of the portion to be to be removed, there was a problem that an error occurs in this separate etch masking process.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 안출된 것으로, CO2타입의 레이저 드릴을 사용하여 동박에 구멍을 뚫을 수 있도록 하는 인쇄회로기판의 블라인드 비아 홀 형성방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, to provide a blind via hole forming method of a printed circuit board that can be used to drill holes in the copper foil using a CO 2 type laser drill. There is this.

이러한 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판의 블라인드 비아 홀 형성방법은, 기판의 동박을 산화시켜 동박표면을 검은색을 변화시킨 다음 CO2타입의 레이저 드릴을 사용하여 상기 기판에 블라인드 비아 홀을 형성하는 것을 특징으로 한다.In order to achieve the above object, a method of forming a blind via hole of a printed circuit board according to the present invention comprises oxidizing copper foil of a substrate to change the black surface of the copper foil, and then blind via the substrate using a CO 2 type laser drill. It is characterized by forming a hole.

도 1은 종래 기술에 따른 블라인드 비아 홀 형성방법을 이용한 인쇄회로기판 제조공정의 순서도,1 is a flow chart of a printed circuit board manufacturing process using a blind via hole forming method according to the prior art,

도 2는 본 발명에 따른 블라인드 비아 홀 형성방법을 이용한 인쇄회로기판 제조공정의 순서도,2 is a flow chart of a printed circuit board manufacturing process using a blind via hole forming method according to the present invention;

도 3은 본 발명에 따른 블라인드 비아 홀 형성방법을 설명하기 위한 다층 기판의 개략적인 단면도이다.3 is a schematic cross-sectional view of a multilayer substrate for explaining a method of forming blind via holes according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 내층 3 : 외층1: inner layer 3: outer layer

5 : 동박 7 : 블라인드 비아 홀5: copper foil 7: blind via hole

9 : 산화막9: oxide film

이하, 첨부된 도면을 참조하여 본 발명에 따른 인쇄회로기판의 드릴가공 방법을 상세히 설명하면 다음과 같다.Hereinafter, a drill processing method of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 블라인드 비아 홀 형성방법을 이용한 인쇄회로기판 제조공정의 순서도이고, 도 3은 본 발명에 따른 블라인드 비아 홀 형성방법을 설명하기 위한 다층 기판의 개략적인 단면도로서, 도 2 및 도 3에서는 다층 인쇄회로기판 제조공정을 예로 들어 설명하였으나 본 발명에 따른 블라인드 비아 홀 형성방법은 이에 한정되지 않고 양면 인쇄회로기판의 제조시에도 적용 가능하다.2 is a flow chart of a printed circuit board manufacturing process using a blind via hole forming method according to the present invention, Figure 3 is a schematic cross-sectional view of a multi-layer substrate for explaining the blind via hole forming method according to the present invention. In FIG. 3, the manufacturing method of the multilayer printed circuit board has been described as an example, but the method of forming the blind via hole according to the present invention is not limited thereto.

상기 도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 블라인드 비아 홀 형성방법을 이용한 인쇄회로기판 제조공정은, 적층 공정(S11) → 기계드릴가공 공정(S12) → 산화 공정(S13) → 레이저드릴가공 공정(S14) → 동도금 공정(S15) → 회로형성 공정(S16) → 솔더마스킹 공정(S17) → 금도금 공정(S18) → 외형가공 공정(S19)을 순차 수행한다.2 and 3, the printed circuit board manufacturing process using the blind via hole forming method according to the present invention, lamination process (S11) → mechanical drill processing (S12) → oxidation process (S13) → The laser drill process (S14) → copper plating process (S15) → the circuit forming process (S16) → the solder masking process (S17) → the gold plating process (S18) → the external machining process (S19) is sequentially performed.

상기 적층 공정(S11)에서는 내층(1)에 외층(3)을 적층한 다음 온도와 압력을 이용하여 층과 층이 결합력을 갖는 다층 기판을 형성한다. 상기 기계드릴가공 공정(S12)에서는 기계드릴을 사용하여 상기 다층 기판에 관통홀을 형성시킨다.In the lamination process (S11), the outer layer 3 is laminated on the inner layer 1, and then a multilayer substrate having a bonding force between layers is formed by using temperature and pressure. In the mechanical drill process (S12), a through-hole is formed in the multilayer substrate using a mechanical drill.

상기 산화 공정(S13)에서는 상기 외층(3)의 동박(5)을 산화시켜 산화막(9)을 형성한다. 상기 레이저드릴가공 공정(S14)에서는 CO2타입의 레이저드릴을 사용하여 상기 외층(3)에 블라인드 비아 홀(7)을 형성한다.In the oxidation step (S13), the copper foil 5 of the outer layer 3 is oxidized to form an oxide film 9. In the laser drilling process S14, a blind via hole 7 is formed in the outer layer 3 using a CO 2 type laser drill.

즉, 상기 외층(3)의 동박(5)이 산화되면 Cu2O가 되면서 동박(5)에 산화막(9)이 형성되어 색깔이 검어지는데, 상기 산화막(9)에 의해 CO2타입의 레이저 드릴에서 발생된 레이저가 산란되지 않으므로, 상기 동박(5)에 블라인드 비아 홀(7)을 형성할 수 있는 것이다.That is, when the copper foil 5 of the outer layer 3 is oxidized to form Cu 2 O, an oxide film 9 is formed on the copper foil 5, and the color is black. The CO 2 type laser drill is performed by the oxide film 9. Since the laser generated at is not scattered, the blind via hole 7 may be formed in the copper foil 5.

이때, 상기 CO2타입의 레이저 드릴을 사용하여 동박(5)에 블라인드 비아 홀(7)을 형성하기 위해서는 상기 동박(5)의 두께가 9㎛ 이하로 되는 것이 바람직하다.At this time, in order to form the blind via hole 7 in the copper foil 5 using the CO 2 type laser drill, the thickness of the copper foil 5 is preferably 9 μm or less.

상기 동도금 공정(S15)에서는 상기 기계드릴가공 공정(S12) 및 상기 레이저드릴가공 공정(S14)에 의해 형성된 관통홀 및 블라인드 비아 홀의 내벽에 동박을 입힌다.In the copper plating process S15, copper foil is coated on inner walls of the through-holes and the blind via-holes formed by the mechanical drill process S12 and the laser drill process S14.

즉, 다층 기판에는 각 층에 형성된 배선패턴을 전기적으로 접속할 필요가 있는데, 상기 각 층에 형성된 배선패턴들을 전기적으로 접속하기 위해 기판에 관통홀 및 블라인드 비아 홀을 형성하고, 이 홀의 내벽을 동으로 도금함으로써 각 층에 형성된 배선패턴을 전기적으로 접속하는 것이다.That is, it is necessary to electrically connect the wiring patterns formed in each layer to the multilayer substrate. In order to electrically connect the wiring patterns formed in the respective layers, a through hole and a blind via hole are formed in the substrate, and the inner wall of the hole is made of copper. By plating, the wiring pattern formed in each layer is electrically connected.

상기 회로형성 공정(S16)에서는 상기 외층의 동박에 배선패턴을 형성한다.In the circuit formation step (S16), a wiring pattern is formed on the copper foil of the outer layer.

즉, 상기 외층의 동박에 포토 레지스트를 도포하여 건조시키고, 배선패턴의 마스크를 상기 포토 레지스트가 도포된 면에 밀착시킨 다음 적절한 노광시간 동안 노광을 수행한다. 그리고, 상기와 같이 노광된 기판을 포토 레지스트 현상액에 담그면 포토 레지스트에 배선패턴이 형성되고 불필요한 부분은 용해되어 동박이 외부로 노출된다. 이어서, 상기 기판을 에칭액에 담궈서 불필요한 부분의 동박을 화학적으로 깎아냄으로써, 외층의 동박에 배선패턴을 형성하는 것이다.That is, a photoresist is applied to the copper foil of the outer layer and dried, the mask of the wiring pattern is brought into close contact with the surface on which the photoresist is applied, and then exposure is performed for an appropriate exposure time. When the exposed substrate is immersed in the photoresist developer, a wiring pattern is formed in the photoresist, and unnecessary portions are dissolved to expose the copper foil to the outside. Subsequently, the wiring pattern is formed on the copper foil of an outer layer by immersing the said board | substrate in etching liquid and chemically scrapping the copper foil of an unnecessary part.

상기 솔더마스킹 공정(S17)에서는 상기 회로형성 공정(S16)에 의해 배선패턴이 형성된 기판에 솔더 레지스트를 도포하고 솔더 레지스트가 도포된 면에 마스크를 밀착시킨 다음 적절한 노광시간 동안 노광을 수행하고, 솔더 레지스트 현상액에 담궈서 불필요한 부분을 용해함으로써, 솔더 레지스트를 인쇄한다.In the solder masking process (S17), the solder resist is applied to the substrate on which the wiring pattern is formed by the circuit forming process (S16), the mask is adhered to the surface on which the solder resist is applied, and then the exposure is performed for an appropriate exposure time, and the solder The solder resist is printed by immersing in a resist developer and dissolving unnecessary parts.

상기 금도금 공정(S18)에서는 상기 솔더마스킹 공정(S17)에서 솔더 레지스트가 인쇄되지 않고 노출된 배선패턴을 전해 또는 무전해 방식으로 금도금한다.In the gold plating process (S18), the solder pattern is not printed in the solder masking process (S17) and gold-plated by the electrolytic or electroless method to expose the wiring pattern.

상기 외형가공 공정(S19)에서는 상기 금도금 공정(S18)에 의해 금도금된 기판을 원하는 크기와 모양으로 절단한다.In the external processing step (S19), the gold-plated substrate by the gold plating step (S18) is cut into a desired size and shape.

이상에서 설명한 바와 같이 본 발명에 따르면, 기판의 동박을 산화시켜 동박표면을 검은색으로 변화시킨 다음 CO2타입의 레이저 드릴을 사용하여 상기 기판에 블라인드 비아 홀을 형성함으로써, CO2타입의 레이저 드릴을 사용하여 동박에 구멍을 뚫을 수 있을 뿐만 아니라 드릴가공 공정의 생산성도 향상시킬 수 있는 효과가 있다.As described above, according to the present invention, the copper foil of the substrate is oxidized to change the surface of the copper foil to black, and then a blind via hole is formed on the substrate by using a CO 2 type laser drill, thereby producing a CO 2 type laser drill. Not only can be used to drill holes in the copper foil, there is an effect that can also improve the productivity of the drilling process.

Claims (1)

기판의 동박을 산화시켜 동박표면을 검은색을 변화시킨 다음 CO2타입의 레이저 드릴을 사용하여 상기 기판에 블라인드 비아 홀을 형성하는 것을 특징으로 하는 인쇄회로기판의 블라인드 비아 홀 형성방법.A method of forming a blind via hole in a printed circuit board, comprising: oxidizing the copper foil of the substrate to change the surface of the copper foil to black, and then forming blind via holes in the substrate using a CO 2 type laser drill.
KR1019990051940A 1999-11-22 1999-11-22 Method of making blind-via hole in PCB KR100313612B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990051940A KR100313612B1 (en) 1999-11-22 1999-11-22 Method of making blind-via hole in PCB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990051940A KR100313612B1 (en) 1999-11-22 1999-11-22 Method of making blind-via hole in PCB

Publications (2)

Publication Number Publication Date
KR20010047631A true KR20010047631A (en) 2001-06-15
KR100313612B1 KR100313612B1 (en) 2001-11-15

Family

ID=19621200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990051940A KR100313612B1 (en) 1999-11-22 1999-11-22 Method of making blind-via hole in PCB

Country Status (1)

Country Link
KR (1) KR100313612B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037738A (en) * 2001-11-05 2003-05-16 삼성전기주식회사 Method for creating blind via holes in printed circuit board
KR100852730B1 (en) 2007-07-27 2008-08-18 안우영 Method for preventing oxide layer formation in via hole and through hole working of circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101317597B1 (en) 2012-03-30 2013-10-18 (주)인터플렉스 Method for forming via hole and outer circuit layer of printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037738A (en) * 2001-11-05 2003-05-16 삼성전기주식회사 Method for creating blind via holes in printed circuit board
KR100852730B1 (en) 2007-07-27 2008-08-18 안우영 Method for preventing oxide layer formation in via hole and through hole working of circuit

Also Published As

Publication number Publication date
KR100313612B1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
KR100346400B1 (en) Multi-layer pcb and the manufacturing method the same
JP2636537B2 (en) Manufacturing method of printed wiring board
JP5379281B2 (en) Method for manufacturing printed circuit board
US7524429B2 (en) Method of manufacturing double-sided printed circuit board
JP2010087168A (en) Method for manufacturing multilayer printed circuit board
JP2013106034A (en) Manufacturing method of printed circuit board
KR100313611B1 (en) Method of fablicating PCB
JP4314263B2 (en) Via hole having minute hole land and method for forming the same
KR100313612B1 (en) Method of making blind-via hole in PCB
JP3238380B2 (en) Method of forming fine through-hole conductive portion of circuit board
JPH11261236A (en) Multi-layer printed wiring board and manufacture thereof
JP2009239105A (en) Method of manufacturing multilayer circuit board
KR100332516B1 (en) Method of making blind-via hole in PCB
JP4045120B2 (en) Multilayer printed wiring board and manufacturing method thereof
KR20030037738A (en) Method for creating blind via holes in printed circuit board
JPH05211386A (en) Printed wiring board and manufacture thereof
JPH04286389A (en) Manufacture of circuit board
JP6303364B2 (en) Method for forming through hole in core substrate
JP3817291B2 (en) Printed wiring board
KR100353355B1 (en) The manufacturing method for multi-layer pcb
KR20030042339A (en) Method for creating through holes in printed wiring board
JP2009088334A (en) Printed circuit board manufacturing method
KR101480557B1 (en) Printed circuit board and method for manufacturing the same
KR20020025557A (en) PCB manufacturing method
KR20010047630A (en) Hole plugging pannel and hole plugging method using the pannel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131015

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141015

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151015

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 18