KR20010045182A - 반도체장치의 소자분리막 형성방법 - Google Patents
반도체장치의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20010045182A KR20010045182A KR1019990048377A KR19990048377A KR20010045182A KR 20010045182 A KR20010045182 A KR 20010045182A KR 1019990048377 A KR1019990048377 A KR 1019990048377A KR 19990048377 A KR19990048377 A KR 19990048377A KR 20010045182 A KR20010045182 A KR 20010045182A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide
- film
- oxidation process
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000002955 isolation Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 238000011065 in-situ storage Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 63
- 230000003647 oxidation Effects 0.000 claims description 30
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
반도체장치의 셀로우 트렌치(shallow trench)형 소자분리막 형성방법에 대해 개시한다. 본 발명의 소자분리 공정은 반도체기판에 순차적으로 패드산화막 및 패드질화막을 적층하고, 소자분리마스크용 감광막을 이용한 식각 공정을 진행하여 패드질화막과 패드산화막을 패터닝한 후에 기판의 소정 깊이까지 트렌치를 형성하고, 감광막을 제거한 후에 고온에서 산화공정을 실시하여 트렌치 내측에 제 1산화박막을 형성하고, 인시튜로 저온에서 산화공정을 실시하여 트렌치의 기판 표면과 제 1산화박막 사이에 제 2산화박막을 형성한 후에, 제 1산화막을 제거하고 제 2산화박막만 남은 기판의 트렌치에 갭필 산화막을 채우고 이를 평탄화한 후에 패드질화막을 제거하여 기판에 소자분리막을 형성한다. 이에 따라 본 발명은 트렌치 식각 손상을 보상하기 위한 개선된 산화 공정을 제공하여 소자분리 공정의 수율을 높인다.
Description
본 발명은 반도체장치의 소자분리막 형성방법에 관한 것으로서, 특히 고집적 반도체장치에서 소자분리 영역과 활성 영역을 정의하기 위한 STI(Shallow Trench Isolation) 공정시 기판의 트렌치 식각 손상을 보상하여 소자분리 특성을 향상시킬 수 있는 반도체장치의 소자분리막 형성방법에 관한 것이다.
최근 반도체장치의 제조기술의 발달과 메모리소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자의 개발이 진척되고 있는데, 이러한 메모리소자의 대용량화는 각 세대마다 2배로 진행하는 미세공정기술을 기본으로 한 메모리셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자분리막의 축소는 메모리소자의 미세화 기술에 있어서 중요한 항목중의 하나로 대두되고 있다.
종래의 소자분리기술로는 반도체기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자분리막을 형성하는 로커스(LOCal Oxidation of Silicon: 이하 LOCOS라 함) 기술이 최근까지 주종을 이루었다. 그러나, 상기 LOCOS 기술은 소자분리막의 측면확산 및 버즈비크(bird's beak)에 의해 소자분리영역의 폭을 감소시킬 수 없었다. 따라서, 소자설계치수가 서브미크론(submicron) 이하로 줄어드는 대용량의 메모리소자에 있어서는 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자분리 기술이 필요하게 되었다.
이에 따라, 새로운 소자분리기술의 필요성과 식각(etching) 기술의 발달로 반도체기판에 폭 1Å이하, 깊이가 수백 내지 수천 Å 정도의 트렌치를 형성하여 소자간을 전기적으로 분리할 수 있는 트렌치(trench) 구조의 소자분리 기술이 나오게 되었다. 이 트렌치를 이용한 소자분리기술은 종래의 LOCOS 기술에 비해 80%에 가까운 소자분리영역의 축소가 가능해졌다.
더욱이, 최근에는 웨이퍼기판에 가해지는 스트레스를 크게 줄이면서 트렌치 소자분리막의 문제점을 개선한 STI(Shallow Trench Isolation) 공정이 등장하게 되었다. 즉, STI 공정은 반도체기판에 일정한 깊이를 갖는 트렌치를 형성하고 이 트렌치에 화학기상증착법으로 산화막을 증착하고서 화학적기계적연마(Chemical Mechanical Polishing) 공정으로 불필요한 산화막을 식각하여 소자분리막을 형성하는 기술이다.
그런데, STI 공정은 접합 누설 전류 특성이 양호해지도록 트렌치 내부면에 존재하는 식각 손상을 제거해야만 한다. 이에, 트렌치 식각 후에 고온 열처리 및 희생산화막 처리 공정으로 식각 손상을 제거하며 부가적으로 식각된 트렌치 프로파일을 완만하게 형성시켜 모서리 부분에 집중될 수 있는 스트레스의 집중을 방지한다.
그러나, STI 공정은 트렌치 내측에 희생 산화막 공정시 1000℃이상의 고온 공정을 2번정도 진행함에 따라 제조 공정이 번거럽고, 고온 열산화막이 트렌치 상부에 남게 될 경우 이후 게이트산화막의 역할을 하여 게이트산화막의 균일도를 저하시키는 문제점이 있었다. 또한 트렌치 바닥 부분이 넓지 않기 때문에 후속 열처리 공정에 의해 이 부분에 집중되는 스트레스가 커서 식각 홈(pit)이 발생되고 이로 인해 소자 분리공정의 수율이 열화되는 문제점이 있었다.
본 발명의 목적은 상기 종래기술의 문제점을 해결하기 위하여 트렌치 식각 손상을 보상하기 위한 산화 공정시 고온에서 산화 공정을 실시하고 인시튜로 저온에서 다시 한번 산화공정을 실시하여 트렌치 내측에 열산화막을 형성하고 고온 공정에 의해 성장된 산화막만을 제거함으로써 소자분리 공정의 수율을 높일 수 있는 반도체장치의 소자분리막 형성방법을 제공하는데 있다.
도 1 내지 도 5는 본 발명에 따른 STI형 소자분리막 형성 방법을 설명하기 위한 공정 순서도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 실리콘기판 12 : 패드산화막
14 : 패드질화막 16 : 트렌치
20 : 갭필 산화막 ISO : 소자분리막
상기 목적을 달성하기 위해 본 발명은 반도체기판에 소자의 활성 영역 및 분리 영역을 정의하기 위한 트렌치 구조의 소자분리막을 형성함에 있어서, 반도체기판에 순차적으로 패드산화막 및 패드질화막을 적층하는 단계와, 소자분리마스크용 감광막을 이용한 식각 공정을 진행하여 패드질화막과 패드산화막을 패터닝한 후에 기판의 소정 깊이까지 트렌치를 형성하는 단계와, 감광막을 제거한 후에 고온에서 산화공정을 실시하여 트렌치 내측에 제 1산화박막을 형성하는 단계와, 인시튜로 저온에서 산화공정을 실시하여 트렌치의 기판 표면과 제 1산화박막 사이에 제 2산화박막을 형성하는 단계와, 제 1산화막을 제거하고 제 2산화박막만 남은 기판의 트렌치에 갭필 산화막을 채워넣는 단계와, 갭필 산화막이 형성된 결과물을 평탄화한 후에 패드질화막을 제거하여 기판에 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 5는 본 발명에 따른 STI형 소자분리막 형성 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 STI형 소자분리막 형성 공정은 다음과 같다.
도 1에 도시된 바와 같이, 반도체기판인 실리콘기판(10)에 순차적으로 30∼100Å정도의 얇은 패드산화막(12) 및 500∼2000Å두께의 패드질화막(14)을 적층한다. 그 위에 소자분리마스크용 감광막(도시하지 않음)을 도포한 후에 건식 식각 공정을 실시하여 패드질화막(14)과 패드산화막(12)을 패터닝하고, 패터닝된 막에 의해 노출된 기판(10) 내에 트렌치(16)를 형성한다. 이때, 트렌치(16) 식각 깊이는 적용 디바이스의 디자인 룰에 따라 차이가 있으나 약 2000∼4000Å정도로 한다.
또한, 상기 트렌치 식각 공정시 정확한 패터닝을 위해서 상기 패드질화막(14) 상부에 비반사막을 200∼500Å정도 추가 적층시킬 수도 있다.
그 다음 감광막을 제거하고, 본 발명에 따른 트렌치 식각 손상을 보상하기 위한 열산화공정을 실시한다.
우선, 도 2에 도시된 바와 같이 1000℃이상(예컨대, 1000℃∼1150℃온도)의 고온에서 산화공정을 실시하여 트렌치(16) 내측에 100∼300Å 두께의 제 1산화박막(18)을 형성한다. 이때, 산화 공정은 N2와 O2가스를 이용한 건식산화 공정이다. 그러면, 상기 열산화 공정에 의해 트렌치(16) 상부면이 완만하게 되어 이후 트렌치 모서리에 집중되는 전기장을 분산시킨다.
이어서, 도 3에 도시된 바와 같이 인시튜(in-situ)로 반응 챔버의 온도를 900℃이하(예컨대, 750∼900℃온도)로 낮추어 저온에서 산화공정을 실시하는데, 이로 인해 실리콘기판이 소스로 작용하여 상기 트렌치(16)의 기판 표면과 내측에는 20∼200Å 두께의 제 2산화박막(20)이 형성된다. 이때, 저온의 산화 공정은 H2와 O2가스를 사용하거나 O2가스만을 이용한 건식산화 공정으로서, 트렌치(16) 바닥 부위를 완만하게 하면서 트렌치 상부에 성장되는 산화막 두께를 줄이는 역할을 한다.
그 다음, 도 4에 도시된 바와 같이, 습식 세정 공정으로 고온에서 성장된 제 1산화막(18)을 제거하고 저온에서 성장된 제 2산화박막(20)만을 남긴다. 그리고, 기판의 트렌치(16)에 갭필 산화막(22)을 채워넣는다.
계속해서, 도 5에 도시된 바와 같이, 패드질화막(14)을 정지막으로 삼아 CMP 공정을 실시하여 갭필 산화막(22)을 연마하고, 인산 용액으로 패드질화막(14)을 제거한 후에 세정공정을 실시하여 본 발명에 따른 STI형 소자분리막(ISO)을 형성한다.
그러므로, 본 발명의 제조 공정에 의하면, 기판내에 소자분리막 공간을 위한 트렌치 식각후 고온(1000∼1150℃)의 산화 공정을 실시하여 트렌치 상부 모서리를 완만하게 하고, 이후 저온(750∼900℃)의 산화 공정을 실시하여 트렌치 바닥을 완만하게 한 후에 고온의 산화 공정에 의해 성장된 산화막만을 제거함으로서 트렌치의 식각 손상을 보상하면서 그 모서리 부분에 집중되는 스트레스를 완화시킨다.
상기한 바와 같이, 트렌치 식각 손상을 보상하기 위하여 종래에는 희생 산화막과 사이드월 산화막의 2번의 산화공정을 진행하였지만 본 발명에서는 고온 산화공정으로 트렌치 상부의 모서리부분을 완만하게 하고 인시튜의 저온 산화공정으로 트렌치 바닥부분을 완만하게 하기 때문에 한다.
따라서, 본 발명의 소자분리방법은 공정의 단순화를 이루면서 STI 공정의 제조수율을 향상시킬 수 있다.
Claims (6)
- 반도체기판에 소자의 활성 영역 및 분리 영역을 정의하기 위한 트렌치 구조의 소자분리막을 형성함에 있어서,반도체기판에 순차적으로 패드산화막 및 패드질화막을 적층하는 단계;소자분리마스크용 감광막을 이용한 식각 공정을 진행하여 상기 패드질화막과 패드산화막을 패터닝한 후에 기판의 소정 깊이까지 트렌치를 형성하는 단계;상기 감광막을 제거한 후에 고온에서 산화공정을 실시하여 트렌치 내측에 제 1산화박막을 형성하는 단계;인시튜로 저온에서 산화공정을 실시하여 상기 트렌치의 기판과 제 1산화박막 사이에 제 2산화박막을 형성하는 단계;상기 제 1산화막을 제거하고 제 2산화박막만 남은 기판의 트렌치에 갭필 산화막을 채워넣는 단계; 및상기 갭필 산화막이 형성된 결과물을 평탄화한 후에 패드질화막을 제거하여 기판에 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 고온의 산화 공정은 1000℃이상에서 실시되며 N2와 O2가스를 이용한 건식산화 공정으로 100∼300Å 두께의 제 1산화막을 성장시키는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
- 제 2항에 있어서, 상기 고온의 산화 공정은 1000℃∼1150℃온도에서 진행되는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 저온의 산화 공정은 900℃이하에서 실시되며 H2와 O2가스를 사용하거나 O2가스만을 이용한 건식산화 공정으로 20∼200Å 두께의 제 2산화막을 성장시키는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 저온의 산화 공정은 900℃이하에서 실시되며 H2와 O2가스를 사용하거나 O2가스만을 이용한 건식산화 공정으로 20∼200Å 두께의 제 2산화막을 성장시키는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 저온의 산화 공정은 750∼900℃에서 진행되는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048377A KR20010045182A (ko) | 1999-11-03 | 1999-11-03 | 반도체장치의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048377A KR20010045182A (ko) | 1999-11-03 | 1999-11-03 | 반도체장치의 소자분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010045182A true KR20010045182A (ko) | 2001-06-05 |
Family
ID=19618333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990048377A KR20010045182A (ko) | 1999-11-03 | 1999-11-03 | 반도체장치의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010045182A (ko) |
-
1999
- 1999-11-03 KR KR1019990048377A patent/KR20010045182A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541382B1 (en) | Lining and corner rounding method for shallow trench isolation | |
| US5998280A (en) | Modified recessed locos isolation process for deep sub-micron device processes | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US6248641B1 (en) | Method of fabricating shallow trench isolation | |
| KR20010008579A (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| KR100305145B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100363699B1 (ko) | 반도체장치의 제조방법 | |
| KR100305143B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100533380B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100321174B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR20010045182A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100566305B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100355608B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20010008607A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100342861B1 (ko) | 반도체장치의소자분리막형성방법 | |
| US7067390B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR100703841B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100327571B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| US20050158963A1 (en) | Method of forming planarized shallow trench isolation | |
| KR20030000951A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR20030050994A (ko) | 반도체 집적회로 소자의 분리 산화막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |