KR20010044897A - 이중대역을 갖는 위상 잠금 주파수 합성 장치 - Google Patents

이중대역을 갖는 위상 잠금 주파수 합성 장치 Download PDF

Info

Publication number
KR20010044897A
KR20010044897A KR1019990047950A KR19990047950A KR20010044897A KR 20010044897 A KR20010044897 A KR 20010044897A KR 1019990047950 A KR1019990047950 A KR 1019990047950A KR 19990047950 A KR19990047950 A KR 19990047950A KR 20010044897 A KR20010044897 A KR 20010044897A
Authority
KR
South Korea
Prior art keywords
frequency
voltage controlled
controlled oscillator
variable
signal
Prior art date
Application number
KR1019990047950A
Other languages
English (en)
Other versions
KR100316845B1 (ko
Inventor
윤종남
박종철
Original Assignee
김춘호
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김춘호, 전자부품연구원 filed Critical 김춘호
Priority to KR1019990047950A priority Critical patent/KR100316845B1/ko
Publication of KR20010044897A publication Critical patent/KR20010044897A/ko
Application granted granted Critical
Publication of KR100316845B1 publication Critical patent/KR100316845B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 이중대역의 주파수를 발생하는 위상 잠금 주파수 합성 장치에 관한 것으로, 본 발명의 위상 잠금 주파수 합성 장치는 기준 신호를 발생하는 기준 신호 발생부와, 상기 기준 신호와 소정의 분주비로 분주된 신호를 입력받아 위상 비교하고 그 차에 해당하는 에러 신호를 출력하는 위상 검출기와, 서로 상이한 대역의 발진 주파수의 신호를 생성할 수 있도록 선택적으로 변동되는 공진 주파수를 발생시키며, 상기 변동되는 공진 주파수를 상기 위상 검출기로부터 출력되는 에러 신호의 변동에 따라 상기 공진 주파수를 가변시킴으로써, 상기 에러 신호에 대응하는 주파수의 신호를 출력하는 이중대역 전압 제어 발진기와, 상기 이중대역 전압 제어 발진부로부터 출력되는 신호를 소정의 분주비로 분주시켜 상기 위상 검출기로 출력하는 가변 분주기와, 상기 가변 분주기의 분주비를 결정하여 상기 결정된 분주비에 따라 상이한 대역의 주파수 범위가 가변되도록 하는 주파수 합성 제어기를 포함하는 것을 특징으로 한다. 따라서, 이중대역의 주파수 신호를 선택적으로 출력 가능한 이중대역 전압제어 발진부를 제어함으로써 필요로 하는 주파수 대역의 신호들을 출력할 수 있고, 이렇게 생성된 각각의 주파수 대역에서, 분주비를 조절함으로써 다양한 주파수 신호를 생성할 수 있다.

Description

이중대역을 갖는 위상 잠금 주파수 합성 장치{APPARATUS FOR COMBINING PHASE LOCKED FREQUENCIES WITH A DUAL FREQUENCY BANDS }
본 발명은 이중대역을 갖는 주파수 합성 장치에 관한 것으로, 더욱 상세하게는 이중대역에서 안정되고 다양한 주파수 신호를 출력하는 이중대역을 갖는 위상 잠금 주파수 합성 장치에 관한 것이다.
일반적으로 위상 잠금 루프(phase locked loop : PLL)는 외부로부터의 신호에 의하여 임의의 주파수를 발생시키는 동작을 수행하며, 통상적으로 위상 검출기(phase detector), 저역 통과 필터(low pass filter) 및 전압 제어 발전기(voltage controlled oscillator)로 이루어지는 일종의 주파수 궤환형 회로로서, 입력 신호를 잠그거나 동기시킬 수 있다.
위상 고정 루프에서, 위상 검출기는 상대적인 위상 혹은 신호간의 시간차를 나타내는 출력 신호를 생성하는 회로이고, 저역 통과 필터는 입력 주파수의 저역 부분을 통과시키는 필터이며, 전압 제어 발진기는 입력 전압에 의해 발진 주파수를 가변으로 할 수 있는 발진기이다. 이러한 위상 고정 루프 회로를 이용한 주파수 합성 장치는 고주파대 이상의 무선 송수신기에서 발진 주파수를 안정하게 유지하면서도 매우 많은 주파수를 얻을 수 있는 특징 때문에 최근에 많이 사용되고 있다.
도 1은 종래기술의 위상 고정 주파수 합성 장치의 블록 구성도로서, 위상 검출기(15), 저역 통과 필터(17), 전압 제어 발진기(19) 및 가변 분주기(21)를 포함한다.
위상 검출기(15)의 일측 입력인 기준 신호의 기준 주파수(fr)는 수정 발진기(11)의 출력(fin)의 기준 분주기(reference devider)(13)에서 분주되어 발생되고, 가변 분주기(21)는 전압 제어 발진기(19)에서 출력되는 신호의 주파수(fout)를로 분주하여 위상 검출기(15)의 다른 입력 신호로 제공한다.
이와 같이, 위상 검출기(15)로 두 신호가 입력되면 위상 검출기(15)는 기준 신호와 가변 분주기(21)에서 출력된 신호의 위상을 비교하여 오차 전압(Ve)을 발생시킨다. 즉, 오차 전압(Ve)에는 비교되는 두 주파수의 위상차에 대응하는 전압이 포함되어 있으며, 저역 통과 필터(17)는 이러한 오차 전압(Ve) 중 낮은 주파수 성분의 전압(Vcont)만을 통과시키고, 이 전압(Vcont)은 전압 제어 발진기(19)의 제어 전압으로 사용된다.
전압 제어 발진기(19)의 제어 전압(Vcont)은 기준 주파수(fr)와 가변 분주기(21)의 출력 주파수()와의 차를 줄이는 방향으로 전압 제어 발진기(19)의 주파수를 변화시키며, 두 주파수(fr,)가 충분히 접근한 값이 되도록 한다. 즉, 전압 제어 발진기(19)와 가변 분주기(21)가 기준 신호에 동기된다.
이와 같이, 잠김(lock) 상태에서 전압 제어 발진기(19)의 출력 신호의 주파수(fout)는 가변 분주기(21)의 분주비(N)와 기준 주파수(fr)의 곱, 즉, fout = N × fr 이 된다. 따라서, 가변 분주기(21)의 분주비(N)를 변화시킴으로써 출력 주파수(fout)는 기준 주파수(fr)의 정수배로 변화되어 다수의 주파수가 얻어진다.
이 때, 가변 분주기(21)의 분주비(N)는 제어기(23)의 제어 명령에 따라 가변되고, 제어기(23)로는 컴퓨터 등이 사용될 수 있다.
상술한 종래기술의 위상 고정 주파수 합성 장치에서 수행되는 동작을 주파수 개념을 적용하여 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 입력 신호의 주파수가 Fr일 때 분주비가 R인 기준 분주기(13)로부터 출력되어 위상 검출기(15)로 입력되는 신호의 주파수는이고, 전압 제어 발진기(19)로부터 출력되어 분주비가 N인 가변 분주기(21)를 통해 위상 검출기(15)로 입력되는 신호의 주파수는이다. 따라서, 잠김 상태에서 전압 제어 발진기(19)로부터 출력되는 신호의 주파수(Fout)는×N이 된다.
이 때, 가변 분주기(23)의 분주비(N)는 제어기(25)에 의해 정수배로 변화되므로 각기 상이한 주파수를 갖는 여러 신호가 출력될 수 있다. 예를 들어, 가변 분주기(21)의 분주비(N)가 1∼N인 정수로 가변된다고 가정하면, 결국 출력 주파수(Fout) 또한 F1∼FN로 다양하게 출력된다.
여기에서, F1=× 1이고, FN=× N이고, 그 사이의 주파수 또한 같은 방법으로 구해진다. 그러므로, 도 1에 도시된 장치의 주파수 출력은× 1 ∼× N이 된다.
이와 같이, 종래기술의 주파수 합성 장치는 가변 분주기의 분주비(N)를 조절함으로써 다양한 주파수를 얻을 수 있지만, 분주비(N)에 의하여 가변되는 주파수 범위는 전압 제어 발진기(19)의 중심 주파수 대역을 벗어나기가 어렵기 때문에 하나의 주파수 합성 장치가 복수 개의 주파수 대역의 출력 주파수 신호를 출력하기가 어렵다.
예를 들어, 필요로 하는 출력 주파수가 PCS(personal communication service)에서 사용되는 1.9㎓ 대역과 디지탈 휴대용 전화기에 사용되는 0.9㎓ 대역과 일 경우, 각각의 대역 범위 내에서 가변되는 전압 제어 발진기를 별개로 사용하여야 하기 때문에 하나의 전압 제어 발진기만을 사용하는 주파수 합성 장치를 사용하여 두가지 대역(1.9㎓ 대역 및 0.9㎓ 대역)의 주파수를 출력하는 것이 어렵고, 만약 각각의 주파수 대역의 신호를 출력하는 전압 제어 발진기를 주파수 합성 장치에서 함께 사용하여 이중 대역의 주파수를 출력하게 되면 제조 비용이 상승하게 되고, 장치의 크기도 커지게 되며, 또한 전류 소비량도 증가하게 된다.
그러므로, 본 발명의 목적은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 하나의 출력 신호선을 통해 다수의 주파수 대역을 갖는 신호를 출력하는 위상 고정 주파수 합성 장치를 제공하는 데 있다.
도 1은 종래기술의 위상 잠금 주파수 합성 장치의 블록도이고,
도 2는 본 발명의 실시예에 따른 이중대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이고,
도 3은 본 발명의 제2 실시예에 따른 이중대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이고,
도 4는 본 발명의 제2 실시예에 따른 이중대역을 갖는 위상 잠금 주파수 합성 장치의 블록도이고,
도 5은 본 발명의 실시예에 따른 이중대역을 갖는 위상 잠금 주파수 합성 장치가 모듈화되는 것을 도시한 도면.
〈도면의 주요부분에 대한 부호의 설명〉
40 : 기준신호 발생기 50 : 기준 분주기
60 : 위상 비교기 80 : 이중대역 전압제어 발진기
90 : 가변 분주기 100 : 제어기
810, 910, 915 : 이중대역 전압 제어 발진부
VA1, VA2, VA3 : 가변용량 다이오드
상술한 목적을 달성하기 위한 본 발명에 따른 이중대역의 주파수를 발생하는 위상 잠금 주파수 합성 장치는 서로 상이한 대역의 발진 주파수의 신호를 생성할 수 있도록 선택적으로 변동되는 공진 주파수를 발생시키며, 상기 변동되는 공진 주파수를 상기 위상 검출기로부터 출력되는 에러 신호의 변동에 따라 상기 공진 주파수를 가변시킴으로써, 상기 에러 신호에 대응하는 주파수의 신호를 출력하는 이중대역 전압 제어 발진기를 포함한다.
상술한 본 발명의 이중대역 전압 제어 발진기는 각기 상기 위상 검출기의 출력에 따라 상기 변동되는 공진 주파수를 가변함으로써 상기 서로 상이한 대역의 발진 주파수의 신호를 생성하는 두 개의 전압 제어 발진기와, 상기 적어도 두 개의 전압 제어 발진기 사이에 접속되어 주파수 합성 제어기의 제어에 의해 상기 위상 검출기로부터 출력되는 에러 신호가 상기 각각의 전압 제어 발진기로 선택적으로 인가되는 것을 단속하는 스위칭 수단과, 상기 스위칭 수단에 의해 선택적으로 동작되는 각각의 전압제어 발진부에 의해 생성된 서로 상이한 대역의 주파수 신호를 증폭하여 상기 분주기로 제공하는 증폭기를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 이중대역 전압 제어 발진부는 스위칭 전압에 연결되어 상기 스위칭 전압의 공급에 따라 상기 변동 공진 주파수를 생성하는 수단과, 상기 변동되는 공진 주파수를 상기 위상 검출기로부터 출력되는 에러 신호의 변동에 따라 상기 공진 주파수를 가변시켜 상기 에러 신호에 대응하는 발진 주파수의 신호를 출력하는 공진 수단을 구비하는 전압 제어 발진부와, 상기 전압 제어 발진부의 변동 공진 주파수 생성 수단에 접속되어, 상기 주파수 합성 제어기의 제어에 의해 상기 스위칭 전압이 상기 변동 공진 주파수 생성 수단으로 제공되는 것을 단속하는 스위칭 수단과, 상기 전압제어 발진부의 변동 공진 주파수 생성 수단의 변동 공진 주파수에 따라 생성된 서로 상이한 대역의 주파수 신호를 증폭하여 상기 분주기로 제공하는 증폭기를 포함하는 것을 특징으로 한다.
이하, 본 발명은 바람직한 실시예를 첨부된 도면을 참조로 하여 다음과 같이 상세히 설명된다.
도 2는 본 발명의 실시예에 따른 이중대역을 갖는 위상 고정 주파수 합성 장치의 블록 구성도를 도시한다.
도 2에 도시된 본 발명의 이중대역을 갖는 위상 고정 주파수 합성 장치는 다수의 주파수 대역의 신호를 생성하는 이중대역 전압 제어 발진기(80)를 포함하며, 다수의 주파수 대역의 신호중 필요로 하는 하나의 주파수 대역 신호는 주파수 합성 제어기(100)에 의하여 선택된다.
주파수 합성 주파수 합성 제어기(100)는 이중대역 전압 제어 발진기(80)로부터 출력되는 신호를 분주하는 가변 분주기(90)의 분주비를 결정하고, 또한 이중대역 전압 제어 발진기(80)의 주파수 대역을 선택함으로써 가변 분주기(90)의 분주비를 가변시킨다. 가변 분주기(90)에 의해 분주된 신호는 위상 검출기(60)로 입력된다.
기준 신호 발생기(40)에 의하여 발생된 기준 신호는 기준 분주기(50)에 의하여 분주되어 위상 검출기(60)로 입력되고, 위상 검출기(60)는 기준 분주기(50)로부터 입력되는 신호와 가변 분주기(90)로부터 입력되는 신호를 비교하여 에러 전압을 출력하고, 에러 전압은 저역 통과 필터(70)에 의하여 고주파 성분이 제거되어 이중대역 전압 제어 발진기(80)로 입력된다.
따라서, 주파수 합성 제어기(100)에 의하여 선택된 주파수 대역의 신호가 이중대역 전압 제어 발진기(80)로부터 안정되게 출력되기 때문에, 주파수 합성 제어기(100)를 통하여 이중대역 전압 제어 발진기(80)로부터 출력되는 신호의 주파수 대역을 선택하면 두 개 이상의 주파수 대역의 신호를 선택적으로 출력할 수가 있다.
도 3는 본 발명의 제 1 실시예에 따른 이중대역을 갖는 위상 고정 주파수 합성 장치의 상세 회로 구성도를 도시한다. 도 3에서, 이중대역 전압 제어 발진기(80)의 상세 회로 구성을 제외한 나머지 구성요소는 실질적으로 도 2에 도시된 구성요소와 동일하며, 이들에 대한 구성 설명은 생략하기로 한다.
본 발명의 이중대역 전압 제어 발진기(80)는 전압제어 발진부(810), 스위칭 회로(820), 바이어스 회로(830) 및 증폭부(840)를 포함한다.
전압제어 발진부(810)는 캐패시터(C1)와 코일(L1)로 구성된 LC 병렬회로에 병렬로 연결되어 공진 회로를 구성하는 가변용량 다이오드(VA1) 또는 배리캡을 구비하는 변형 크랩(crap) 발진회로로 동작한다. 가변용량 다이오드(VA1)는 전압 가변 리액턴스 소자로서, 위상 검출기(60)로부터 제공된 에러 신호에 따라 공진회로의 총 캐패시턴스를 가변시키는 가변 캐패시터로서 동작한다. 또한, 전압제어 발진부(810)는 스위칭 회로(820)의 콜렉터와 스위칭 전원(Vcc) 사이에 연결된 핀 다이오드(D1)를 더 구비한다. 핀 다이오드(D1)는 스위칭 회로(820)의 턴온 또는 턴 오프동작에 따른 스위칭 전원(Vcc)의 공급 여부에 따라 턴온 또는 턴 오프됨으로써 공진 회로의 임피던스 값을 변화 시킨다. 즉, 전원(Vcc)가 인가되는 경우에는 핀 다이오드(D1)가 오픈 상태가 되므로, 공진회로의 임피던스 값은 변화가 없지만, 스위칭 전원(Vcc)이 공급되지 않으면, 핀 다이오드(D1)가 턴 온 되어 공진회로와 병렬로 연결되어 공진 회로의 임피던스를 변화시킨다. 따라서, 이중대역 전압제어 발진기(80)는 LC 병렬회로, 가변용량 다이오드(VA1) 및 핀 다이오드(D1)와의 결합에 의해 서로 상이한 두가지 공진 주파수를 발생한다.
스위칭 회로(820)는 주파수 합성 제어기(100)의 제어신호에 연결된 베이스와 전압원(Vcc)에 연결된 콜렉터 및 가변용량 다이오드(VA1)에 연결된 에미터를 갖는 트랜지스터(Q1)로 구성되며, 주파수 합성 제어기(100)의 제어신호에 따라 턴 온 또는 턴 오프됨으로써, 전압제어 발진부(810)의 핀 다이오드(D1)가 공진회로에 선택적으로 연결되는 것을 단속한다.
바이어스 회로(830)은 전압제어 발진부(810)의 임피던스 매칭을 수행하기 위한 한쌍의 병렬로 연결된 코일(L2, L3)로 구성된다. 각각의 코일(L2, L3)은 스위칭 회로(820)의 턴 온 또는 턴 오프 동작에 따라 전압제어 발진부(810)의 공진 회로, 즉 가변용량 다이오드(VA1)에 선택적으로 연결된다. 따라서, 전압제어 발진기(810)의 공진회로의 총 임피던스 값이 가변되고 트랜지스터등으로 구성된 발진회로를 통하여 발진되며, 전압제어 발진부(810)에서 생성되는 발진 주파수는 바이어스 회로(830)에 의해 그에 대응하도록 임피던스 매칭이 이루어 짐으로써 전압제어 발진부(810)에서 최대의 출력이 출력된다.
증폭부(840)는 증폭용 트랜지스터(Q2)로 구성되어 있으며, 스위칭 회로(820)에 의해 상이한 두가지 대역의 발진주파수를 생성하는 전압제어 발진기(80)로부터 생성된 주파수 신호를 증폭한다.
제어부(100)는 스위칭 회로(820)의 온 또는 오프 동작을 제어함으로써, 바이어스 회로의 코일(L2, L3)이 선택적으로 전압제어 발진부(810)의 핀 다이오드(D1)에 접속되는 것을 선택적으로 단속함과 동시에 핀 다이오드(D1)의 공진회로에의 접속을 단속한다. 또한 제어부(100)는 가변 분주기(90)의 분주비의 분주 범위를 가변시킴으로써, 전압제어 발진부(80)으로 하여금 두가지의 상이한 대역에서 다양한 주파수 신호를 발생하도록 한다.
그 동작에 있어서, 먼저, 주파수 합성 제어기(100)의 선택동작에 의해 스위칭 회로(820)가 턴 오프 상태로 제어되면, 전압 제어 발진부(810)의 핀 다이오드(D1)가 턴온되어 가변용량 캐패시터(VA1)의 공진회로에 연결된다. 따라서, 공진회로에 의해 생성된 공진주파수가 저역 통과 필터(70)를 통과한 위상 검출기(60)의 에러 전압에 따라 가변용량 다이오드(VA1)를 통하여 가변되면서 일정대역의 주파수신호가 발진되어 출력된다. 이때, 스위칭 회로(820)의 턴 오프 상태에 따라 바이어스 회로의 코일(L2 및 L3)이 동작하여 전압제어 발진부(810)의 공진 주파수와 임피던스 매칭이 이루어진다. 전압제어 발진부(810)의 출력은 증폭부(840)에 의해 증폭되고, 증폭된 신호는 가변 분주기(90)의 입력으로 제공된다.
한편, 주파수 합성 제어기(100)는 가변 분주기(90)의 분주비(K)를 i∼j 범위로 가변시킴으로써, 출력 주파수(Fout)가 기준 주파수(Fr)의 정수배로 변화시킨다. 보다 상세히 말해서, 기준 신호의 주파수가 fr이므로 분주비가 R인 기준 분주기(50)로부터 출력되어 위상 검출기(60)로 입력되는 신호의 주파수는이고, 전압 제어 발진기(810)로부터 출력되어 분주비가 K인 가변 분주기(90)를 통하여 위상 검출기(60)로 입력되는 신호의 주파수는이다.
따라서, 잠금 상태에서 본 발명의 주파수 합성 장치에서 출력되는 신호의 주파수(Fout)는× K가 되고, 가변 분주기(90)의 분주비(K)가 i∼j 범위로 가변되기 때문에 결국 출력 주파수(Fout)는이며, 이것은 F1∼FK로 나타낼 수가 있다.
이와 반대로, 주파수 합성 제어기(100)의 제어하에 스위칭 회로(820)가 턴 온되고, 가변 분주기(90)의 분주비(K)가 p∼q 범위로 가변되면, 핀 다이오드(D1)가 턴 오프되어, 공진회로와의 접속이 단절된다. 따라서, 공진회로의 공진 주파수는 순수 공진회로에 의해 생성되는 공진 주파수가 가변용량 캐패시터(VA)의 에러 전압에 대응하여 가변되는 캐패시턴스 성분에 따라 가변되어 출력된다. 이때, 스위칭 회로(820)의 턴 온에 의해 바이어스 회로의 코일(L3)이 선택적으로 가변용량 캐패시터(VA)와 연동하여 전압제어 발진부(810)의 발진 주파수와 임피던스 매칭이 이루어진다. 전압제어 발진부(810)의 출력은 증폭부(840)에 의해 증폭되고, 주파수(Fout)를 갖는 증폭기(840)의 출력 신호는 가변 분주기(90)의 입력으로 제공된다.
가변 분주기(90)는 증폭기(840)의 주파수(Fout)를 갖는 출력 신호를 p∼q 범위로 가변되는 분주비 K로 분주하므로, 위상 검출기(60)로 입력되는 신호의 주파수는이 된다.
따라서, 잠김 상태에서 본 발명인 주파수 합성 장치로부터 신호의 주파수(Fout)는×K가 되고, 가변 분주기(90)의 분주기(K)가 p∼q로 가변되기 때문에 결국 출력 주파수(Fout)는이며, 이는 F1∼FK로 나타낼 수가 있다.
상기한 바와 같이, 주파수 합성 제어기(100)가 이중대역 전압 제어 발진기(80)의 주파수 대역을 선택하고, 또한 가변 분주기(90)의 분주기(K)의 범위를 서로 상이한 주파수 대역에 따라 (i∼j, p∼q)로 가변함으로서 두 개의 주파수 대역에서 다양한 주파수의 신호를 발생시킬 수가 있다.
도 4은 본 발명의 제2 실시예에 따른 이중 대역을 갖는 위상 고정 주파수 합성 장치의 블록도이다.
본 발명의 제2 실시예의 따른 이중 대역을 갖는 위상 고정 주파수 합성 장치의 이중대역 전압제어 발진기(80)는 제 1 및 제 2 전압 제어 발진부(910 및 915), 스위칭 회로(920), 바이어스 회로(930) 및 증폭부(940)를 포함한다.
각각의 이중대역 전압 제어 발진부(910, 915)는 캐패시터(C4; C5)와 코일(L4; L5)로 구성된 LC 병렬회로에 병렬로 연결되어 공진 회로를 구성하는 가변 용량 다이오드(VA2; VA3)을 구비하는 변형 클랩 발진회로를 포함한다. 도 3에서 설명된 바와 마찬가지로, 가변용량 다이오드(VA2, VA3)는 위상 검출기(60)로부터 제공된 에러 신호에 포함된 전압에 따라 공진회로의 총 캐패시턴스를 가변시키는 가변 캐패시터로서 동작한다. 따라서, 이중대역 전압제어 발진기(80)는 공진 회로에 의하여 공진 주파수의 신호가 발생되며, 저역 통과 필터(70)로부터 입력되는 에러 전압이 가변됨에 따라 가변 용량 다이오드(VA2, VA3)의 캐패시턴스(capacitance)가 변화되어 전압 제어 발진기(80)로부터 생성된 출력 신호의 주파수를 이중 대역으로 생성할 수 있다.
스위칭 회로(920)는 주파수 합성 제어기(100)의 제어신호에 연결된 베이스와 전압원(Vcc)에 연결된 콜렉터와 제 1 및 제 2 전압제어 발진부(910, 915)사이에 연결된 에미터를 갖는 트랜지스터(Q3)로 구성되며, 주파수 합성 제어기(100)의 제어신호에 따라 턴 온 또는 턴 오프됨으로써, 제 1 및 제 2 전압제어 발진부(910, 915)가 선택적으로 동작되도록 한다.
바이어스 회로(930)는 선택적으로 동작되는 제 1 및 제 2 전압제어 발진부(910, 915)의 임피던스 매칭을 수행하기 위한 한쌍의 병렬로 연결된 코일(L6, L7)로 구성된다. 각각의 코일(L6, L7)은 스위칭 회로(920)의 턴 온 또는 턴 오프 동작에 따라 제 1 또는 제 2 전압제어 발진부(910) 또는 (915)의 공진 회로에 선택적으로 연결된다. 따라서, 선택된 제 1 및 제 2 전압제어 발진부(910, 915)내 대응하는 트랜지스터등으로 구성된 발진회로부를 통하여 발진된 주파수 신호와 임피던스 매칭이 이루어 지게 한다.
증폭부(940)는 증폭용 트랜지스터(Q4)로 구성되어 있으며,스위칭 회로(920)에 의해 상이한 발진주파수를 생성하는 전압제어 발진기(80)로부터 생성된 주파수 신호를 증폭한다.
제어부(100)는 스위칭 회로(920)의 온 또는 오프 동작을 제어함으로써, 바이어스 회로의 코일(L6, L7)이 선택적으로 전압제어 발진부(810)의 공진회로에 접속되는 것을 선택적으로 단속한다. 또한 제어부(100)는 가변 분주기(90)의 분주비를 i∼j 범위또는 p∼q 범위로 가변시킴으로써, 이중대역 전압제어 발진기(80)으로 하여금 다수개의 상이한 주파수를 발생하도록 한다.
그 동작에 있어서, 먼저, 주파수 합성 제어기(100)의 제어하에 스위칭 회로(820)가 턴 오프상태로 제어되고, 가변 분주기(90)의 분주비(K)가 i∼j범위로 가변되면, 제 1 전압제어 발진부(910)가 선택되고 제 1 전압제어 발진기(910)의 공진회로에 의해 생성되는 공진 주파수가 가변용량 캐패시터(VA2)의 에러 전압에 대응하여 가변되는 캐패시턴스 성분에 따라 가변되어 출력된다. 이때, 스위칭 회로(920)의 턴 오프에 의해 바이어스 회로의 코일(L6 및 L7)이 동작하여 제 1 전압제어 발진기(910)의 공진 주파수와 임피던스 매칭이 이루어진다. 제 1 전압제어 발진부(910)의 출력은 증폭부(940)에 의해 증폭되고, 주파수(Fout)를 갖는 증폭기(940)의 출력 신호는 가변 분주기(90)의 입력으로 제공된다.
가변 분주기(90)는 증폭기(940)의 주파수(Fout)를 갖는 출력 신호를 i∼j범위로 가변되는 분주비 K로 분주하므로, 위상 검출기(60)로 입력되는 신호의 주파수는이 된다.
따라서, 잠김 상태에서 본 발명인 주파수 합성 장치로부터 신호의 주파수(Fout)는× K가 되고, 가변 분주기(90)의 분주기(K)가 i∼j로 가변되기 때문에 결국 출력 주파수(Fout)는이며, 이것은 F1∼FK로 나타낼 수가 있다.
이와 반대로, 주파수 합성 제어기(100)의 선택동작에 의해 스위칭 회로(920)가 턴 온 상태로 제어되면, 제 2 전압 제어 발진부(915)가 선택되어 공진회로에 의해 생성된 공진주파수가 위상 검출기(60)로부터의 에러 전압에 따라 가변용량 다이오드(VA3)를 통하여 가변되면서 일정대역의 주파수신호가 발진되어 출력된다. 이때, 스위칭 회로(920)의 턴 오프 상태에 따라 바이어스 회로의 코일(L7)이 동작하여 제 2 전압제어 발진부(915)의 공진 주파수와 임피던스 매칭이 이루어진다. 제 2 전압제어 발진부(915)의 출력은 증폭부(940)에 의해 증폭되고, 증폭된 신호는 가변 분주기(90)의 입력으로 제공된다.
한편, 주파수 합성 제어기(100)는 가변 분주기(90)의 분주비(K)를 p∼q 범위로 가변시킴으로써, 출력 주파수(Fout)가 기준 주파수(Fr)의 정수배로 변화시킨다. 보다 상세히 말해서, 기준 신호의 주파수가 Fr이므로 분주비가 R인 기준 분주기(50)로부터 출력되어 위상 검출기(60)로 입력되는 신호의 주파수는이고, 제 1 전압 제어 발진기(910)로부터 출력되어 분주비가 K인 가변 분주기(90)를 통하여 위상 검출기(60)로 입력되는 신호의 주파수는이다.
따라서, 잠금 상태에서 본 발명의 주파수 합성 장치에서 출력되는 신호의 주파수(Fout)는×K가 되고, 가변 분주기(90)의 분주비(K)가 p∼q로 가변되기 때문에 결국 출력 주파수(Fout)는이며 이는 F1∼FK로 나타낼 수가 있다.
상기한 바와 같이, 주파수 합성 제어기(100)가 이중대역 전압 제어 발진기(80)의 주파수 대역을 선택하고, 또한 가변 분주기(90)의 분주기(K)의 분주 범위를 i∼j 또는 p∼q로 가변함으로서 두 개의 주파수 대역에서 다양한 주파수의 신호를 발생시킬 수가 있다.
한편, 본 발명에 따른 이중대역을 갖는 위상 고정 주파수 합성장치는 첨부한 도 5에 도시되어 있듯이, 일부 구성 요소들을 모듈(module)화한 후 하나의 패키지(package)로 하여 하나의 인쇄 기판에 모두 실장하면 전체 장치가 소형화되고, 소비 전력 또한 감소된다.
모듈화되는 구성요소는 이들의 주변회로와 함께 위상 고정 루프 모듈(200), 저역 통과 필터(70)의 모듈 및 이중대역 전압 제어 발진기(80)의 모듈로 나눌 수가 있으며, 위상고정 루프 모듈(200)에는 기준 분주기(50)와 위상 검출기(60) 및 가변 분주기(90)가 포함되며, 각각의 모듈에는 주변 회로가 포함된다.
이상에서와 같이 본 발명의 실시예에서, 이중대역의 주파수 신호를 선택적으로 출력 가능한 이중대역 전압 제어 발진기를 제어함으로서 이중 주파수 대역에서 안정되고 다양한 주파수를 갖는 신호를 출력할 수가 있고, 또한 장치의 소형화를 통하여 가격이 저렴해지고 전력 소모가 감소하게 된다.
비록, 본 발명의 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 본 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 특허청구범위 내에 속하는 다양한 변형 및 등가물들도 포함된다.

Claims (9)

  1. 이중대역의 주파수를 발생하는 위상 잠금 주파수 합성 장치에 있어서,
    기준 신호를 발생하는 기준 신호 발생부;
    상기 기준 신호와 소정의 분주비로 분주된 신호를 입력받아 위상 비교하고 그 차에 해당하는 에러 신호를 출력하는 위상 검출기;
    서로 상이한 대역의 발진 주파수의 신호를 생성할 수 있도록 선택적으로 변동되는 공진 주파수를 발생시키며, 상기 변동되는 공진 주파수를 상기 위상 검출기로부터 출력되는 에러 신호의 변동에 따라 상기 공진 주파수를 가변시킴으로써, 상기 에러 신호에 대응하는 주파수의 신호를 출력하는 이중대역 전압 제어 발진기;
    상기 이중대역 전압 제어 발진부로부터 출력되는 신호를 소정의 분주비로 분주시켜 상기 위상 검출기로 출력하는 가변 분주기;
    상기 가변 분주기의 분주비를 결정하여 상기 결정된 분주비에 따라 상이한 대역의 주파수 범위가 가변되도록 하는 주파수 합성 제어기를 포함하는 것을 특징으로 하는 이중대역을 갖는 위상 잠금 주파수 합성 장치.
  2. 제 1 항에 있어서, 상기 이중대역 전압 제어 발진기는:
    각기 상기 위상 검출기의 출력에 따라 상기 변동되는 공진 주파수를 가변함으로써 상기 서로 상이한 대역의 발진 주파수의 신호를 생성하는 두 개의 전압 제어 발진기;
    상기 적어도 두 개의 전압 제어 발진기 사이에 접속되어 주파수 합성 제어기의 제어에 의해 상기 위상 검출기로부터 출력되는 에러 신호가 상기 각각의 전압 제어 발진기로 선택적으로 인가되는 것을 단속하는 스위칭 수단;
    상기 스위칭 수단에 의해 선택적으로 동작되는 각각의 전압제어 발진부에 의해 생성된 서로 상이한 대역의 주파수 신호를 증폭하여 상기 분주기로 제공하는 증폭기를 포함하는 것을 특징으로 하는 이중대역을 갖는 위상 잠금 주파수 합성 장치.
  3. 제 2 항에 있어서, 상기 각각의 전압 제어 발진부는:
    상기 위상 검출기의 출력에 연결되는 가변 용량 다이오드와 병렬로 연결된 캐패시터 및 코일로 구성된 공진 회로를 구비하는 것을 특징으로 하는 이중대역을 갖는 위상 잠금 주파수 합성 장치.
  4. 제 2 항에 있어서, 상기 이중대역 전압제어 발진부는:
    상기 각각의 전압제어 발진기의 출력 주파수를 임피던스 매칭시키기 위한 한쌍의 코일이 병렬로 연결된 바이어스 회로를 더 구비하며;
    상기 스위칭 수단은 상기 한쌍의 코일의 각각이 상기 가변용량 다이오드에 선택적으로 연결되는 것을 단속하는 것을 특징으로 하는 이중대역을 갖는 위상 잠금 주파수 합성 장치.
  5. 제 1 항에 있어서, 상기 이중대역 전압 제어 발진기는:
    스위칭 전압에 연결되어 상기 스위칭 전압의 공급에 따라 상기 변동 공진 주파수를 생성하는 수단과, 상기 변동되는 공진 주파수를 상기 위상 검출기로부터 출력되는 에러 신호의 변동에 따라 상기 공진 주파수를 가변시켜 상기 에러 신호에 대응하는발진 주파수의 신호를 출력하는 공진 수단을 구비하는 전압 제어 발진부;
    상기 전압 제어 발진부의 변동 공진 주파수 생성 수단에 접속되어, 상기 주파수 합성 제어기의 제어에 의해 상기 스위칭 전압이 상기 변동 공진 주파수 생성 수단으로 제공되는 것을 단속하는 스위칭 수단;
    상기 전압제어 발진부의 변동 공진 주파수 생성 수단의 변동 공진 주파수에 따라 생성된 서로 상이한 대역의 주파수 신호를 증폭하여 상기 분주기로 제공하는 증폭기를 포함하는 것을 특징으로 하는 이중대역을 갖는 위상 잠금 주파수 합성 장치.
  6. 제 5 항에 있어서, 상기 이중대역 전압 제어 발진부의 변동 공진 주파수 생성 수단은 상기 스위칭 수단에 의해 상기 공진회로와 선택적으로 접속되는 핀 다이오드를 구비하며, 상기 공진 수단은 상기 위상 검출기의 출력에 연결되는 가변 용량 다이오드와 병렬로 연결된 캐패시터 및 코일로 구성된 공진 회로를 구비하는 것을 특징으로 하는 이중대역을 갖는 위상 잠금 주파수 합성 장치.
  7. 제 5 항에 있어서, 상기 이중대역 전압제어 발진부는:
    상기 각각의 전압제어 발진기의 출력 주파수를 임피던스 매칭시키기 위한 한쌍의 코일이 병렬로 연결된 바이어스 회로를 더 구비하며;
    상기 스위칭 수단은 상기 한쌍의 코일의 각각이 상기 가변용량 다이오드와의 접속을 선택적으로 단속하는 것을 특징으로 하는 이중대역을 갖는 위상 잠금 주파수 합성 장치.
  8. 제 1 항에 있어서,
    상기한 위상 검출기로부터 출력되는 에러 신호의 주파수 성분 중 저주파 성분을 통과시켜 상기 이중대역 전압 제어 발진기로 인가하는 저역 통과 필터를 더 포함하는 이중대역을 갖는 위상 잠금 주파수 합성 장치.
  9. 제 1 항에 있어서,
    상기 기준 신호는 고정 분주비를 갖는 기준 분주기에 의하여 분주되어 상기 위상 검출기로 인가되는 것을 특징으로 하는 이중대역을 갖는 위상 잠금 주파수 합성 장치.
KR1019990047950A 1999-11-01 1999-11-01 이중대역을 갖는 위상 잠금 주파수 합성 장치 KR100316845B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990047950A KR100316845B1 (ko) 1999-11-01 1999-11-01 이중대역을 갖는 위상 잠금 주파수 합성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047950A KR100316845B1 (ko) 1999-11-01 1999-11-01 이중대역을 갖는 위상 잠금 주파수 합성 장치

Publications (2)

Publication Number Publication Date
KR20010044897A true KR20010044897A (ko) 2001-06-05
KR100316845B1 KR100316845B1 (ko) 2001-12-24

Family

ID=19618007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047950A KR100316845B1 (ko) 1999-11-01 1999-11-01 이중대역을 갖는 위상 잠금 주파수 합성 장치

Country Status (1)

Country Link
KR (1) KR100316845B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727898B1 (ko) * 2006-01-06 2007-06-14 삼성전자주식회사 Ｒｆ 송수신기에서 주입-록킹된 직각 ｖｃｏ를 가지는주파수 합성 장치 및 방법
US7511581B2 (en) 2005-12-08 2009-03-31 Electronics And Telecommunications Research Institute Wide-band multimode frequency synthesizer and variable frequency divider
KR100905841B1 (ko) * 2007-06-27 2009-07-02 삼성전기주식회사 주파수 분주기 및 그를 이용하는 주파수 합성기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040044210A (ko) * 2002-11-19 2004-05-28 주식회사 쏘닉스 표면탄성파 공진기를 이용한 고주파 주파수 합성기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511581B2 (en) 2005-12-08 2009-03-31 Electronics And Telecommunications Research Institute Wide-band multimode frequency synthesizer and variable frequency divider
KR100727898B1 (ko) * 2006-01-06 2007-06-14 삼성전자주식회사 Ｒｆ 송수신기에서 주입-록킹된 직각 ｖｃｏ를 가지는주파수 합성 장치 및 방법
KR100905841B1 (ko) * 2007-06-27 2009-07-02 삼성전기주식회사 주파수 분주기 및 그를 이용하는 주파수 합성기

Also Published As

Publication number Publication date
KR100316845B1 (ko) 2001-12-24

Similar Documents

Publication Publication Date Title
US6229399B1 (en) Multiple frequency band synthesizer using a single voltage control oscillator
US6853257B2 (en) PLL circuit including a voltage controlled oscillator and a method for controlling a voltage controlled oscillator
US7170358B2 (en) Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same
US7279994B2 (en) Variable capacitance circuit having on/off switch for variable capacitance function, and voltage controlled oscillator using the variable capacitance circuit
GB2293066A (en) VCO circuit and PLL circuit thereof
KR100316845B1 (ko) 이중대역을 갖는 위상 잠금 주파수 합성 장치
AU2002257363A1 (en) Tunable voltage controlled oscillator circuit having aided acquisition and methods for operating the same
KR100339687B1 (ko) 다중대역을갖는위상잠금주파수합성장치
JPH1155114A (ja) Ｐｌｌ回路
US7276983B2 (en) Frequency synthesizer with on-chip inductor
KR20010110468A (ko) 스위칭된 인덕터를 사용하는 다중 밴드 오실레이터
KR20080029680A (ko) 이중 대역 발진기 및 이를 이용한 주파수 합성기
KR100423060B1 (ko) 위상 동기 루프를 이용한 동조 필터 회로
JPH10261918A (ja) 電圧制御発振回路
KR100313328B1 (ko) 이종 주파수 겸용 위상 동기 루프 모듈
JPH10242849A (ja) 電圧制御型高周波発振回路
KR100313327B1 (ko) 이종 주파수 겸용 위상 동기 루프 모듈
US7173497B1 (en) Sampling voltage controlled oscillator
US20050122177A1 (en) Voltage controlled oscillator for frequency synthesizer
KR100349510B1 (ko) 이종 주파수 겸용 위상 동기 루프 모듈
US6294963B1 (en) Voltage-controlled oscillator
KR100313330B1 (ko) 이종 주파수 겸용 위상 동기 루프 모듈
KR100340757B1 (ko) 이종 주파수 겸용 위상 동기 루프 모듈
KR100369098B1 (ko) 단일 버퍼증폭기를 이용한 듀얼 전압 제어 발진기
JPH0730457A (ja) Ｐｌｌシンセサイザ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080716

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee