KR20010041320A - 온도차에 적응하는 스페이서 시스템을 갖는 평면디스플레이 및 그 제조방법 - Google Patents

온도차에 적응하는 스페이서 시스템을 갖는 평면디스플레이 및 그 제조방법 Download PDF

Info

Publication number
KR20010041320A
KR20010041320A KR1020007009430A KR20007009430A KR20010041320A KR 20010041320 A KR20010041320 A KR 20010041320A KR 1020007009430 A KR1020007009430 A KR 1020007009430A KR 20007009430 A KR20007009430 A KR 20007009430A KR 20010041320 A KR20010041320 A KR 20010041320A
Authority
KR
South Korea
Prior art keywords
emitting device
spacer
light emitting
spacer system
electron
Prior art date
Application number
KR1020007009430A
Other languages
English (en)
Other versions
KR100625024B1 (ko
Inventor
스핀트크리스토퍼제이.
Original Assignee
캔디센트 테크날러지스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캔디센트 테크날러지스 코퍼레이션 filed Critical 캔디센트 테크날러지스 코퍼레이션
Publication of KR20010041320A publication Critical patent/KR20010041320A/ko
Application granted granted Critical
Publication of KR100625024B1 publication Critical patent/KR100625024B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/18—Assembling together the component parts of electrode systems
    • H01J9/185—Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655—Conductive or resistive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

평면 CRT 디스플레이에서 디스플레이의 스페이서 시스템(16)을 통해 흐르는 에너지에 의해 야기된 전자편향으로 결과로 발생할 수 있는 이미지 악화는 스페이서 시스템의 열적, 전기적 및 치수 매개변수를 적절히 제어함으로써 완화된다. 특히, 스페이서 매개변수 C는 낮은 값으로 선택된다. 매개변수 C는 αAVh2/fκAV이고, 여기서 αAV는 스페이서 시스템의 전기저항율의 평균 열계수, h는 스페이서 시스템의 높이, κAV는 스페이서 시스템의 평균 열전도도, 그리고 f는 디스플레이의 활성면적에 대한 스페이서 단면적의 비율이다. 매개변수 C는 통상 6X10-5㎥/watt 이하이다. 높이 h는 통상 0.3㎜ 이상이다.

Description

온도차에 적응하는 스페이서 시스템을 갖는 평면 디스플레이 및 그 제조방법{DESIGN AND FABRICATION OF FLAT-PANEL DISPLAY HAVING TEMPERATURE-DIFFERENCE ACCOMMODATING SPACER SYSTEM}
평면 CRT 디스플레이는 기본적으로 전자방출장치와 광방출장치로 구성된다. 주로 캐소드라 불리는 전자방출장치는 넓은 영역에 걸쳐 전자들을 방출하는 전자방출소자를 포함한다. 방출된 전자들은 광방출장치의 대응하는 영역에 걸쳐 분포된 광방출소자로 향한다. 전자가 충돌할 때, 광방출소자는 디스플레이의 표시면에 이미지를 생성하는 광을 방출한다.
평면 CRT 디스플레이의 전자방출장치 및 광방출장치는 전자가 전자방출장치에서 광방출장치로 이동하는 활성영역을 갖는 밀봉 인클로져를 형성하기 위해 통상 대략 환형상의 외벽을 통해 서로 연결된다. 디스플레이를 효율적으로 동작시키기 위해 밀봉 인클로져의 압력은 매우 낮아야 하고, 통상 10-6torr 이하이다. 따라서 디스플레이의 외부-내부 기압차는 통상 1atm에 가깝다.
평면 CRT 디스플레이의 전자방출장치 및 광방출장치는 대개 매우 얇다. 적어도 10㎠의 유효 표시영역을 갖는 평면 CRT 디스플레이에서 전자방출장치 및 광방출장치는 통상 독립적으로는 외부-내부 압력차에 견딜 수 없다. 따라서 공기압 및 다른 외력이 디스플레이를 파괴하는 것을 방지하기 위해 밀봉 인클로져내에 스페이서(또는 지지체) 시스템이 통상 제공된다. 내부 스페이서 시스템은 또한 전자방출장치와 광방출장치 사이에서 비교적 균일한 간격을 유지한다.
스페이서 시스템은 통상 디스플레이의 표시면에서 볼 수 없도록 배치된 횡으로 분리된 스페이서 그룹로 구성된다. 스페이서는 벽 또는 기둥과 같은 여러 가지 방식으로 형상화될 수 있다. 스페이서의 형태와는 관계없이 디스플레이의 전자 흐름은 스페이서가 차지하지 않는 활성영역의 부분들에서 발생한다.
반대로 스페이서 시스템의 존재는 전자 흐름에 영향을 미칠 수 있다. 예를 들어 전자들이 우연히 스페이서 시스템에 충돌하여 전기적으로 대전되는 경우가 있다. 스페이서 시스템의 주변의 전계가 변화한다. 결과적으로 전자 궤도가 영향을 받아 표시면에 생성된 이미지의 악화를 초래한다. 스핀트(Spindt) 외 다수의 미국 특허 5,532,548 및 쉬미드(Schmid) 외 다수의 미국 특허 5,675,212에서 논의한 바와 같이 전극은 통상 스페이서벽의 존재로 인해 발생하는 악영향을 극복하기 위해 스페이서 시스템의 벽의 전면을 따라 제공된다.
짧게 말해서 스페이서 시스템 설계는 전체 평면 CRT 디스플레이 설계의 중요한 부분이다. 스페이서 시스템은 여러 가지 주변 상황에 좌우된다. 스페이서 시스템은 이미지 악화를 초래하지 않으면서 광범위한 주변 상황에 적응할 수 있는 것이 중요하다.
본 발명은 음극선관("CRT") 형태의 평면 디스플레이에 관한 것이다. 특히, 본 발명은 디스플레이에 미치는 공기압과 같은 외력에 견디는 스페이서 시스템을 갖는 평면 CRT 디스플레이의 설계 및 제조에 관한 것이다.
도 1은 본 발명에 따라 설계된 스페이서 시스템을 갖는 평면 CRT 디스플레이의 측면 단면도이다.
도 2는 도 1의 평면 CRT 디스플레이의 평면 단면도이다. 도 1의 단면은 도 2의 평면 1-1을 따라 취한 것이다. 도 2의 단면은 도 1의 평면 2-2를 따라 취한 것이다.
도 3은 도 1의 평면 CRT 디스플레이의 한 실시예에서 코어 일부의 측면 단면도이다.
도면 및 바람직한 실시예에 대한 설명에서 동일 또는 매우 유사한 항목 또는 항목들임을 나타내기 위해 같은 인용부호를 사용한다.
본 발명자는 평면 CRT 디스플레이의 전자방출장치와 광방출장치 사이에 배치된 내부 스페이서 시스템을 통해 흐르는 열에너지(가열)가 이미지 악화를 초래할 수 있다고 판단하였다. 에너지 흐름은 스페이서 시스템의 높이에 따른 온도차의 형태로 명백히 나타난다. 온도차 때문에 스페이서 시스템의 전기저항율은 높이에 따라 변화한다. 디스플레이 동작 동안 스페이서 시스템을 통해 전류가 흐를 때 스페이서 시스템의 높이에 따른 전기저항율의 변화는 스페이서 시스템을 따른 전위 필드가 에너지 흐름이 없는 경우 또는 온도차가 없는 경우에 스페이서 시스템을 따라 존재하는 전위 필드와 차이가 나도록 한다.
전자가 전자방출장치에서 광방출장치로 이동할 때 온도차를 유발하는 전위 필드 변화는 전자를 편향시킨다. 그렇게 편향된 전자들의 몇몇은 충분히 멀리 옆으로 빠져 선과 같은 의도하지 않은 특징이 디스플레이의 표시면에 나타나도록 한다. 온도차는 전자방출장치 또는 광방출장치의 열방산 또는 디스플레이 외부 환경에 있어서 고휘도와 같은 극단적인 상태로부터 발생할 수 있다.
본 발명자는 이러한 이미지 악화가 스페이서 시스템의 열적, 전기적 및 치수 특성을 적절히 제어함으로써 완화될 수 있다고 생각했다.
특히 본 발명에 따라 설계된 평면 디스플레이는 전자방출장치, 광방출장치 및 스페이서(또는 지지체) 시스템을 포함한다. 광방출장치는 광방출장치의 외표면에서 이미지를 생성하기 위해 디스플레이의 활성영역에서 전자가 전자방출장치로부터 광방출장치로 이동하는 밀봉 인클로져를 형성하기 위해 통상 환형상 외벽을 통해 전자방출장치에 연결된다. 전자방출장치와 광방출장치 사이에 위치한 스페이서 시스템은 디스플레이에 미치는 외력을 견딜 수 있다. 전자방출장치에서 광방출장치로(또는 반대로) 측정될 때 스페이서 시스템의 높이는 통상 적어도 0.3㎜이고, 0.5㎜ 이상이 바람직하다.
스페이서 시스템은 대개 스페이서 매개변수 C가 6X10-5㎥/watt 또는 그 미만이다. 스페이서 매개변수 C는 αAVh2/fκAV로 정의되고, 여기서 αAV는 스페이서 시스템의 전기저항율의 평균 열계수, h는 스페이서 시스템의 높이, κAV는 대략 실온에서의 스페이서 시스템의 평균 열전도도, 그리고 f는 광방출장치의 외표면에 대해 대략 수직 방향에서 볼 때 활성영역의 면적에 대한 활성영역내 스페이서 시스템이 차지하는 평균 단면의 비율이다. 매개변수 C는 10-5㎥/watt 또는 그 미만인 것이 바람직하며, 10-7㎥/watt 또는 그 미만인 것이 더욱 바람직하다.
스페이서 시스템의 높이에 따른 온도차로 발생하는 전자편향은 일반적으로 스페이서 매개변수 C의 값이 감소할 때 줄어든다. 매개변수 C를 6X10-5㎥/watt 또는 그 미만으로 선택함으로써 상기 전자편향에 의해 발생하며 디스플레이의 표시면에 나타나는 의도하지 않은 특징과 같은 형태로 명백히 나타나는 이미지 악화는 크게 줄어든다. 매개변수 C가 10-6㎥/watt 또는 그 미만일 때, 특히 매개변수 C가 10-7㎥/watt일 때, 상기 형태의 이미지 악화는 통상 스페이서 시스템을 통해 흐르는 열에너지의 통상적인 속도 때문에 본질적으로 무시된다.
본 발명에 따른 평면 CRT 디스플레이를 제조하는데 있어서는 바라지 않은 전자편향의 결과로 발생하는 이미지 악화를 방지하기 위해 스페이서 시스템의 열적, 전기적 및 치수 매개변수가 먼저 선택된다. 이는 통상 스페이서 매개변수 C를 낮게 구성하는 것을 수반한다. 특히, 매개변수 C는 이전에 언급한 기준에 따라 선택된다. 그 후 디스플레이를 형성하기 위해 전자방출장치, 광방출장치 및 스페이서 시스템이 각각의 치수 매개변수, 특히 면적 비율 f에 따라 조립된다.
본 발명의 원리에 따라 스페이서 시스템을 설계함으로써 평면 CRT 디스플레이는 열에너지가 스페이서 시스템을 흐르는 통상적인 속도에 용이하게 적응할 수 있다. 따라서 본 발명은 평면 CRT 디스플레이의 설계 및 제조에 많은 개선을 제공한다.
본 발명은 디스플레이의 전자방출장치와 광방출장치 사이에 위치한 내부 스페이서 시스템의 높이에 따른 온도차로 발생하는 이미지 악화를 감소시키거나 방지하도록 평면 CRT 디스플레이를 설계하는 기술을 제공한다. 이 평면 CRT 디스플레이에서 전자방출은 통상 전계방출 원리에 따라 발생한다. 본 발명에 따라 설계된 전계방출 평면 CRT 디스플레이(때로는 전계방출 디스플레이라고도 함)는 평면 텔레비전이나 개인용 컴퓨터, 랩톱 컴퓨터 또는 워크스테이션용 평면 비디오 모니터로서 기능할 수 있다.
다음 설명에서 용어 "전기절연성"(또는 "유전체")은 일반적으로 1012ohm-㎝보다 큰 저항율을 갖는 재료에 적용한다. 따라서 용어 "전기적 비절연성"은 1012ohm-㎝ 아래의 저항율을 갖는 재료를 나타낸다. 전기적 비절연성 재료는 (a) 저항율이 1 ohm-㎝ 미만인 전기전도성 재료와 (b) 저항율이 1 ohm-㎝ 내지 1012ohm-㎝의 범위에 있는 전기저항성 재료로 나뉘어진다. 마찬가지로 용어 "전기적 비전도성"은 적어도 1 ohm-㎝의 저항율을 갖는 재료를 나타내고, 전기저항성 및 전기절연성 재료를 포함한다. 이들 항목들은 10 volts/㎛ 이하의 전계에서 결정된다.
아래에 기술된 각각의 전기적 비절연성 전극은 105ohm-㎝ 이하의 저항율을 갖는다. 따라서 전기적 비절연성 전극들은 전기전도성 재료 또는/및 1 ohm-㎝ 내지 105ohm-㎝ 사이의 저항율을 갖는 전기저항성 재료로 형성될 수 있다. 각각의 전기적 비절연성 전극의 저항율은 통상 103ohm-㎝ 이하이다.
도 1 및 도 2는 본 발명에 따라 설계된 전계방출 디스플레이("FED")의 측면 및 평면도를 개략적으로 나타낸다. 도 1 및 도 2의 FED의 주요 구성요소는 전계방출 전자방출장치(또는 필드 에미터)(10), 광방출장치(12), 환형상 외벽(14) 및 대략 평행한 스페이서벽(16) 그룹으로 형성된 스페이서 시스템이다. 필드 에미터(10) 및 광방출장치(12)는 통상 10-6torr 또는 그 미만의 고진공으로 유지된 밀봉 인클로져(18)를 형성하기 위해 외벽(14)을 통해 서로 연결된다. 스페이서벽(16)은 인클로져(18)내의 장치(10, 12) 사이에 위치한다. 따라서 외벽(14)은 각각의 스페이서벽(16)을 측변으로 둘러싸게 된다.
필드 에미터(10)는 대략 편평한 전기절연성 베이스플레이트(20)와 이 베이스플레이트(20)의 내표면 위에 놓이는 패턴화층(22) 그룹으로 구성된다. 광방출장치(12)는 대략 편평한 투명 페이스플레이트(24)와 이 페이스플레이트(24)의 내표면 위에 놓이는 패턴화층(26) 그룹으로 구성된다. 베이스플레이트(20)와 페이스플레이트(24)는 실질적으로 서로 평행하게 연장된다. 패턴화층(22) 및 패턴화층(26)은 여러 가지 방법으로 구성될 수 있다. 층(22) 및 층(26)의 구성의 한 예는 아래 도 3에 도시되어 있다.
필드 에미터(10)의 패턴화층(22)은 밀봉 인클로져(18)의 활성영역(28)에서 스페이서벽(16) 사이의 공간을 통과하는 전자를 선택적으로 방출하는 2차원으로 배열된 전계방출 전자방출소자 세트(도 1 또는 도 2에는 도시되어 있지 않음)를 포함한다. 활성영역(28)의 경계는 도 1 및 도 2에서 개략적으로 점선으로 도시되어 있다. 각각의 전자방출소자 세트에 의해 방출된 전자들은 광방출장치(12)의 패턴화층(26)에 제공된 2차원으로 배열된 광방출소자(마찬가지로 도 1 또는 도 2에는 도시되어 있지 않음)의 대응하는 광방출소자에서 끝나는 궤도를 대략 추종하도록 제어(조정)된다. 도 1의 항목 30은 통상적인 전자 궤도를 나타낸다. 충돌하는 전자에 의해 충격을 받을 때, 광방출소자는 활성영역(28)에 대응하는 영역의 페이스플레이트(24)의 외표면(표시면) 상에 이미지를 생성하는 광을 방출한다.
도 1 및 도 2의 평면 CRT 디스플레이는 흑백 또는 칼라 디스플레이일 수 있다. 각각의 전자방출소자 세트와 이에 대향하여 위치한 대응하는 광방출소자는 흑백의 경우에는 픽셀 또는 칼라의 경우에는 서브픽셀을 형성한다. 평면 디스플레이가 칼라 디스플레이일 때 적, 청 및 녹색의 각각에 대하여 하나씩 모두 3개의 서브픽셀이 한 픽셀을 형성한다.
디스플레이 동작 동안 광방출장치(12)는 필드 에미터(10)와는 상당히 차이가 나는 온도를 가질 수 있다. 상기한 바와 같이, 온도차는 필드 에미터(10) 또는 광방출장치(12)의 열방산 및/또는 높은 외부 휘도, 예를 들어 강한 태양광과 같은 지수 때문에 발생할 수 있다. 장치(10, 12)가 상당히 다른 평균 온도를 가질 때 스페이서벽(16)의 높이 h에 따라 상당한 온도차가 통상적으로 존재하고, 여기에서 스페이서벽 높이는 필드 에미터(10)에서 광방출장치(12)까지(또는 반대로) 측정된다. 그 후 열에너지(가열)는 스페이서벽(16)을 통해 장치(12, 10) 중 어느 것이 보다 더 높은 온도를 갖는지에 따라 광방출장치(12)에서 필드 에미터(10)로 또는 그 반대로 흐른다.
예를 들어 1℃ 정도의 온도차가 스페이서벽(16)의 높이를 따라 발생할 수 있따. 이 온도차는 베이스플레이트(20)의 외표면에 가까운 공기와 페이스플레이트(24)의 외표면에 가까운 공기 사이의 상당히 큰(예를 들어 10배 이상) 온도차로 발생하고, 이 큰 온도차의 대부분은 베이스플레이트(20)와 페이스플레이트(24)의 외표면을 따른 공기경계층을 따라 떨어진다. 심각한 경우에 벽(16)의 높이에 따른 온도차는 5℃에 이를 수 있다.
각각의 스페이서벽(16)은 그 스페이서벽(16)의 전체 높이를 따라 연속적으로 연장하는 전기적 비절연성, 즉 전기전도성 및/또는 전기저항성 재료를 포함한다. 광방출장치(12)의 패턴화층(26)은 필드 에미터(10)에서 층(22)의 전기적 비절연층에 나타나는 전압보다 훨씬 높은 전압, 통상 5,000-10,000 volts 더 높은 전압으로 유지되는 애노드를 포함한다. 결과적으로 벽(16)을 통해 전류가 흐르게 된다. 양의 스페이서벽 전류 흐름의 방향은 광방출장치(12)에서 필드 에미터(10)로 향하는 방향이다. 스페이서벽 전류는 벽(16)을 따른 전위 필드에 영향을 미친다.
한 재료의 전기저항율은 통상 온도에 따라 변화한다. 따라서 스페이서벽(16)의 높이에 따른 온도차는 통상 스페이서벽 전기저항율, 특히 전기적 비절연성 스페이서벽 재료의 전기저항율이 스페이서벽 높이를 따라 변화하도록 유발한다. 벽(16)을 통한 전류 흐름 때문에 높이에 따른 벽(16)의 전기저항율의 변화는 벽(16)을 따른 전위 필드가 벽(16)에 온도차가 없는 경우에 벽(16)을 따라 존재하는 전위 필드와 차이가 나도록 유발한다. 벽(16)이 본 발명에 따라 설계되지 않으면 벽(16)을 따라 변형된 전위 필드는 필드 에미터(10)에 의해 방출된 전자, 특히 벽(16) 근처의 전자방출소자들로부터 방출된 전자들이 필드 에미터(10)와 만나는 경우 또는 광방출장치(12)와 만나는 경우에 벽(16)의 온도가 보다 높은지 또는 그렇지 않은지에 따라 벽으로부터 멀리 또는 벽을 향하여 편향되도록 유발한다.
통상 종래 방식으로 설계된 고전압 FED 스페이서 시스템, 즉 본 발명에 따라 설계되지 않은 스페이서 시스템에서는 스페이서 시스템의 높이를 따라 1℃ 만큼 높은 온도차가 용이하게 발생할 수 있다. 종래 방식으로 설계된 고전압 FED 스페이서 시스템에 걸쳐서 나타나는 1℃ 온도차는 디스플레이의 표시면상에 나타나는 바라지 않은 특징(형상), 통상 바라지 않은 선을 초래하는 전자편향을 발생할 수 있다.
본 발명에 따라, 스페이서벽(16)의 열적, 전기적 및 치수 특성은 스페이서벽(16)을 따른 온도차의 결과로서 발생하고, 감소되지 않은 경우에 페이스플레이트(24)의 외표면상에 바라지 않은 특징들이 나타나도록 유발하는 전자편향을 방지하기 위해 선택된다. 특히, 벽(16)의 열적, 전기적 및 치수 특성들은 스페이서 열적/치수 매개변수 C가 6X10-5㎥/watt 또는 그 미만이 되도록 선택된다. 스페이서 매개변수 C는 10-6㎥/watt 또는 그 미만이 바람직하고, 10-7㎥/watt 또는 그 미만이 보다 바람직하다.
스페이서 매개변수 C는 다음과 같이 주어진다.
여기서, αAV는 대략 실온에서 스페이서벽(16)에 대한 전기저항율의 평균 열계수, h는 벽(16)의 평균 높이, κAV는 대략 실온에서 벽(16)에 대한 평균 열전도도, 그리고 f는 페이스플레이트(24)의 외표면에 대해 대략 수직방향에서 볼 때 활성영역(28)의 평균 (단면)면적 AA에 대한 활성영역(28)내 스페이서벽(16)이 차지하는 평균 단면적 AS의 비율이다. 도 1에 표시된 바와 같이, 스페이서벽 높이 h는 벽(16)이 층(22)에 접촉하는 전자방출장치(10)의 내표면에서 벽(16)이 층(26)에 접촉하는 광방출장치(12)의 내표면까지(또는 반대로) 측정된다. 스페이서 면적 비율 f는 다음과 같이 주어진다.
감소한 스페이서 매개변수 C는 2가지 기본 방식으로 작용하여 전자편향을 감소시킨다. 먼저 매개변수 C의 h/fκAV부분을 감소시킴으로써 스페이서벽(16)의 높이에 따른 온도차가 열에너지를 높이를 가로질러 벽(16)을 따라 흐르게 하는 주어진 일련의 주변 상황(예를 들어 광방출장치(12) 또는 필드 에미터(10)에 대한 태양광) 때문에 감소된다. 두번째로 매개변수 C의 αAVh 부분을 감소시킴으로써 어떤 결과적으로 발생하는 통상 감소된 온도차가 벽(16)의 높이에 걸쳐서 발생하더라도 전자편향은 감소된다. 상기한 방식으로 매개변수 C의 값을 선택함으로써 벽(16)의 높이에 걸치는 온도차로 발생하는 전자편향에 의해 야기된 이미지 악화는 크게 감소되고, 매개변수 C가 충분히 작을 때, 열에너지가 벽(16)을 통해 흐르는 경우의 높은 값 때문에 실질적으로 제거된다.
도 1의 평면 디스플레이에서 스페이서벽(16)의 평균 높이 h는 대개 적어도 0.3㎜이다. 높이 h는 적어도 0.5㎜인 것이 바람직하다. 높이 h는 1.0㎜ 또는 그 이상인 것이 보다 바람직하다.
스페이서벽(16)은 전기절연성, 전기저항성 및 전기전도성 재료로 다양하게 구성된다. 예를 들어 각각의 스페이서벽(16)은 전기적 비전도성 주벽(主壁)(또는 주부)과 주벽 바깥면의 한쪽 또는 양쪽의 패턴화된 전기적으로 비절연성인 코팅층으로서 구성될 수 있다. 특히, 비전도성 주벽은 전기저항성 재료와 가능한 경우 전기절연성 재료로 구성된다. 패턴화된 비전도성 코팅은 전기전도성 또는/및 전기저항성 재료로 구성된다. 각각의 스페이서벽(16)에 대한 패턴화된 비절연성 코팅은 또한 벽(16)이 패턴화층(22)과 패턴화층(26)에서 필드 에미터(10) 및 광방출장치(12)와 접촉하는 경우에 대향하는 주벽 모서리의 한쪽 또는 양쪽을 가로질러 연장될 수 있다.
스페이서벽(16)의 비전도성 주벽은 내부적으로 여러 가지 방법으로 구성될 수 있다. 각각의 주벽은 하나의 층 또는 하나의 적층 그룹으로 형성될 수 있다. 통상의 실시예에서, 각각의 주벽은 기본적으로 실온(20-25℃) 또는 표준온도(0℃)와 같은 주어진 온도에서 비교적 일정한 전기저항율을 갖는 전기저항성 재료로 형성된 벽형상 기판으로 구성된다. 대안적으로 각각의 주벽은 주어진 온도에서 비교적 균일한 전기저항율을 갖는 전기저항성 코팅으로 양 기판 면에 피복된 전기절연성 벽형상 기판으로 형성될 수 있다. 저항성 코팅의 두께는 통상 0.01-0.1㎛ 정도이다. 각각의 경우에 각각의 주벽의 저항성 재료는 그 주벽의 전체 높이를 따라 연속적으로 연장된다.
또한, 각 주벽의 저항성 재료는 통상 제 2 전자방출을 억제하는 얇은 전기적으로 비전도성인 코팅으로 양면에 피복된다. 제 2 방출 억제 코팅은 통상 전기저항성 재료로 구성된다.
스페이서벽(16) 구성의 특정 예는 스핀트 외 다수의 미국 특허 5,614,781, 앞에서 인용한 스핀트 외 다수의 미국 특허 5,532,548 및 또한 앞에서 인용한 쉬미드 외 다수의 미국 특허 5,675,212에 개시되어 있다. 이들 3개의 특허의 내용은 참조성 본 명세서에 포함되어 있다. 스페이서벽(16)이 필드 에미터(10)와 광방출장치(12) 사이에 제공하는 저항은 대개 5X109- 5X1011ohm-㎠, 통상 1011ohm-㎠ 정도이고, 활성영역 AA로 나뉘어진다.
스페이서벽(16)이 실질적으로 단일 재료로 구성될 때 전기저항율의 평균 열계수 αAV와 평균 열전도도 κAV는 각각 그 재료의 전기저항율의 열계수 및 열전도도로 간단하게 표현된다. 각각의 스페이서벽(16)이 복수의 재료로 구성될 때 전기저항율의 열계수 αAV는 동질, 즉 단일 재료로 구성되고, 임의의 온도에서 동일한 전기저항을 나타내며, 따라서 상기 스페이서벽(16)과 동일한 온도에 따른 전기저항 변화를 나타내는 그외의 점에서는 동일한 스페이서벽의 전기저항율의 열계수로서 얻어진다. 마찬가지로 열전도도 κAV는 동일한 열전도도를 나타내는, 즉 주어진 온도차에 대하여 상기 벽(16)과 동일한 양의 가열을 실시하는, 그외의 점에서는 동일한 동질의 스페이서벽의 열전도도로서 얻어진다.
평균 스페이서 단면적 AS는 다음 수학식 3
으로부터 계산된 역가중(inverse-weighted) 스페이서 단면적이고, 여기서 y는 수직방향, 페이스플레이트(24)의 외표면에 수직인 방향으로의 거리 변수이고, Ay는 페이스플레이트 외표면에 대해 수직방향에서 볼 때 수직 거리 y의 함수로서 스페이서벽(16)의 국부 단면적이다. 층(22)에서 층(24)로 이동하는데 있어서 벽(16)이 비교적 일정한 단면적 AS0를 가지면, 수학식 3을 적용함으로써 스페이서 단면적 AS의 값으로서 AS0가 구해진다.
각각의 스페이서벽(16)은 활성영역(28)의 일부를 차지한다. 특히, 각각의 벽(16)은 도 1 및 도 2의 실시예에서 벽 길이의 양쪽 단에서 활성영역(28)의 전체 길이를 약간 넘어서 연장된다. 또한 활성영역(28)의 경계는 도 1 및 도 2의 실시예에서 대략 벽(16)의 처음 및 마지막의 중심선을 통과한다. 부가적인 스페이서(도시되지 않음), 통상 스페이서벽이 활성영역(28) 바깥쪽의 밀봉 인클로져(18)에 위치할 수 있다는 점에 주목하자. 만일 존재하는 경우에, 상기 부가적인 스페이서는 수학식 1의 매개변수 C를 좌우하는 열적으로 고려해야 하는 사항에 그리 영향을 미치지 않으며, 따라서 여기에서는 고려되지 않는다.
스페이서 영역 면적 비율 f는 스페이서벽(16)의 치수 및 수치 특성의 항으로 특성화될 수 있다. 벽(16)의 두께가 수직 거리 y의 함수로서 대략 일정한 도 1 및 도 2에 도시된 경우를 생각하자. 활성영역(28)의 부분들을 통해 연장되는 처음 및 마지막 벽(16)을 포함하는 벽(16)의 수을 N이라 하자. 벽(16)은 통상 근사적으로 동일한 평균 두께 t를 갖는다. 수학식 3을 사용하면, 평균 스페이서 단면적 AS는 대략 (N-1)t1이며, 여기서 l은 벽(16)과 평행한 방향의 활성영역(28)의 길이이다. 활성영역 AA는 wl이고, 여기서 w는 벽(16)과 수직인 방향의 활성영역(28)의 폭이다. 따라서 도 1 및 도 2의 실시예에 대한 면적 비율 f는 대략 다음과 같이 주어진다.
연속하는 스페이서벽(16)은 통상 대략 동일한 간격으로 분리되어 있다. 활성영역(28)의 폭 w는 (N-1)(s+t)이다. 스페이서 간격이 대략 동일한 경우에 도 1 및 도 2의 실시예에 대한 근사적인 결과는 다음과 같다.
폭의 관점에서 스페이서벽(16)의 N이 모두 활성영역(28)내에 완전히 위치할 때 수학식 5을 이용하여 스페이서 면적 비율 f를 대략적으로 구할 수 있다는 점에 주목하자. 그 경우에 평균 스페이서 단면적 AS는 Ntl이다. 따라서 활성영역(28)의 폭 w는 대략 N(s+t)l 이다. 이와 같이 변형될 때 면적 AA및 AS의 몫으로 다시 수학식 5가 얻어진다.
도 1 및 도 2의 FED의 설계 및 제조는 일반적으로 다음과 같은 방식으로 실시된다. 스페이서벽(16)의 열적 및 치수 매개변수는 먼저 의도적으로 스페이서 매개변수 C를 낮게, 통상 6X10-5㎥/watt 또는 그 미만으로 구성하기 위해 선택된다. 매개변수 C는 10-6㎥/watt 또는 그 미만으로 구성되는 것이 바람직하며, 10-7㎥/watt 또는 그 미만으로 구성되는 것이 보다 바람직하다. 선택된 설계에 따라 필드 에미터(10), 광방출장치(12), 외벽(14) 및 스페이서벽(16)을 개별적으로 제조한 후 구성요소(10, 12, 14 및 16)는 FED를 형성하기 위해 스페이서 면적 비율 f의 선택된 값에 의해 지시된 값에 따라 조립된다. 조립 공정은 밀봉 디스플레이의 밀봉 인클로져(18)내 압력이 소정의 고진공 레벨이 되도록 하는 방식으로 실행된다.
다시 수학식 1에서, 다음과 같은 고려 사항이 스페이서 시스템의 설게에서 스페이서 매개변수 C의 중요성을 나타낸다. 오옴의 법칙, 쿨롱의 법칙, 라플라스 방정식(가열 및 전계에 대한) 및 뉴톤의(힘-질량) 법칙을 적용함으로써 (a) 스페이서벽(16)의 높이 h에 따른 온도차 ΔT와 (b) 전자방출장치(10)에서 광방출장치(12)로 이동하는 전자의 궤도가 벽(16)을 통해 흐르는 열에너지 때문에 옆길로 빠지는(편향되는) 양 Δx가 다음과 같은 근사 종속을 갖는다는 것을 알 수 있다.
여기서, 전력밀도 매개변수 P는 활성영역 AA으로 분할된 스페이서벽(16)의(에 흐르는) 전력이다. 벽(16)의 전력은 열에너지가 벽(16)을 통해 흐르는 속도이다. 대안적으로 전력밀도 매개변수 P는 스페이서 면적 비율 f와 벽(16)의 전력밀도(에너지 흐름의 방향에 수직에서 볼 때 단위 단면적 당 전력)의 곱이다.
열에너지(또는 전력)가 광방출장치(12)에서 스페이서벽(16)을 통하여 필드 에미터(10)로 흐를 때 스페이서벽(16)이 장치(12)와 만나는 곳의 온도는 벽(16)이 에미터(10)와 만나는 곳의 온도보다 높다. 전자는 가장 가까운 벽(16)을 향하여 편향된다. 이러한 경우는 예를 들어 전력밀도 매개변수 P, 온도차 ΔT 및 전자편향 Δx에 대한 양의 값에 대응할 수 있다. 열에너지가 에미터(10)에서 벽(16)을 통하여 장치(12)로 흐를 때에는 반대의 경우가 발생한다.
수학식 6 및 수학식 7을 조합하면 다음과 같이 된다.
여기서 수학식 8의 우측 부분을 얻기 위해 수학식 1의 스페이서 매개변수 C의 정의가 사용되었다.
특정한 주변 환경(태양광과 같은) 하에서 전력밀도 매개변수 P는 대략 일정하다. 수학식 8의 우측 부분이 나타내는 바와 같이 수학식 8의 중간 부분에서 2개의 괄호 항들은 스페이서 매개변수 C를 형성한다. 스페이서 매개변수 C를 h/fκAV부분을 감소시킴으로써 스페이서벽(16)을 따른 온도차 ΔT는 수학식 6에 따라 전력밀도 매개변수 P의 소정값에 대해 (대략적으로) 비례하여 감소된다. 온도차 ΔT의 결과값에서 매개변수 C의 αAV부분을 감소시키면 편향 Δx는 수학식 7에 따라 (대략적으로) 비례하여 감소된다. 주변 상황의 변화로 온도차 ΔT가 증가하도록 전력밀도 매개변수 P가 증가할 때 소정의 허용가능한 편향값 Δx에 대하여 매개변수 C는 감소되어야 한다.
수학식 8은 다음과 같이 변형될 수 있다.
여기서 β는 베이스플레이트(20) 및 페이스플레이트(24)와 접촉하는 것에 종속하는 무차원 매개변수이다. 매개변수 β는 대개 0.05-0.15이고, 통상적으로 0.11이다.
온도차 ΔT 때문에 페이스플레이트 외표면에 나타나는 선과 같은 바라지 않은 특징을 유발하지 않으면서 발생할 수 있는 편향 Δx의 최대값은 통상적으로 4㎛이다. 의도하지 않은 특징이 페이스플레이트(24)의 외표면에 나타나도록 하는 전자편향을 발생하지 않으면서 도 1 및 도 2의 FED에 의해 적응 가능한 전력밀도 매개변수 P의 최대값은 적어도 30 watts/㎡이 바람직하며, 또 적어도 100 watts/㎡가 보다 바람직하며, 특히 적어도 300 watts/㎡가 더 바람직하다. 매개변수 β에 대하여 앞에서 주어진 0.11의 통상적인 값에서, 전력밀도 매개변수 P가 대략 30 watts/㎡이고, 스페이서 매개변수 C가 매개변수 C에 대하여 앞에서 주어진 바람직한 최대값인 10-6㎥/watt 또는 이보다 약간 아래일 때, 수학식 9를 적용하면 편향 Δx는 4㎛의 통상적인 최대 수용 가능한 Δx 값보다 약간 작아진다. 매개변수 P가 대략 100 watts/㎡일 때, 편향 Δx는 매개변수 C가 3X10-7㎥/watt 또는 그보다 약간 아래인 경우의 통상적인 최대 수용가능한 Δx 값보다 약간 작다. 매개변수 P가 300 watts/㎡이고, 매개변수 C가 앞에서 주어진 보다 바람직한 최대값 C인 10-7㎥/watt 또는 그보다 약간 아래일 때, 편향 Δx는 통상적인 최대 수용가능한 Δx 값보다 약간 작다.
몇몇 경우에 전력밀도 매개변수는 1000 watts/㎡ 정도까지 갈 수 있다. 상기 경우에 있어서 스페이서 매개변수 C는 3X10-8㎥/watt 또는 그 미만으로 설정된다. 매개변수 β의 통상적인 값에서 편향 Δx는 4㎛의 통상적인 최대 수용가능한 Δx 값보다 약간 작다. 대안적으로 매개변수 C를 3X10-8㎥/watt 또는 그 미만으로 설정하면 매개변수 P가 1000 watts/m 정도일 때 최대 Δx 값을 0.4㎛ 이하로 할 수 있다. 결과적으로 특정 계수에 의한 매개변수 P의 감소는 편향 Δx의 값을 대략 동일한 계수에 의해 감소하도록 할 수 있다.
도 3은 도 1의 FED의 코어의 한 실시예를 나타낸다. 도 3의 실시예에서 필드 에미터(10)의 패턴화층(22)은 하부 전기적 비절연성 에미터 영역(50), 절연층(52), 대략 평행한 제어전극(54) 그룹, 2차원으로 배열된 전계방출 전자방출소자(56) 세트 및 포커싱 시스템(58)으로 구성된다. 베이스플레이트(10)의 내표면상에 위치하는 하부 비절연성 영역(50)은 행방향, 즉 FED에서 픽셀의 행을 따른 방향으로 연장하는 대략 평행한 에미터 전극 그룹을 포함한다. 또한 비절연성 영역(50)은 대개 에미터 전극위에 위치하는 전기저항층을 포함한다. 유전체층(52)이 비절연성 영역(50)위에 위치한다.
제어전극(54)은 유전체층(52)의 상부에 위치한다. 각각의 제어전극(54)은 (a) 열방향, 즉 FED에서 픽셀의 열을 따른 방향으로 연장하는 주제어부(60)와 (b) 주제어부(60)에 인접하는 한 세트의 보다 얇은 게이트부(62)로 구성된다. 대응하는 한 세트의 제어구멍(64)은 각각의 주제어부(60)를 통하여 연장된다. 각각의 게이트부(62)는 하나의 제어구멍(60)에 걸친다. 도 3의 실시예에서 각각의 게이트부(62)는 부분적으로 그의 주제어부(60)를 가로질러 연장된다. 도 3은 열방향이 수평으로 연장되는 도면의 평면에 평행한 하나의 제어전극(54)을 나타낸다.
각각의 전자방출소자(56)는 한 제어전극 위치에서 유전체층(52)을 통해 비절연성 영역(50) 아래로 연장하는 개구에 위치하고, 그 위에 위치하는 게이트부(62)의 대응하는 개구를 통해 노출된다. 유전체층(52)과 게이트부(62)를 관통하는 개구는 도 3에 도시되어 있지 않다. 2차원으로 배열된 여러 세트의 전자방출소자(56)는 제어구멍(64)의 측벽에 의해 측면으로 한정된다. 전자방출소자(56)는 도 3에 정성적으로 도시되어 있다. 통상의 구현에서 소자(56)는 수직형 콘 또는 첨예한 필라멘트로 형상화된다.
포커싱 시스템(58)은 제어전극(54), 특히 주제어부(60) 상에 위치하고, 구멍(54) 사이의 영역(도 3에는 도시되어 있지 않음)의 유전체층(52)까지 아래로 연장된다. 상기 베이스플레이트(20)의 내표면에 대해 대략 수직 방향에서 볼 때 포커싱 시스템(58)은 일반적으로 격자형상 패턴으로 구성된다. 시스템(58)은 베이스 포커싱 구조체(66)와, 베이스 포커싱 구조체(66)의 상부에 위치하고, 부분적으로 그의 측벽 아래로 연장되는 전기전도성 포커스 코팅(68)으로 구성된다. 포커싱 구조체(66)는 전기절연성 및/또는 전기저항성 재료로 형성된다. 구성요소(50, 52, 54, 56 및 58)의 통상적인 구현에 대한 다른 정보는 1998년 5월 27일 출원된 스핀트 외 다수의 국제출원 PCT/US98/09907 및 1998년 10월 27일 출원된 클리브(Cleeves) 외 다수의 국제출원 PCT/US98/22717에 개시되어 있다.
도 3의 실시예에서 광방출장치(12)의 패턴화층(26)은 2차원으로 배열된 형광체 광방출소자(70), "블랙 매트릭스"(72) 및 FED에 있어서 애노드(또는 컬렉터)로 기능하는 전기전도성 광반사층(74)으로 구성된다. 광방출소자(70)는 복수 세트의 전자방출소자(56)의 바로 맞은편에 각각 페이스플레이트(24)의 내표면상에 위치한다. 블랙 매트릭스(72)는 광방출소자(70) 사이의 격자형상 공간에서 페이스플레이트(24)의 내표면 위에 위치한다. 제조 정렬 허용오차를 제공하는 금속 조각(도시하지 않음)이 블랙 매트릭스(72)의 모서리부 아래에 위치할 수 있다. 광반사 애노드층(74)이 광방출소자(70)와 블랙 매트릭스(72) 상에 위치한다. 구성요소(70, 72 및 74)의 통상적인 구현에 대한 다른 정보는 1998년 4월 27일 출원된 헤이븐(Haven) 외 다수의 국제출원 PCT/US98/07633에 개시되어 있다.
도 3의 실시예에서 각각의 스페이서벽(16)은 대략 편평한 주 스페이서벽(또는 주 스페이서부)(80), 복수의 전기적 비절연성 페이스 전극(82) 및 한 쌍의 전기적 비절연성 단부(또는 모서리) 전극(84)으로 구성된다. 전기전도성 재료로 구성되는 것이 바람직한 페이스 전극(82)은 각각의 주벽(80)의 바깥쪽 전면의 한쪽 또는 양쪽에 위치할 수 있다. 도 3의 실시예에서 페이스 전극(82)은 특히 필드 에미터(10)보다 광방출장치(12)에 가까운 각각의 주벽(80)의 바깥쪽 전면의 한쪽에 위치한다.
각각의 스페이서벽(16)의 단부 전극(84)은 상기 스페이서벽(16)이 필드 에미터(10) 및 광방출장치(12)와 만나는 경우에 각각 주벽(80)의 대향하는 단부(또는 모서리) 상에 위치한다. 특히 스페이서벽(16)의 단부 전극(84)은 각각 (a) 필드 에미터(10)에서 포커싱 시스템(58)의 포커스 코팅(68)과 (b) 광방출장치(12)에서 광반사 애노드층(74)과 접촉한다. 이에 의해 포커스 코팅(10)과 애노드층(74)에 인가된 전위는 단부 전극(84)을 통해 각각의 스페이서벽(16)의 반대측 모서리에 인가된다. 스페이서벽(16)이 포커스 코팅(68)과 접촉하는 경우에 스페이서벽(16)의 모서리에서의 전위 필드(또는 전압 분포)는 1999년 1월 15일 출원된 스핀트 외 다수의 국제출원 PCT/US99/01026에 개시된 것으로 제어될 수 있고, 그 내용은 본 명세서에 참조상 포함되어 있다.
도 3은 포커싱 구조체(58)의 움푹 들어간 공간으로 연장되는 스페이서벽(16)을 나타낸다. 이것은 디스플레이 조립 동안 포커싱 구조체(58) 상에서 벽(16)에 미치는 힘 또는/및 디스플레이 조립 전에 구조체(58)에 형성된 홈으로 발생할 수 있다. 몇몇 실시예에서 이러한 움푹 들어간 공간은 거의 존재하지 않는다.
각 쌍의 연속하는 스페이서벽(16)은 대개 복수의 픽셀 행에 의해 서로 분리된다. 간단한 표현을 위해 도 3은 2개의 픽셀 행이 벽(16)의 각각의 연속하는 쌍을 분리하는 경우를 나타낸다. 통상 2개 이상, 예를 들어 벽(16)의 각각의 연속하는 쌍 사이에 30개의 픽셀이 존재한다.
도 3의 실시예에서 전기저항율의 평균 열계수 αAV는 대개 0.001-0.02 ohm/ohm-℃, 통상 0.005 ohm/ohm-℃이다. 평균 열전도도 κAV는 대개 10-300 watts/m-℃, 통상 50 watts/m-℃이다. 페이스 전극(82)의 평균 두께를 포함하는 평균 스페이서 두께 t는 대개 40-100㎛, 통상 50-60㎛이다. 스페이서 높이 h는 대개 0.3-2㎜, 통상 1.25㎜이다. 마지막으로 스페이서 간격 s는 대개 0.3-2㎝, 통상 1㎝이다. 수학식 5를 사용하면 스페이서 면적 비율 f는 소정의 통상적인 값을 갖는 스페이서 두께 t와 스페이서 간격 s에서 대략 0.005-0.006이다.
수학식 1을 사용하면 스페이서 매개변수 C는 소정의 통상적인 값을 갖는 전기저항율의 열계수 αAV, 열전도도 κAV, 스페이서 높이 h 및 스페이서 면적 비율 f에서 대략 3X10-8㎥/watt이다. 매개변수 C가 10-7㎥/watt 미만이기 때문에 300 watts/㎡ 정도의 전력밀도 매개변수 P의 대표값 및 1-2℃ 정도의 대응하는 온도차 ΔT에 대하여 스페이서벽(16)의 높이에 따른 온도차로 인한 이미지 악화는 이러한 스페이서벽(16) 설계를 사용함으로써 본질적으로 제거된다. 실제로 이러한 이미지 악화는 1000 watts/㎡ 정도의 매개변수 P 및 5℃ 정도의 대응하는 온도차 ΔT 때문에 상기 벽(16) 설계를 사용하여 거의 제거된다.
도 3의 평면 디스플레이는 다음과 같은 방식으로 동작한다. 애노드층(74)은 하부 비절연성 영역(50)의 에미터 전극과 제어전극(54)에 대하여 높은 양전위로 유지된다. 적당한 전위가 (a) 선택된 하나의 제어전극(54)과 (b) 선택된 하나의 에미터 전극 사이에 인가될 때 선택된 게이트부(62)는 선택된 전자방출소자(56) 세트로부터 전자를 추출하고, 생성된 전자 전류의 크기를 제어한다. 바람직한 전자 방출 레벨은 통상 고전압 형광체인 광방출장치(70)에서 측정할 때 인가된 게이트-캐소드 평행판 전계가 0.1㎃/㎠의 전류밀도에서 20 volt/㎛에 도달할 때 발생한다.
애노드층(74)은 추출된 전자들이 광방출소자(70)의 대응하는 하나를 향하도록 유도한다. 포커싱 시스템(58), 특히 포커스 코팅(68)은 대응하는 광방출소자(70)의 방향으로 추출된 전자들을 집중시킨다. 페이스 전극(82)은 스페이서벽(16)의 바깥측 전면을 따른 전위 필드를 제어하며, 따라서 마찬가지로 전자의 궤도를 제어하는 기능을 한다. 부가적으로, 페이스 전극(82)은 벽(16)에 충돌하는 전자 때문에 벽(16)에서 발생하는 전하 구축을 완화한다. 마지막으로 상기한 방식으로 스페이서 매개변수 C를 선택하여 벽(16)의 높이에 따른 상당한 온도차 때문에 페이스플레이트 표시면에 나타나는 바라지 않은 선을 발생하는 전자편향을 감소시킨다.
전자가 광방출장치(12)에 도달하면 애노드층(74)을 통과하고 대응하는 광방출영역(70)에 충돌하여 페이스플레이트(24)의 외표면에 가시광을 방출한다. 다른 광방출소자(70)는 동일한 방식으로 선택적으로 활성화된다. 광방출소자(70)에 의해 방출된 광의 일부는 초기에 활성영역(28)을 향하여 이동한다. 애노드층(74)은 이미지 휘도를 향상시키기 위해 이 광을 표시면을 향하여 다시 반사시킨다.
"상부" 및 "하부"에서의 지향성 용어는 독자가 본 발명의 여러 부분들이 어떻게 서로 맞춰지는지를 보다 용이하게 이해할 수 있는 기준 구조를 설정하기 위해 본 발명을 기술하는데 사용되었다. 실제 응용에서 평면 CRT 디스플레이의 구성요소들은 여기서 사용된 지향성 용어가 의미하는 것과는 다른 방향에 위치할 수 있다. 설명을 용이하게 하기 위해 편의상 지향성 용어가 사용되고 있지만, 본 발명은 여기에서 사용된 지향성 용어가 정확하게 나타내는 것과는 방향이 다른 구현들도 포함한다.
본 발명은 특정 실시예를 참조하여 기술되었지만, 이 설명은 단지 설명을 위한 것이며, 아래에 청구된 발명의 범위를 한정하는 것은 아니다. 예를 들어 스페이서 시스템의 스페이서는 기둥 또는 벽의 조합으로 형성될 수 있다. 기둥의 길이를 따라 볼 때 스페이서 기둥의 단면은 원형, 타원형 또는 장방형과 같은 여러 발식으로 형상화될 수 있다. 벽의 조합으로 구성되는 스페이서의 길이를 따라 볼 때, 스페이서는 "T", "H" 또는 십자형과 같은 것으로 형상화될 수 있다. 수학식 1-3 및 수학식 6-9는 스페이서벽(16) 뿐만 아니라 상기와 같은 형태의 스페이서에도 적용된다. 스페이서는 스페이서벽으로 구현될 때 디스플레이 활성영역의 중간부분까지만 연장될 수 있다.
전계방출은 일반적으로 표면 방출이라 하는 현상을 포함한다. 이 평면 CRT 디스플레이의 필드 에미터는 열이온 방출 또는 광방출에 따라 동작하는 전자 에미터로 대체될 수 있다. 전자방출소자로부터 전자를 선택적으로 추출하기 위해 제어전극을 사용하기 보다는 전자 에미터는 디스플레이 동작 동안 전자를 연속적으로 방출하는 전자방출소자로부터 전자를 선택적으로 수집하는 전극을 가질 수 있다. 따라서 여러 가지 변형 및 응용이 첨부된 특허청구범위에 정의된 바와 같이 본 발명의 범위 및 취지에서 벗어나지 않으면서 해당 분야의 당업자에 의해 이루어질 수 있다.

Claims (40)

  1. 전자방출장치;
    광방출장치의 외표면에서 이미지를 발생하기 위해 전자가 전자방출장치에서 디스플레이 활성영역의 광방출장치로 이동하는 인클로져를 형성하기 위해 상기 전자방출장치에 결합된 광방출장치; 및
    디스플레이에 미치는 외력에 견디도록 상기 전자방출장치 및 상기 광방출장치 사이에 위치하고, 스페이서 시스템을 통해 흐르는 에너지에 의해 야기된 전자편향의 결과로 이미지에 나타나는 바라지 않은 특징으로 명백히 나타나는 이미지 악화를 방지하는 열적, 전기적 및 치수 매개변수를 갖는 스페이서 시스템을 포함하는 것을 특징으로 하는 평면 디스플레이.
  2. 제 1 항에 있어서,
    상기 스페이서 시스템은 상기 전자방출장치에서 상기 광방출장치까지 측정할 때 적어도 0.3㎜의 높이를 갖는 것을 특징으로 하는 평면 디스플레이.
  3. 제 2 항에 있어서,
    상기 스페이서 시스템의 높이는 적어도 0.5㎜인 것을 특징으로 하는 평면 디스플레이.
  4. 제 1 항에 있어서,
    상기 열적, 전기적 및 치수 매개변수는 (a) 대략 실온에서 상기 스페이서 시스템의 전기저항율의 평균 열계수, (b) 상기 전자방출장치에서 상기 광방출장치까지 측정할 때 스페이서 시스템의 높이, (c) 대략 실온에서 상기 스페이서 시스템의 평균 열전도도 및 (d) 상기 광방출장치의 외표면에 대해 대략 수직방향에서 볼 때 상기 활성영역의 면적에 대한 상기 활성영역내의 상기 스페이서 시스템이 차지하는 평균 단면적의 비율을 포함하는 것을 특징으로 하는 평면 디스플레이.
  5. 제 1 항에 있어서,
    상기 스페이서 시스템을 통해 흐르는 에너지는 상기 전자방출장치 및 상기 광방출장치 사이에 흐르는 열에너지를 포함하는 것을 특징으로 하는 평면 디스플레이.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 스페이서 시스템은 복수의 개별적인 스페이서를 포함하는 것을 특징으로 하는 평면 디스플레이.
  7. 제 6 항에 있어서,
    상기 스페이서 중 적어도 하나는
    주 스페이서부; 및
    상기 주 스페이서부 위에 위치하는 패턴화된 전기적으로 비절연성인 코팅을 포함하는 것을 특징으로 하는 평면 디스플레이.
  8. 제 6 항에 있어서,
    상기 스페이서는 스페이서벽을 포함하는 것을 특징으로 하는 평면 디스플레이.
  9. 제 8 항에 있어서,
    각각의 스페이서벽은
    한 쌍의 대향하는 바깥면을 갖는 주벽; 및
    적어도 하나의 바깥면 위에 위치한 적어도 하나의 전극을 포함하는 것을 특징으로 하는 평면 디스플레이.
  10. 제 6 항에 있어서,
    상기 바라지 않은 특징은 선을 포함하는 것을 특징으로 하는 평면 디스플레이.
  11. 전자방출장치;
    광방출장치의 외표면에 이미지를 발생하기 위해 전자방출장치에서 디스플레이 활성영역의 광방출장치로 전자가 이동하는 인클로져를 형성하기 위해 상기 전자방출장치에 결합된 광방출장치; 및
    디스플레이에 미치는 외력에 견디도록 상기 전자방출장치와 상기 광방출장치 사이에 위치한 스페이서 시스템을 포함하고,
    αAVh2/fκAV로 정의된 스페이서 매개변수 C는 6X10-5㎥/watt 또는 그 미만이고, 여기서 αAV는 대략 실온에서 상기 스페이서 시스템의 전기저항율의 평균 열계수이고, h는 상기 전자방출장치에서 상기 광방출장치까지 측정할 때 상기 스페이서 시스템의 높이이고, κAV는 대략 실온에서 상기 스페이서 시스템의 평균 열전도도이며, f는 상기 광방출장치의 외표면에 대해 대략 수직 방향에서 볼 때 상기 활성영역의 면적에 대한 상기 활성영역내의 상기 스페이서 시스템이 차지하는 평균 단면적의 비율인 것을 특징으로 하는 평면 디스플레이.
  12. 제 11 항에 있어서,
    매개변수 C는 10-6㎥/watt 또는 그 미만인 것을 특징으로 하는 평면 디스플레이.
  13. 제 11 항에 있어서,
    매개변수 C는 10-7㎥/watt 또는 그 미만인 것을 특징으로 하는 평면 디스플레이.
  14. 제 11 항에 있어서,
    높이 h는 적어도 0.3㎜인 것을 특징으로 하는 평면 디스플레이.
  15. 제 11 항에 있어서,
    상기 전자방출장치와 상기 광방출장치를 결합하고, 상기 스페이서 시스템을 대부분 측면으로 둘러싸는 거의 환형상의 외벽을 또한 포함하는 것을 특징으로 하는 평면 디스플레이.
  16. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 스페이서 시스템은 복수의 개별적인 스페이서를 포함하는 것을 특징으로 하는 평면 디스플레이.
  17. 제 16 항에 있어서,
    상기 스페이서는 상기 활성영역에서 서로 횡으로 이격되어 있는 것을 특징으로 하는 평면 디스플레이.
  18. 제 16 항에 있어서,
    상기 스페이서 중 적어도 하나는
    주 스페이서부; 및
    상기 주 스페이서부 위에 위치하는 패턴화된 전기적으로 비절연성인 코팅을 포함하는 것을 특징으로 하는 평면 디스플레이.
  19. 제 18 항에 있어서,
    상기 주 스페이서부는 전기적으로 비전도성인 것을 특징으로 하는 평면 디스플레이.
  20. 제 19 항에 있어서,
    상기 주 스페이서부는
    기판; 및
    상기 기판위에 위치하는 전자의 제 2 방출을 억제하기 위한 코팅을 포함하는 것을 특징으로 하는 평면 디스플레이.
  21. 제 20 항에 있어서,
    상기 기판은 주어진 온도에서 비교적 균일한 전기저항율을 갖는 전기저항성 재료를 포함하는 것을 특징으로 하는 평면 디스플레이.
  22. 제 20 항에 있어서,
    상기 기판은
    전기절연성 코어; 및
    상기 코어 위에 위치하는 전기저항성 코팅을 포함하는 것을 특징으로 하는 평면 디스플레이.
  23. 제 18 항에 있어서,
    상기 비절연성 코팅은 전기전도성 재료를 포함하는 것을 특징으로 하는 평면 디스플레이.
  24. 제 16 항에 있어서,
    상기 스페이서는 스페이서벽을 포함하는 것을 특징으로 하는 평면 디스플레이.
  25. 제 24 항에 있어서,
    연속하는 스페이서벽들은 상기 활성영역내에서 서로 대략 등거리의 간격을 두고 위치하는 것을 특징으로 하는 평면 디스플레이.
  26. 제 24 항에 있어서,
    각각의 스페이서벽은
    한 쌍의 대향하는 바깥면을 갖는 주벽; 및
    상기 바깥면 중 적어도 하나 위에 위치한 적어도 하나의 전극을 포함하는 것을 특징으로 하는 평면 디스플레이.
  27. 제 26 항에 있어서,
    각각의 스페이서벽은 상기 주벽의 적어도 한 단부 위에 위치한 단부 전극을 포함하는 것을 특징으로 하는 평면 디스플레이.
  28. 제 26 항에 있어서,
    상기 스페이서벽 중 적어도 하나는 하나의 적층 그룹을 포함하는 것을 특징으로 하는 평면 디스플레이.
  29. 제 16 항에 있어서,
    상기 스페이서는 기둥을 포함하는 것을 특징으로 하는 평면 디스플레이.
  30. 전자방출장치, 광방출장치의 외표면에 이미지를 발생하기 위해 전자방출장치에서 광방출장치로 전자가 이동하는 인클로져를 형성하기 위해 상기 전자방출장치에 결합된 광방출장치 및 디스플레이에 미치는 외력에 견디도록 상기 전자방출장치와 상기 광방출장치 사이에 위치한 스페이서 시스템을 포함하는 평면 디스플레이의 제조방법에 있어서,
    상기 스페이서 시스템을 통해 흐르는 에너지에 의해 야기된 전자편향의 결과로 이미지에 나타나는 바라지 않은 특징으로 명백히 나타나는 이미지 악화를 방지하기 위해 상기 스페이서 시스템의 열적, 전기적 및 치수 매개변수를 선택하는 단계; 및
    상기 디스플레이를 형성하기 위해 각각의 치수 매개변수에 따라 상기 전자방출장치, 상기 광방출장치 및 상기 스페이서 시스템을 조립하는 단계를 포함하는 것을 특징으로 하는 평면 디스플레이의 제조방법.
  31. 제 30 항에 있어서,
    상기 스페이서 시스템은 복수의 개별적인 스페이서를 포함하는 것을 특징으로 하는 평면 디스플레이의 제조방법.
  32. 전자방출장치, 광방출장치의 외표면에 이미지를 발생하기 위해 전자방출장치에서 디스플레이 활성영역의 광방출장치로 전자가 이동하는 인클로져를 형성하기 위해 상기 전자방출장치에 결합된 광방출장치 및 디스플레이에 미치는 외력에 견디도록 상기 전자방출장치와 상기 광방출장치 사이에 위치한 스페이서 시스템을 포함하는 평면 디스플레이의 제조방법에 있어서,
    αAVh2/fκAV로 정의되는 스페이서 매개변수 C를 의도적으로 낮게 구성하기 위해 상기 스페이서 시스템의 열적, 전기적 및 치수 매개변수를 선택하는 단계; 및
    상기 디스플레이를 형성하기 위해 면적 비율 f에 따라 상기 전자방출장치, 상기 광방출장치 및 상기 스페이서 시스템을 조립하는 단계를 포함하고,
    여기서 αAV는 대략 실온에서 상기 스페이서 시스템의 전기저항율의 평균 열계수이고, h는 상기 전자방출장치에서 상기 광방출장치까지 측정할 때 상기 스페이서 시스템의 높이이고, κAV는 대략 실온에서 상기 스페이서 시스템의 평균 열전도도이며, f는 상기 광방출장치의 외표면에 대해 대략 수직 방향에서 볼 때 상기 활성영역의 면적에 대한 상기 활성영역내의 상기 스페이서 시스템이 차지하는 평균 단면적의 비율인 것을 특징으로 하는 평면 디스플레이의 제조방법.
  33. 제 32 항에 있어서,
    매개변수 C를 낮게 함으로써 상기 스페이서 시스템을 통해 흐르는 에너지에 의해 야기된 전자편향 때문에 이미지에 바라지 않은 특징들이 발생하는 것을 억제하는 것을 특징으로 하는 평면 디스플레이의 제조방법.
  34. 제 32 항에 있어서,
    매개변수 C를 점진적으로 보다 낮게 하기 위해 상기 스페이서 시스템의 열적, 전기적 및 치수 특성을 선택함으로써 상기 스페이서 시스템을 통해 흐르는 에너지에 의해 야기된 전자편향 때문에 이미지에 바라지 않은 특징들이 발생하는 것을 점진적으로 억제하는 것을 특징으로 하는 평면 디스플레이의 제조방법.
  35. 제 32 항에 있어서,
    상기 디스플레이는 상기 전자방출장치와 상기 광방출장치를 결합하는 거의 환형상의 외벽을 포함하고, 상기 조립 단계는 상기 외벽이 상기 스페이서 시스템을 대부분 측면으로 둘러싸도록 배열하는 것을 포함하는 것을 특징으로 하는 평면 디스플레이의 제조방법.
  36. 전자방출장치, 광방출장치의 외표면에 이미지를 발생하기 위해 전자방출장치에서 디스플레이 활성영역의 광방출장치로 전자가 이동하는 인클로져를 형성하기 위해 상기 전자방출장치에 결합된 광방출장치 및 디스플레이에 미치는 외력에 견디도록 상기 전자방출장치와 상기 광방출장치 사이에 위치한 스페이서 시스템을 포함하는 평면 디스플레이의 제조방법에 있어서,
    αAVh2/fκAV로 정의된 스페이서 매개변수 C가 6X10-5㎥/watt 또는 그 미만이 되도록 선택하는 단계; 및
    상기 디스플레이를 형성하기 위해 면적 비율 f에 따라 상기 전자방출장치, 상기 광방출장치 및 상기 스페이서 시스템을 조립하는 단계를 포함하고,
    여기서 αAV는 대략 실온에서 상기 스페이서 시스템의 전기저항율의 평균 열계수이고, h는 상기 전자방출장치에서 상기 광방출장치까지 측정할 때 상기 스페이서 시스템의 높이이고, κAV는 대략 실온에서 상기 스페이서 시스템의 평균 열전도도이며, f는 상기 광방출장치의 외표면에 대해 대략 수직 방향에서 볼 때 상기 활성영역의 면적에 대한 상기 활성영역내의 상기 스페이서 시스템이 차지하는 평균 단면적의 비율인 것을 특징으로 하는 평면 디스플레이의 제조방법.
  37. 제 36 항에 있어서,
    상기 선택 단계는 매개변수 C가 10-6㎥/watt 또는 그 미만이 되도록 선택하는 것을 수반하는 것을 특징으로 하는 평면 디스플레이의 제조방법.
  38. 제 36 항에 있어서,
    상기 선택 단계는 매개변수 C가 10-7㎥/watt 또는 그 미만이 되도록 선택하는 것을 수반하는 것을 특징으로 하는 평면 디스플레이의 제조방법.
  39. 제 38 항에 있어서,
    상기 디스플레이는 상기 전자방출장치와 상기 광방출장치를 결합하는 대략 환형상의 외벽을 포함하고, 상기 조립 단계는 상기 외벽이 상기 스페이서 시스템을 대부분 측면으로 둘러싸도록 배열하는 것을 포함하는 것을 특징으로 하는 평면 디스플레이의 제조방법.
  40. 제 32 항 내지 제 39 항 중 어느 한 항에 있어서,
    상기 스페이서 시스템은 복수의 개별적인 스페이서를 포함하는 것을 특징으로 하는 평면 디스플레이의 제조방법.
KR1020007009430A 1998-02-27 1999-02-22 온도차에 적응하는 스페이서 시스템을 갖는 평판 디스플레이 및 그 제조방법 KR100625024B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/032,308 US5990614A (en) 1998-02-27 1998-02-27 Flat-panel display having temperature-difference accommodating spacer system
US09/032,308 1998-02-27

Publications (2)

Publication Number Publication Date
KR20010041320A true KR20010041320A (ko) 2001-05-15
KR100625024B1 KR100625024B1 (ko) 2006-09-20

Family

ID=21864237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007009430A KR100625024B1 (ko) 1998-02-27 1999-02-22 온도차에 적응하는 스페이서 시스템을 갖는 평판 디스플레이 및 그 제조방법

Country Status (6)

Country Link
US (1) US5990614A (ko)
EP (1) EP1084503B1 (ko)
JP (1) JP2002505502A (ko)
KR (1) KR100625024B1 (ko)
DE (1) DE69941506D1 (ko)
WO (1) WO1999044216A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107731A (en) * 1998-03-31 2000-08-22 Candescent Technologies Corporation Structure and fabrication of flat-panel display having spacer with laterally segmented face electrode
US6617772B1 (en) 1998-12-11 2003-09-09 Candescent Technologies Corporation Flat-panel display having spacer with rough face for inhibiting secondary electron escape
US6403209B1 (en) 1998-12-11 2002-06-11 Candescent Technologies Corporation Constitution and fabrication of flat-panel display and porous-faced structure suitable for partial or full use in spacer of flat-panel display
JP2000260353A (ja) * 1999-03-04 2000-09-22 Canon Inc 真空容器及び画像表示装置
US6525462B1 (en) 1999-03-24 2003-02-25 Micron Technology, Inc. Conductive spacer for field emission displays and method
US6441559B1 (en) 2000-04-28 2002-08-27 Motorola, Inc. Field emission display having an invisible spacer and method
US6764367B2 (en) 2000-10-27 2004-07-20 Science Applications International Corporation Liquid manufacturing processes for panel layer fabrication
US7288014B1 (en) 2000-10-27 2007-10-30 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6801001B2 (en) 2000-10-27 2004-10-05 Science Applications International Corporation Method and apparatus for addressing micro-components in a plasma display panel
US6620012B1 (en) 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
US6762566B1 (en) 2000-10-27 2004-07-13 Science Applications International Corporation Micro-component for use in a light-emitting panel
US6822626B2 (en) 2000-10-27 2004-11-23 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6935913B2 (en) 2000-10-27 2005-08-30 Science Applications International Corporation Method for on-line testing of a light emitting panel
US6612889B1 (en) * 2000-10-27 2003-09-02 Science Applications International Corporation Method for making a light-emitting panel
US6545422B1 (en) 2000-10-27 2003-04-08 Science Applications International Corporation Socket for use with a micro-component in a light-emitting panel
US6570335B1 (en) 2000-10-27 2003-05-27 Science Applications International Corporation Method and system for energizing a micro-component in a light-emitting panel
US6796867B2 (en) 2000-10-27 2004-09-28 Science Applications International Corporation Use of printing and other technology for micro-component placement
US7005787B2 (en) * 2001-01-24 2006-02-28 Industrial Technology Research Institute Anodic bonding of spacer for field emission display
US6630786B2 (en) * 2001-03-30 2003-10-07 Candescent Technologies Corporation Light-emitting device having light-reflective layer formed with, or/and adjacent to, material that enhances device performance
US6879097B2 (en) * 2001-09-28 2005-04-12 Candescent Technologies Corporation Flat-panel display containing electron-emissive regions of non-uniform spacing or/and multi-part lateral configuration
JP4366920B2 (ja) * 2002-11-07 2009-11-18 ソニー株式会社 平面型表示装置及びその製造方法
JP4098121B2 (ja) * 2003-03-03 2008-06-11 株式会社日立製作所 平面型表示装置
EP1484782A3 (en) * 2003-06-06 2009-04-22 Canon Kabushiki Kaisha Electron beam apparatus, and method for manufacturing a spacer used for the same
JP4035490B2 (ja) * 2003-08-15 2008-01-23 キヤノン株式会社 画像表示装置の製造方法、画像表示装置
KR20050111708A (ko) * 2004-05-22 2005-11-28 삼성에스디아이 주식회사 전계방출 표시장치 및 그 제조방법
KR20050113897A (ko) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 전자 방출 소자
JP2006059728A (ja) * 2004-08-23 2006-03-02 Hitachi Ltd 平面型表示装置
US7262548B2 (en) 2004-12-15 2007-08-28 Canon Kabushiki Kaisha Image forming apparatus capable of suppressing a fluctuation in an incident position of an electron beam
JP5137305B2 (ja) * 2004-12-15 2013-02-06 キヤノン株式会社 画像形成装置
KR20070014840A (ko) * 2005-07-29 2007-02-01 삼성에스디아이 주식회사 저저항 스페이서를 이용한 전자방출표시장치
JP2007048468A (ja) * 2005-08-05 2007-02-22 Toshiba Corp 表示装置
KR20070046664A (ko) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
JP4731531B2 (ja) * 2006-11-14 2011-07-27 三星エスディアイ株式会社 発光装置及びこの発光装置を光源として用いる表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675212A (en) * 1992-04-10 1997-10-07 Candescent Technologies Corporation Spacer structures for use in flat panel displays and methods for forming same
US5614781A (en) * 1992-04-10 1997-03-25 Candescent Technologies Corporation Structure and operation of high voltage supports
EP0201609B1 (en) * 1984-11-20 1990-07-25 Matsushita Electric Industrial Co., Ltd. Electron gun of picture display device
JPS62147635A (ja) * 1985-12-20 1987-07-01 Matsushita Electric Ind Co Ltd 表示装置
US4923421A (en) * 1988-07-06 1990-05-08 Innovative Display Development Partners Method for providing polyimide spacers in a field emission panel display
EP0405262B2 (en) * 1989-06-19 2004-01-02 Matsushita Electric Industrial Co., Ltd. Flat panel display device
US5130614A (en) * 1990-08-08 1992-07-14 Massachusetts Institute Of Technology Ribbon beam cathode ray tube
US5229691A (en) * 1991-02-25 1993-07-20 Panocorp Display Systems Electronic fluorescent display
CA2073923C (en) * 1991-07-17 2000-07-11 Hidetoshi Suzuki Image-forming device
US5424605A (en) * 1992-04-10 1995-06-13 Silicon Video Corporation Self supporting flat video display
US5532548A (en) * 1992-04-10 1996-07-02 Silicon Video Corporation Field forming electrodes on high voltage spacers
EP0580244B1 (en) * 1992-07-23 1997-10-08 Koninklijke Philips Electronics N.V. Flat-panel type picture display device with electron propagation ducts
US5528103A (en) * 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate
US5578899A (en) * 1994-11-21 1996-11-26 Silicon Video Corporation Field emission device with internal structure for aligning phosphor pixels with corresponding field emitters
US5543683A (en) * 1994-11-21 1996-08-06 Silicon Video Corporation Faceplate for field emission display including wall gripper structures
US5650690A (en) * 1994-11-21 1997-07-22 Candescent Technologies, Inc. Backplate of field emission device with self aligned focus structure and spacer wall locators
US5598056A (en) * 1995-01-31 1997-01-28 Lucent Technologies Inc. Multilayer pillar structure for improved field emission devices

Also Published As

Publication number Publication date
EP1084503A1 (en) 2001-03-21
JP2002505502A (ja) 2002-02-19
US5990614A (en) 1999-11-23
KR100625024B1 (ko) 2006-09-20
WO1999044216A1 (en) 1999-09-02
DE69941506D1 (de) 2009-11-19
EP1084503B1 (en) 2009-10-07
EP1084503A4 (en) 2005-11-09

Similar Documents

Publication Publication Date Title
KR20010041320A (ko) 온도차에 적응하는 스페이서 시스템을 갖는 평면디스플레이 및 그 제조방법
JP3825038B2 (ja) 集束用突条を備えた電界放出構造
KR100312694B1 (ko) 카본 나노튜브 필름을 전자 방출원으로 사용하는 전계 방출 표시 장치
KR100284830B1 (ko) 평면의 필드 방사 음극을 사용하는 3극 진공관 구조 평판 디스플레이
EP0025221B1 (en) Flat display device
KR100758390B1 (ko) 특이하게 배치된 스페이서를 가진 평판 디스플레이 구조체 및 그 제조방법
US5552659A (en) Structure and fabrication of gated electron-emitting device having electron optics to reduce electron-beam divergence
US5902165A (en) Field emission device with over-etched gate dielectric
US5920151A (en) Structure and fabrication of electron-emitting device having focus coating contacted through underlying access conductor
US7615916B2 (en) Electron emission device including enhanced beam focusing and method of fabrication
KR100567525B1 (ko) 광중심 이동을 감소시키기 위한 세기 제어를 구비하는평면 디스플레이
WO1999050881A1 (en) Structure and fabrication of flat-panel display having spacer with laterally segmented face electrode
US6013974A (en) Electron-emitting device having focus coating that extends partway into focus openings
US5994832A (en) Display device having plural second substrates
EP1780759B1 (en) Electron emission device and electron emission display having the same
KR0172021B1 (ko) 마이크로팁 방출성 음극을 가진 전자 소스
KR100421750B1 (ko) 전자집속시스템 및 그것의 제조방법, 그리고 상기 전자집속시스템을 채용한 전자방출 디바이스
JPH07282718A (ja) フィールドエミッション素子を用いた表示装置
KR100224743B1 (ko) 수평 저항층 구조가 개선된 전계 방출 표시 소자
JPH04132137A (ja) 電子線発生装置及びそれを用いた画像形成装置と光信号供与装置
KR20050114001A (ko) 전자 방출 소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee