KR20010038686A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20010038686A
KR20010038686A KR1019990046770A KR19990046770A KR20010038686A KR 20010038686 A KR20010038686 A KR 20010038686A KR 1019990046770 A KR1019990046770 A KR 1019990046770A KR 19990046770 A KR19990046770 A KR 19990046770A KR 20010038686 A KR20010038686 A KR 20010038686A
Authority
KR
South Korea
Prior art keywords
discharge
pulse
priming
subfield
sustain
Prior art date
Application number
KR1019990046770A
Other languages
English (en)
Other versions
KR100329238B1 (ko
Inventor
임근수
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990046770A priority Critical patent/KR100329238B1/ko
Publication of KR20010038686A publication Critical patent/KR20010038686A/ko
Application granted granted Critical
Publication of KR100329238B1 publication Critical patent/KR100329238B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2925—Details of priming
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 화면의 콘트라스트가 향상되도록 하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 이전 서브필드에서의 화면의 밝기에 따라 다음 서브필드의 리셋 기간에 공급되는 프라이밍 펄스의 동작 시간을 다르게 제어하는 것을 특징으로 한다.
이에 따라, 각 서브필드 별로 프라이밍 방전이 균일하게 일어나도록 조절하는 것이 가능해 져 필요 이상의 강한 방전에 의해 화면의 콘트라스트가 저하되는 현상을 방지할 수 있게 된다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 화면의 콘트라스트가 향상되도록 하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 일반적인 교류 면방전 PDP의 방전셀 구조를 도시한 사시도이다. 도 1을 참조하면, 상판(20)과 하판(22)이 일정한 거리를 두고 평행하게 설치되어 있다. 상판(20)을 구성하는 상부기판(24)의 배면에는 교류 구동 신호가 공급되어 서스테인 면방전을 이루는 주사전극(26)과 방전유지전극(27)이 나란하게 형성된다. 주사전극(26) 및 방전유지전극(27)은 ITO(Indium Tin Oxide)로 투명하게 형성된 투명전극이다. 주사전극(26) 및 방전유지전극(27) 각각의 위에는 버스전극(30)이 나란하게 형성된다. ITO가 높은 저항값을 갖기 때문에 버스전극(30)을 통해 교류신호를 공급함으로써 각각의 방전셀에 균일한 전압이 인가되도록 하고 있다. 주사전극(26) 및 방전유지전극(27)이 형성된 상부기판의 배면에는 상부유전층(28)이 전면에 형성된다. 상부유전층(28)은 방전시 전하를 축적하는 기능을 갖는다. 상부유전층(28) 상에 전면 도포되는 보호층(31)은 방전시 스퍼터링으로부터 상부유전층(28)을 보호하여 화소셀의 수명을 연장시킴과 아울러 2차 전자의 방출효율을 높여 방전효율을 향상시킨다. 하판(22)을 구성하는 하부기판(32) 상에는 어드레스 방전을 위한 데이터전극(34)이 주사전극(26) 및 방전유지전극(27)과 상호 직각으로 교차되도록 형성된다. 하부기판(32)과 데이터전극(34) 상에는 방전시 벽전하 형성을 위한 하부유전층(36)이 전면 도포된다. 또한 상판(20)과 하판(22) 사이에는 격벽(42)이 수직으로 형성된다. 격벽(42)은 상판(20) 및 하판(22)과 함께 셀의 방전공간(38)을 형성하고, 방전셀들을 서로 구분하여 이웃한 셀 간의 상호 간섭을 차단한다. 하부유전층(36)과 격벽(42)의 표면에는 형광체(40)가 도포된다. 방전공간(38) 내에는 He+Xe 또는 Ne+Xe의 혼합가스가 충진된다.
교류 면방전 PDP의 전체적인 전극 라인 및 방전셀의 배치 구조는 도 2에 도시되는 바와 같다. 도 2를 참조하면, 데이터전극라인(X)과 주사전극라인(Y) 그리고 방전유지전극라인(Z)이 교차하는 부분마다 방전셀(44)이 위치하게 된다.
빛이 방출되는 과정을 간략히 설명하면, 주사전극(26)과 데이터전극(34) 간에 어드레스 방전이 일어나 상/하부 유전층(28,36)에 벽전하가 형성된다. 형성된 벽전하는 면방전에 필요한 방전전압을 낮추는 역할을 한다. 어드레스 방전에 의해 선택된 셀들에서는 주사전극(26)과 방전유지전극(27)에 교번적으로 공급되는 교류 신호에 의해 두 전극(26,27) 간에 서스테인 방전이 일어난다. 이 때 방전공간(38)에서는 방전가스가 여기된 후 천이되는 과정에서 자외선이 발생한다. 발생된 자외선은 형광체(40)를 여기시켜 가시광선을 발생시키게 되고, 이로써 PDP의 화상이 구현되어진다.
교류 면방전 PDP는 ADS(Addressing Display Separated : 이하 "ADS"라 함) 구동방법에 의해 화상을 표시한다. 도 3은 PDP에서 한 프레임의 계조를 표현하기 위한 ADS 구동방법을 나타내는 도면이다. 16.67ms 동안의 한 프레임은 계조에 따라 8 개의 서브필드(SF1 내지 SF8)로 시분할되어 구동된다. 각각의 서브필드들(SF1 내지 SF8)은 크게 화면 초기화 및 어드레스 방전이 수행되는 리셋 및 어드레스 기간과, 서스테인 방전이 수행되는 서스테인 기간으로 나뉘어진다. 각각의 서브필드에서 미리 설정된 리셋 및 어드레스 기간의 폭은 동일한 반면에 서스테인 기간의 폭은 서로 다르다. 서스테인 기간은 휘도 상대비에 따라 각 서브필드(SFn)에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가되도록 미리 설정된다.
도 4는 서브필드 별로 PDP의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도이다. 도 4를 참조하면, 하나의 서브필드는 전화면을 초기화하는 프라이밍 및 리셋 기간, 전화면을 선순차 방식으로 주사하면서 데이터를 기입하는 어드레스 기간, 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간, 그리고 방전을 소거시키는 소거기간으로 나뉘어진다. 먼저 프라이밍 및 리셋 기간에는 각 전극 라인들에 인가되는 프라이밍 펄스(Vp)에 의해 모든 방전셀들이 방전을 일으키며 초기화된다. 프라이밍 방전시 방전공간(38) 내에 생성된 하전입자들은 상/하부유전층(28,36)에 벽전하로 축적된다. 종래의 구동방법에서 프라이밍 펄스(Vp)의 펄스폭(Tp)은 약 200~300㎲ 정도이다. 그리고, 각 서브필드 별로 프라이밍 펄스의 전압(Vp)과 펄스폭(Tp)은 항상 동일하게 되어 있다. 어드레스 기간 중에 방전이 개시되어 각 방전셀들에 하전입자들이 생성되기까지는 일정 기간동안의 방전 지연이 발생하기 때문에 프라이밍 방전을 통해 각 방전셀들에 일정량의 하전입자들을 생성하여 활성화시켜 놓음으로써 어드레스 방전시의 고속 구동 및 방전의 안정화를 꾀할 수 있도록 하고 있다. 프라이밍 방전에 의해 각 방전셀들에 축적된 벽전하는 어드레스 기간 중의 어드레스 방전 전압을 낮추는 역할을 하게 된다. 어드레스 기간에는 PDP의 각 주사라인별 주사전극라인(Y)들에 주사펄스(-Vs)가 순차적으로 인가되고, 주사펄스(-Vs)에 동기되어 데이터(Vd)가 각 데이터전극라인(X)에 공급됨으로써 셀 선택을 위한 어드레스 방전이 일어난다. 서스테인 기간에는 주사전극라인(Y)과 방전유지전극라인(Z)에 동일한 펄스폭과 전압을 갖는 서스테인 펄스(Vsus)가 교번적으로 인가되어 어드레스 방전에 의해 선택된 방전셀들에 서스테인 면방전을 일으킨다.
종래의 구동방법에서는 프라이밍 및 리셋 기간에 인가되는 프라이밍 펄스의 전압(Vp)과 펄스폭(Tp)이 모든 서브필드에서 동일하게 설정됨으로 인해 이어지는 어드레스 및 서스테인 방전이 각 서브필드 별로 불균일해지는 문제가 발생되고 있다. 이전 서브필드에서 서스테인 기간이 완료되어 다음 서브필드로 전환되는 시점에서 이전 서브필드 기간동안 방전셀 내에 형성된 하전입자들이 완전히 소거되는 경우라면 각 서브필드의 프라이밍 및 리셋 기간에 인가되는 프라이밍 펄스의 전압(Vp)과 펄스폭(Tp)이 서로 동일함으로 인해 프라이밍 및 리셋 기간동안에 생성되는 하전입자의 양은 모든 서브필드에서 서로 동일할 것이다. 하지만, 어드레스 및 서스테인 방전을 거치면서 방전셀들에 생성된 하전입자들은 다음 서브필드의 리셋 기간이 시작될 때까지 완전히 소멸되는 것이 아니라 어느 정도 축적되어 있는 상태로 남아있게 된다. 이전 서브필드 기간 중에 생성되어 남아있는 벽전하 및 하전입자의 양은 이전 서브필드의 비트 웨이트(Bit Weight), 즉 서스테인 펄스(Vsus)의 개수에 따라 달라진다. 일반적으로 이전 서브필드에서 서스테인 펄스의 개수가 많을수록 다음 서브필드의 프라이밍 및 리셋 기간을 거쳐 방전셀에 존재하는 프라이밍 하전입자의 양이 많아지게 된다. 이에 따라, 각 서브필드 별로 어드레스 방전시의 방전 불균일 현상이 발생하게 된다.
아울러 프라이밍 펄스(Vp)에 의한 프라이밍 방전은 화면의 휘도와는 상관없는 미소 발광을 수반한다. 이러한 미소 발광 현상은 화면의 콘트라스트를 저하시키는 요인으로 작용하고 있다. 한 서브필드에서 프라이밍 방전에 의한 미소 발광의 세기는 이전 서브필드의 영향으로 방전셀 내에 남아있는 하전입자의 양과, 프라이밍 펄스의 상승 및 하강 시간, 그리고 전압 등에 비례하여 커진다. 종래에는 각 서브필드 별로 프라이밍 펄스가 항상 일정한 전압과 기간으로 인가되기 때문에 이전 서브필드에서 서스테인 펄스(Vsus)의 개수가 많을수록 다음 서브필드에서 프라이밍 방전이 더욱 강하게 일어난다. 이와 같이 프라이밍 방전이 필요 이상으로 강하게 발생됨으로써 미소 발광의 세기가 더 커지면서 콘트라스트의 저하가 더욱 심화되고 있다.
따라서, 본 발명의 목적은 화면의 콘트라스트가 향상되도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공함에 있다.
본 발명의 다른 목적은 각 서브필드별로 방전 특성이 균일해지도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공함에 있다.
도 1은 일반적인 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.
도 2는 교류 면방전 플라즈마 디스플레이 패널의 전체적인 전극 라인 및 방전셀의 배치 구조를 나타낸 평면도.
도 3은 플라즈마 디스플레이 패널에서 한 프레임의 계조를 표현하기 위한 ADS 구동방법을 나타내는 도면.
도 4는 서브필드 별로 플라즈마 디스플레이 패널의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도.
도 5는 본 발명의 제 1 내지 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 설명하기 위해 도시한 프라이밍 펄스의 파형도.
도 6은 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 이전 서브필드의 휘도를 검출하기 위한 플라즈마 디스플레이 패널의 구동 장치의 블록도.
＜ 도면의 주요 부분에 대한 부호의 설명 ＞
20 : 상판 22 : 하판
24 : 상부기판 26 : 주사전극
27 : 방전유지전극 28 : 상부유전층
30 : 버스전극 31 : 보호층
32 : 하부기판 34 : 데이터전극
36 : 하부유전층 38 : 방전공간
40 : 형광체 42 : 격벽
44 : 방전셀 46,74 : 플라즈마 디스플레이 패널
70 : 영상 신호처리부 72 : 프레임 메모리
76 : 데이터 드라이버 78 : 주사전극 드라이버
80 : 방전유지전극 드라이버 82 : 휘도 검출부
84 : 파형 발생부 86 : 제어부
상기 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 이전 서브필드에서의 화면의 밝기에 따라 다음 서브필드의 리셋 기간에 공급되는 프라이밍 펄스의 동작 시간을 다르게 제어하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 6을 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 5는 본 발명의 제 1 내지 제 3 실시 예에 따른 PDP의 구동방법을 설명하기 위해 도시한 구동 파형도로서, 각 서브필드의 프라이밍 및 리셋 기간에 주사전극라인(Y)에 인가되는 프라이밍 펄스의 파형을 도시한 도면이다. 도 5를 참조하면, 프라이밍 펄스의 상승 기간이 T1으로 나타나 있고, 하강 시간이 T2로 나타나 있다. 그리고 프라이밍 펄스가 공급된 후 어드레스 기간에 주사펄스(-Vs)가 공급되는 시점까지의 기간이 T3로 나타나 있다. 본 발명에 있어서, 프라이밍 펄스의 전압 피크치는 Vp로서 종래의 경우와 동일하다. 본 발명에서는 각 서브필드 별로 방전 특성을 균일화시키고, 프라이밍 방전에 의해 화면의 콘트라스트가 저하되는 것을 방지하기 위하여 이전 서브필드의 비트 웨이트(Bit Weight) 또는 이전 서브필드에서의 화면 밝기에 따라 T1, T2 및 T3 기간을 가변시키게 된다.
어드레스 기간이나 서스테인 기간 그리고 소거기간 중에 PDP의 각 전극 라인에 공급되는 구동 파형은 도 4에 도시된 종래의 구동 파형과 동일하다. 즉 각 서브필드 별로 어드레스 기간에는 데이터전극라인(X)에 데이터(Vd)가 공급되고, 이에 동기되어 주사전극라인(Y)에는 주사펄스(-Vs)가 각 주사라인 별로 순차적으로 공급된다. 데이터(Vd) 및 주사펄스(-Vs)가 동시에 존재하는 방전셀에서는 어드레스 방전이 일어난다. 그리고 서스테인 기간에는 주사전극라인(Y)과 방전유지전극라인(Z)에 서스테인 펄스(Vsus)가 교번적으로 인가되어 유지 면방전을 일으킨다. 한 프레임에서 제 1 서브필드(SF1)에서 제 8 서브필드(SF8)로 갈수록 화면의 밝기를 좌우하는 서스테인 기간, 즉 서스테인 펄스(Vsus)의 개수는 많아진다. 소거 기간에는 방전유지전극라인(Z)에 소거펄스가 인가되어 방전이 소거된다.
본 발명의 제 1 실시 예에 따른 PDP의 구동방법에서는 이전 서브필드의 비트 웨이트, 즉 서스테인 기간에 공급된 서스테인 펄스(Vsus)의 개수에 반비례하여 다음 서브필드의 프라이밍 및 리셋 기간에 공급되는 프라이밍 펄스(Vp)의 상승 시간(T1)과 하강 시간(T2)을 조절한다. 즉, 이전 서브필드에서 공급된 서스테인 펄스(Vsus)의 개수가 적을 경우에는 다음 서브필드에서 프라이밍 펄스의 상승 시간(T1)과 하강 시간(T2)를 짧게 하고, 이전 서브필드에서 공급된 서스테인 펄스(Vsus)의 개수가 많을 경우에는 다음 서브필드에서 프라이밍 펄스의 상승 시간(T1)과 하강 시간(T2)를 길게 변화시킨다. 프라이밍 펄스의 상승 및 하강 시간(T1,T2)이 짧아지는 경우에는 전압의 변화가 급격히 이루어짐으로써 프라이밍 방전이 강하게 일어난다. 반면에 프라이밍 펄스의 상승 및 하강 시간(T1,T2)이 길어지는 경우에는 전압의 변화가 완만하게 이루어짐으로써 프라이밍 방전이 약하게 일어난다. 이전 서브필드에서 서스테인 펄스(Vsus)의 수가 많았을 경우에는 다음 서브필드에서 방전셀 내에 하전입자들이 많이 남아 있기 때문에 상대적으로 프라이밍 방전을 약하게 일으켜 프라이밍 방전의 세기 및 이로써 생성되는 하전입자의 양이 줄어들게끔 한다. 이에 반하여 이전 서브필드에서 서스테인 펄스(Vsus)의 수가 적었을 경우에는 다음 서브필드에서 방전셀 내에 하전입자들이 상대적으로 적게 남아 있기 때문에 프라이밍 방전을 강하게 일으켜 프라이밍 방전의 세기 및 이로써 생성되는 하전입자의 양이 더 늘어나게끔 한다. 이에 따라, 이전 서브필드의 영향에 상관없이 각 서브필드에서는 프라이밍 및 리셋 기간을 거쳐 방전셀 내에 존재하는 하전입자들의 양이 서로 동일해지게 되고, 모든 서브필드에서 균일한 방전 특성을 얻어낼 수 있게 된다. 아울러 서스테인 펄스가 많이 공급된 서브필드의 다음에 이어지는 서브필드의 프라이밍 방전시에는 프라이밍 펄스의 전압 변화가 완만하게 이루어짐으로써 이전 서브필드의 영향에 의해 상대적으로 많이 남아있는 하전입자들 때문에 프라이밍 방전이 필요 이상으로 강하게 발생하는 현상이 방지되게 된다. 이에 따라, 프라이밍 방전시 발생하는 미소 발광의 세기가 커져 화면의 콘트라스트가 저하되는 현상을 방지할 수 있게 된다.
본 발명의 제 2 실시 예에 따른 PDP의 구동방법에서는 이전 서브필드의 비트 웨이트, 즉 서스테인 기간에 공급된 서스테인 펄스(Vsus)의 개수에 반비례하여 다음 서브필드의 프라이밍 펄스(Vp)와 주사펄스(-Vs) 간의 시간 간격(T3)을 조절한다. 즉, 이전 서브필드에서 공급된 서스테인 펄스(Vsus)의 개수가 적을 경우에는 다음 서브필드에서 프라이밍 펄스(Vp)와 주사펄스(-Vs)의 간격(T3)을 짧게 하고, 이전 서브필드에서 공급된 서스테인 펄스(Vsus)의 개수가 많을 경우에는 다음 서브필드에서 펄스 간격(T3)를 길게 변화시킨다. 일반적으로 어드레스 방전을 돕는 프라이밍 하전입자들은 시간이 흐름에 따라 소멸되는데, 각 방전셀 별로 주사펄스(-Vs) 및 데이터가 공급되어 어드레스 방전을 일어나는 시점에서 방전공간 내에 존재하는 프라이밍 하전입자의 양은 프라이밍 펄스(Vp)와 주사펄스(-Vs) 간의 간격(T3)에 반비례하게 된다. 종래에는 이전 서브필드에서 서스테인 펄스가 적게 공급된 경우보다 서스테인 펄스가 많이 공급된 경우에 다음 서브필드의 어드레스 방전 시작 시점에서 더 많은 하전입자들이 존재한다. 본 발명의 제 2 실시 예에 따른 방법에서는 이전 서브필드의 서스테인 기간에 공급된 서스테인 펄스의 개수가 많을수록 다음 서브필드의 프라이밍 펄스(Vp)와 주사펄스(-Vs) 간의 간격(T3)를 길게 함으로써 어드레스 방전에 앞서 방전셀 내에 과도하게 존재하는 하전입자의 양을 줄일 수 있게 된다. 이에 따라, 각 서브필드 별로 어드레스 방전의 시작 시점에서 존재하는 하전입자의 양이 균일해지게 되어 균일한 방전 특성을 얻어 낼 수 있게 된다.
본 발명의 제 3 실시 예에 따른 PDP의 구동방법에서는 이전 서브필드에서의 화면의 밝기, 달리 말해 켜진 방전셀의 개수에 따라 다음 서브필드 기간에 공급되는 프라이밍 펄스(Vp)의 상승 및 하강 시간(T1,T2) 및 프라이밍 펄스(Vp)와 주사 펄스(-Vs) 간의 간격(T3)을 조절한다. 즉, 이전 서브필드 기간동안의 패널의 휘도를 검출하여 패널에서 켜진 셀의 수가 많았을 경우에는 방전셀 내에 하전입자들이 많이 형성된 경우에 해당되므로 이 때에는 다음 서브필드에서 T1, T2, T3의 기간을 길게 하여 프라이밍 방전이 필요 이상으로 강하게 일어나지 않도록 하며, 어드레스 방전에 앞서 과도한 하전입자들이 셀 내에 존재하지 않게끔 한다. 반면에 이전 서브필드 기간동안에 패널에서 켜진 셀의 수가 적었을 경우에는 방전셀 내에 하전입자들이 적게 형성된 경우에 해당되므로 이 때에는 다음 서브필드에서 T1, T2, T3의 기간을 짧게 하여 프라이밍 방전이 강하게 일어나도록 하고, 하전입자의 양을 늘려준다. 이로써 각 서브필드에서 이전 서브필드의 영향으로 인해 프라이밍 방전이 강하게 일어나서 콘트라스트가 저하된다거나 하전입자의 양이 불균일하여 방전이 불균일해지는 현상을 방지할 수 있게 된다.
본 발명의 제 3 실시 예에 따른 PDP의 구동방법에 있어서, 이전 서브필드의 휘도를 검출하기 위한 PDP 구동 장치의 블록도는 도 6에 도시되는 바와 같다. 도 6을 참조하면, 본 발명의 실시 예에 따른 PDP의 구동장치는 영상 데이터를 처리하는 영상 신호처리부(70)와, 영상 신호처리부(70)에서 공급되는 영상 데이터를 프레임 단위로 저장하는 프레임 메모리(72)와, 프레임 메모리(72)에서 전송되는 영상 데이터(Vd)를 PDP(74)의 데이터전극라인(X)에 1 주사 라인분씩 순차적으로 공급하는 데이터 드라이버(76)와, 데이터 드라이버(76)에 동기되어 매 수평주기마다 주사펄스(-Vs)를 PDP(74)의 주사전극라인(Y)에 순차적으로 공급함과 아울러 프라이밍 펄스(Vp) 및 서스테인 펄스(Vsus)를 공급하는 주사전극 드라이버(78)와, 방전유지전극라인(Z)에 서스테인 펄스(Vsus)를 공급하는 방전유지전극 드라이버(80)와, 이전 서브필드에서의 화면 휘도를 검출하는 휘도 검출부(82)를 구비한다. 또한 본 발명의 구동장치는 프라이밍, 주사, 서스테인 펄스 파형을 발생시켜 각 드라이버에 공급하는 파형 발생부(84)와, 각 전극라인에 공급되는 펄스의 인가 시점을 제어하기 위하여 프레임 메모리(72) 및 주사전극 드라이버(78), 그리고 파형 발생부(84)를 제어하는 제어부(86)를 구비한다. 각 서브필드 기간 중의 화면의 휘도는 휘도 검출부(82)에 의해 검출된다. 이 때, 휘도 검출부(82)에서 발생된 제어신호가 파형 발생부(84)로 전달되어 각 서브필드 별로 공급되는 프라이밍 펄스(Vp)의 파형을 변형시키게 된다. 이전 서브필드에서 화면의 휘도가 낮았을 경우에는 파형 발생부(84)는 휘도 검출부(82)의 제어 신호에 의해 상승 및 하강 시간(T1,T2)이 짧아진 프라이밍 펄스(Vp)를 발생시켜 다음 서브필드 기간에서 주사전극 드라이버(78)에 공급한다. 반면에 이전 서브필드의 휘도가 높은 경우에는 그 휘도에 비례하여 상승 및 하강 시간(T1,T2)이 길어진 프라이밍 펄스(Vp)를 발생시켜 주사전극 드라이버(78)에 공급한다. 아울러 이전 서브필드의 휘도에 따라 다음 서브필드에서 프라이밍 펄스(Vp)와 주사펄스(-Vs) 간의 간격(T3)이 조절되게끔 파형 발생부(84)는 휘도 검출부(82) 및 제어부(86)의 제어신호에 따라 프라이밍 펄스(Vp)를 공급한 다음 주사펄스(-Vs)를 공급할 시점을 조절하게 된다. 펄스 간격(T3)은 제어부(86) 및 파형 발생부(84)의 제어에 따라 주사전극 드라이버(78)에서 주사전극라인(Y)에 프라이밍 펄스(Vp) 및 주사펄스(-Vs)가 공급될 때 조절될 수도 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에서는 각 서브필드 별로 프라이밍 펄스를 공급할 때 이전 서브필드의 비트 웨이트 또는 밝기에 비례하여 다음 서브필드에 공급되는 프라이밍 펄스의 상승 및 하강 시간, 그리고 프라이밍 펄스와 주사펄스 간의 간격을 길게 조절한다. 이에 따라, 각 서브필드 별로 균일한 방전 특성을 얻어낼 수 있게 된다. 그리고, 각 서브필드에서 프라이밍 방전이 필요 이상으로 강하게 일어나지 않게 됨으로써 화면의 콘트라스트 저하를 방지할 수 있게 된다. 프라이밍 펄스의 파형 조절에 의해 전체적으로는 리셋 기간이 단축되어 그 만큼 어드레스 기간 및 서스테인 기간을 확보할 수 있는 장점도 갖게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (7)

  1. 한 프레임을 다수의 서브필드로 시분할하여 구동하고, 상기 각 서브필드마다 방전셀들을 초기화시키는 리셋 기간과, 상기 방전셀들을 어드레싱하는 어드레스 기간과, 서로 다른 기간을 가지며 어드레싱된 상기 방전셀들의 방전을 유지시키는 서스테인 기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    이전 서브필드에서의 화면의 밝기에 따라 다음 서브필드의 리셋 기간에 공급되는 프라이밍 펄스의 동작 시간을 다르게 제어하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 제어되는 프라이밍 펄스의 동작 시간은 상승 시간 및 하강 시간인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2 항에 있어서,
    상기 이전 서브필드에서의 화면의 밝기가 어두울수록 상기 상승 및 하강 시간을 짧게 하고, 화면의 밝기가 밝을수록 상기 상승 및 하강 시간을 길게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 1 항에 있어서,
    상기 제어되는 프라이밍 펄스의 동작 시간은 상기 프라이밍 펄스와 상기 어드레스 기간에 공급되는 주사펄스 사이의 펄스 간격인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 4 항에 있어서,
    상기 이전 서브필드에서의 화면의 밝기가 어두울수록 상기 펄스 간격을 짧게 하고, 화면의 밝기가 밝을수록 상기 펄스 간격을 길게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 1 항에 있어서,
    상기 이전 서브필드에서의 화면의 밝기는 상기 이전 서브필드의 비트 웨이트에 의해 검출되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 1 항에 있어서,
    상기 이전 서브필드에서의 화면의 밝기는 상기 이전 서브필드에서 켜진 방전셀의 개수에 의해 검출되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1019990046770A 1999-10-27 1999-10-27 플라즈마 디스플레이 패널의 구동방법 KR100329238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990046770A KR100329238B1 (ko) 1999-10-27 1999-10-27 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046770A KR100329238B1 (ko) 1999-10-27 1999-10-27 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20010038686A true KR20010038686A (ko) 2001-05-15
KR100329238B1 KR100329238B1 (ko) 2002-03-21

Family

ID=19617082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046770A KR100329238B1 (ko) 1999-10-27 1999-10-27 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100329238B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030033717A (ko) * 2001-10-24 2003-05-01 삼성에스디아이 주식회사 저전압 어드레스 방전을 수행하는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법
KR100385884B1 (ko) * 2001-05-29 2003-06-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 리셋 구동장치
KR100388912B1 (ko) * 2001-06-04 2003-06-25 삼성에스디아이 주식회사 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR100477601B1 (ko) * 2002-04-22 2005-03-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
CN100412920C (zh) * 2002-04-02 2008-08-20 友达光电股份有限公司 等离子体显示面板在重置时段的驱动方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385884B1 (ko) * 2001-05-29 2003-06-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 리셋 구동장치
KR100388912B1 (ko) * 2001-06-04 2003-06-25 삼성에스디아이 주식회사 콘트라스트 향상을 위한 플라즈마 디스플레이 패널의리셋팅 방법
KR20030033717A (ko) * 2001-10-24 2003-05-01 삼성에스디아이 주식회사 저전압 어드레스 방전을 수행하는 플라즈마 디스플레이패널의 구동 장치 및 그 구동 방법
CN100412920C (zh) * 2002-04-02 2008-08-20 友达光电股份有限公司 等离子体显示面板在重置时段的驱动方法
KR100477601B1 (ko) * 2002-04-22 2005-03-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
KR100329238B1 (ko) 2002-03-21

Similar Documents

Publication Publication Date Title
US7907103B2 (en) Plasma display apparatus and driving method thereof
JP2002278510A (ja) プラズマディスプレイパネルの駆動方法および表示装置
US7812788B2 (en) Plasma display apparatus and driving method of the same
US6144163A (en) Method of driving plasma display device
KR100747168B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
KR100330030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100338519B1 (ko) 플라즈마 디스플레이 패널의 어드레스 방법
JPH11119727A (ja) Ａｃ型ｐｄｐの駆動方法
KR100329238B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100784567B1 (ko) 플라즈마 디스플레이 장치
KR100573163B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20000003392A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR100761166B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20010035882A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100564300B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20030031358A (ko) 플라즈마 디스플레이 패널 구동방법
KR100260943B1 (ko) 4전극 플라즈마 디스플레이 장치와 그 구동방법
KR20010037563A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20010037562A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20070027052A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100793292B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100705822B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100349030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100296009B1 (ko) 플라즈마디스플레이패널의구동방법
KR100726955B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee