KR20010037562A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR20010037562A
KR20010037562A KR1019990045143A KR19990045143A KR20010037562A KR 20010037562 A KR20010037562 A KR 20010037562A KR 1019990045143 A KR1019990045143 A KR 1019990045143A KR 19990045143 A KR19990045143 A KR 19990045143A KR 20010037562 A KR20010037562 A KR 20010037562A
Authority
KR
South Korea
Prior art keywords
discharge
subfield
period
reset
reset period
Prior art date
Application number
KR1019990045143A
Other languages
English (en)
Inventor
문성학
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990045143A priority Critical patent/KR20010037562A/ko
Publication of KR20010037562A publication Critical patent/KR20010037562A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 서브필드별로 방전 특성이 균일해지도록 하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 각 서브필드 별로 리셋 기간을 서로 다르게 할당하는 것을 특징으로 한다.
본 발명에 의하면, 각 서브필드 별로 할당된 리셋 기간을 단계적으로 단축시킴으로써 각 서브필드 별로 리셋 및 어드레스 방전 특성이 균일해지고, 리셋 방전시의 발광량이 줄어들어 화면 콘트라스트의 저하를 막을 수 있게 된다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 특히 서브필드별로 방전 특성이 균일해지도록 하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 일반적인 교류 면방전 PDP의 방전셀 구조를 도시한 사시도이다. 도 1을 참조하면, 상판(20)과 하판(22)이 일정한 거리를 두고 평행하게 설치되어 있다. 상판(20)을 구성하는 상부기판(24)의 배면에는 교류 구동 신호가 공급되어 서스테인 면방전을 이루는 주사전극(26)과 방전유지전극(27)이 나란하게 형성된다. 주사전극(26) 및 방전유지전극(27)은 ITO(Indium Tin Oxide)로 투명하게 형성된 투명전극이다. 주사전극(26) 및 방전유지전극(27) 각각의 위에는 버스전극(30)이 나란하게 형성된다. ITO가 높은 저항값을 갖기 때문에 버스전극(30)을 통해 교류신호를 공급함으로써 각각의 방전셀에 균일한 전압이 인가되도록 하고 있다. 주사전극(26) 및 방전유지전극(27)이 형성된 상부기판의 배면에는 상부유전층(28)이 전면에 형성된다. 상부유전층(28)은 방전시 전하를 축적하는 기능을 갖는다. 상부유전층(28) 상에 전면 도포되는 보호층(31)은 방전시 스퍼터링으로부터 상부유전층(28)을 보호하여 화소셀의 수명을 연장시킴과 아울러 2차 전자의 방출효율을 높여 방전효율을 향상시킨다. 하판(22)을 구성하는 하부기판(32) 상에는 어드레스 방전을 위한 데이터전극(34)이 주사전극(26) 및 방전유지전극(27)과 상호 직각으로 교차되도록 형성된다. 하부기판(32)과 데이터전극(34) 상에는 방전시 벽전하 형성을 위한 하부유전층(36)이 전면 도포된다. 또한 상판(20)과 하판(22) 사이에는 격벽(42)이 수직으로 형성된다. 격벽(42)은 상판(20) 및 하판(22)과 함께 셀의 방전공간(38)을 형성하고, 방전셀들을 서로 구분하여 이웃한 셀 간의 상호 간섭을 차단한다. 하부유전층(36)과 격벽(42)의 표면에는 형광체(40)가 도포된다. 방전공간(38) 내에는 He+Xe 또는 Ne+Xe의 혼합가스가 충진된다.
교류 면방전 PDP의 전체적인 전극 라인 및 방전셀의 배치 구조는 도 2에 도시되는 바와 같다. 도 2를 참조하면, 데이터전극라인(X)과 주사전극라인(Y) 그리고 방전유지전극라인(Z)이 교차하는 부분마다 방전셀(44)이 위치하게 된다.
빛이 방출되는 과정을 간략히 설명하면, 주사전극(26)과 데이터전극(34) 간에 어드레스 방전이 일어나 상/하부 유전층(28,36)에 벽전하가 형성된다. 형성된 벽전하는 면방전에 필요한 방전전압을 낮추는 역할을 한다. 어드레스 방전에 의해 선택된 셀들에서는 주사전극(26)과 방전유지전극(27)에 교번적으로 공급되는 교류 신호에 의해 두 전극(26,27) 간에 서스테인 방전이 일어난다. 이 때 방전공간(38)에서는 방전가스가 여기된 후 천이되는 과정에서 자외선이 발생한다. 발생된 자외선은 형광체(40)를 여기시켜 가시광선을 발생시키게 되고, 이로써 PDP의 화상이 구현되어진다.
교류 면방전 PDP에서는 주로 ADS(Addressing Display Separated : 이하 "ADS"라 함) 구동방법에 의해 화상표시에 필요한 단계적인 밝기를 나타내는 256 계조의 그레이 스케일(Gray Scale)이 구현된다. 도 3은 PDP에서 한 프레임의 계조를 표현하기 위한 ADS 구동방법을 나타내는 도면이다. 16.67ms 동안의 한 프레임은 계조에 따라 8 개의 서브필드(SF1 내지 SF8)로 시분할되어 구동된다. 각각의 서브필드들(SF1 내지 SF8)은 크게 화면 초기화 및 어드레스 방전이 수행되는 리셋 및 어드레스 기간과, 서스테인 방전이 수행되는 서스테인 기간으로 나뉘어진다. 각각의 서브필드에서 미리 설정된 리셋 및 어드레스 기간의 폭은 동일한 반면에 서스테인 기간의 폭은 서로 다르다. 서스테인 기간은 휘도 상대비에 따라 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가되도록 미리 설정된다. 이와 같이 각 서브필드 별로 서스테인 기간이 서로 다르게 설정됨으로써 서스테인 방전 기간에 따라 화상의 계조가 표현된다.
도 4는 서브필드 별로 PDP의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도이다. 도 4를 참조하면, 하나의 서브필드는 전화면을 초기화하는 리셋 기간, 전화면을 선순차 방식으로 주사하면서 데이터를 기입하는 어드레스 기간 및 데이터가 기입된 셀들의 발광 상태를 유지시키는 서스테인 기간으로 나뉘어진다. 먼저 리셋 기간에는 각 전극 라인들에 인가되는 프라이밍 펄스에 의해 모든 방전셀들이 방전을 일으키며 초기화된다. 프라이밍 방전시 방전공간(38) 내에 생성된 하전입자들은 상/하부유전층(28,36)에 벽전하로 축적된다. 그리고 이와 같이 형성된 하전입자 및 벽전하들의 소멸을 막기 위해 데이터전극라인(X)과 주사전극라인(Y)에 유지 펄스를 공급함으로써 다시 한 번 방전을 일으킨다. 이 유지 방전은 앞서 발생한 프라이밍 방전에 대한 보조 방전 기능을 수행하게 된다. 그 다음 방전공간(38) 내에 남아있는 하전입자들을 소멸시키기 위해 데이터전극라인(X)과 주사전극라인(Y)에 소거 펄스를 공급하여 소거 방전을 일으킨다. 종래의 구동방법에 있어서 각 서브필드 별로 리셋 기간이 차지하는 시간은 도 3에 도시된 바와 같이 모두 동일하다. 한 서브필드 내에서 리셋 기간이 차지하는 시간은 약 200~300㎲ 정도이고, 한 프레임에서는 약 1.6~2.4㎳ 정도로서 전체 주기에서 10~15% 정도의 기간을 차지한다. 리셋기간은 각 방전셀들이 어드레스 방전을 일으키기 전에 모든 셀들의 초기 상태를 동일한 조건으로 만들어주는 역할을 한다. 또한 리셋 기간동안 각 방전셀들에 형성된 벽전하는 어드레스 기간 중의 어드레스 방전 전압을 낮추는 역할을 하게 된다. 어드레스 기간 중에 방전이 개시되어 각 방전셀들에 벽전하가 생성되기까지는 일정 기간동안의 방전 지연이 발생하기 때문에 리셋 기간 중에 각 방전셀들에 일정량의 벽전하들을 생성하여 활성화시켜 놓음으로써 어드레스 방전시의 고속 구동 및 방전의 안정화를 꾀할 수 있도록 하고 있다. 어드레스 기간에는 PDP의 각 주사라인별 주사전극라인(Y)들에 주사펄스가 순차적으로 인가되고, 주사펄스에 동기되어 데이터가 각 데이터전극라인(X)에 공급된다. 서스테인 기간에는 주사전극라인(Y)과 방전유지전극라인(Z)에 동일한 펄스폭과 전압을 갖는 서스테인 펄스가 교번적으로 인가되어 어드레스 방전에 의해 선택된 방전셀들에 서스테인 면방전을 일으킨다.
어드레스 기간에 앞서 각 방전셀들을 초기화시키고, 방전셀들의 초기 조건을 동일하게 하는 것이 리셋 기간의 목적이지만, 종래의 구동방법에서는 한 프레임 기간동안의 각 서브필드 별로 리셋 기간이 동일하게 설정됨으로 인해 이어지는 어드레스 및 서스테인 방전이 각 서브필드 별로 불균일해지는 문제가 발생되고 있다. 이러한 문제점에 대해 좀 더 상세히 설명하면 먼저, 처음 서브필드에서는 리셋 기간동안의 방전에 의해 서로 다른 초기 상태를 갖는 각 방전셀들의 초기 조건이 균일화된다. 그리고, 각 방전셀들에는 하전입자 및 벽전하가 생성되어 어드레스 기간에 앞서 방전셀들의 활성화가 이루어진다. 뒤이어 어드레스 및 서스테인 기간동안에 셀들의 선택 및 면방전이 이루어져 각 셀들은 유지 발광을 하게 된다. 그 다음에는 두 번째 서브필드가 이어진다. 이전 서브필드에서 서스테인 기간이 완료되어 다음 서브필드로 전환되는 시점에서 이전 서브필드 기간동안 방전셀 내에 형성된 하전입자들이 모두 소거되는 경우라면 각 서브필드의 리셋 기간이 서로 동일함으로 인해 리셋 기간동안에 발생하는 하전입자의 양은 서로 동일할 것이다. 하지만, 어드레스 및 서스테인 방전을 거치면서 방전셀들에 생성된 하전입자들은 다음 서브필드의 리셋 기간이 시작될 때까지 완전히 소멸되는 것이 아니라 어느 정도 축적되어 있는 상태로 남아있게 된다. 이에 따라, 다음 서브필드의 리셋 기간 중에는 프라이밍 방전에 의해 발생하는 하전입자 및 벽전하량에 이전 서브필드 기간동안 생성된 후 남아있던 하전입자 및 벽전하량이 더해지게 되어 이전 서브필드의 리셋 기간 중에 발생한 하전입자들의 양보다 더 많아지게 된다. 이와 같은 현상은 마지막 서브필드가 완료될 때까지 누적되어 첫 번째 서브필드의 리셋 기간 중에 발생하는 하전입자의 양과 마지막 서브필드의 리셋 기간 중에 발생하는 하전입자의 양에는 상당한 차이가 있게 된다. 이에 따라, 각 서브필드 별로 어드레스 방전시의 방전 불균일 현상이 발생하게 된다.
아울러 리셋 기간 중에 발생하는 리셋 방전은 화면의 휘도와는 상관없는 미소 발광을 수반한다. 이러한 미소 발광 현상은 화면의 콘트라스트를 저하시키는 요인으로 작용하고 있다. 미소 발광의 세기는 리셋 기간의 길이, 리셋 방전의 세기와 관련된 리셋 펄스의 전압 레벨 및 펄스폭 등에 비례하여 커진다. 종래에는 각 서브필드 별로 리셋 방전이 일어날 때 처음 서브필드에서 마지막 서브필드로 갈수록 하전입자들의 축적량이 많아짐으로 인해 이전 서브필드보다 다음 서브필드에서 리셋 방전이 더 강하게 일어난다. 이에 따라 마지막 서브필드로 갈수록 리셋 방전이 필요 이상으로 강하게 발생됨으로써 미소 발광의 세기가 더 커지면서 콘트라스트의 저하가 더욱 심화되고 있다.
따라서, 본 발명의 목적은 각 서브필드별로 방전 특성이 균일해지도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공함에 있다.
본 발명의 다른 목적은 화면의 콘트라스트와 휘도가 향상되도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공함에 있다.
도 1은 일반적인 교류 면방전 플라즈마 디스플레이 패널의 방전셀 구조를 도시한 사시도.
도 2는 교류 면방전 플라즈마 디스플레이 패널의 전체적인 전극 라인 및 방전셀의 배치 구조를 도시한 도면.
도 3은 플라즈마 디스플레이 패널에서 한 프레임의 계조를 표현하기 위한 종래의 ADS 구동방법을 나타낸 도면.
도 4는 종래의 ADS 구동방법에 있어서 서브필드 별로 플라즈마 디스플레이 패널의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도.
도 5는 본 발명의 제 1 실시 예에 따른 교류 면방전 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면으로서, ADS 구동시 각 서브필드별 구동방법을 나타낸 도면.
도 6a 내지 도 6c는 본 발명에 따른 플라즈마 디스플레이 패널의 ADS 구동방법에 있어서 서브필드 별로 플라즈마 디스플레이 패널의 각 전극 라인에 공급되는 구동 파형을 나타낸 파형도.
도 7은 본 발명의 제 2 실시 예에 따른 교류 면방전 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면으로서, ADS 구동시 각 서브필드별 구동방법을 나타낸 도면.
＜ 도면의 주요 부분에 대한 부호의 설명 ＞
20 : 상판 22 : 하판
24 : 상부기판 26 : 주사전극
27 : 방전유지전극 28 : 상부유전층
30 : 버스전극 31 : 보호층
32 : 하부기판 34 : 데이터전극
36 : 하부유전층 38 : 방전공간
40 : 형광체 42 : 격벽
44 : 방전셀 46 : 플라즈마 디스플레이 패널
상기 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 각 서브필드 별로 리셋 기간을 서로 다르게 할당하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5는 본 발명의 제 1 실시 예에 따른 교류 면방전 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면으로서, ADS 구동시 각 서브필드별 구동방법을 나타낸 도면이다. 본 발명에서는 각 서브필드에서 리셋 기간과 어드레스 기간동안의 방전 조건들을 서로 동일하게 만들어주기 위하여 첫 번째 서브필드부터 시작하여 마지막 서브필드까지 진행할 때 각 서브필드에서의 리셋 기간을 단계적으로 단축시킨다. 도 5는 각 서브필드를 몇 개씩 그룹화하여 각 그룹 단위로 리셋 기간을 단계적으로 단축시키는 방법을 나타낸다. 도 5를 참조하면, 각각의 서브필드들(SF1 내지 SF8)은 크게 화면 초기화 및 어드레스 방전이 수행되는 리셋 및 어드레스 기간과, 서스테인 방전이 수행되는 서스테인 기간으로 나뉘어진다. 각각의 서브필드에서 미리 설정된 리셋 기간은 그룹 단위로 단계적으로 단축된다. 어드레스 기간의 폭은 종래의 경우와 마찬가지로 각 서브필드에서 서로 동일하다. 그리고 서스테인 기간의 폭은 계조 표현을 위해 각 서브필드 별로 서로 다르게 할당된다. 서스테인 기간은 휘도 상대비에 따라 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가되도록 설정된다. 이와 같이 각 서브필드 별로 서스테인 기간이 서로 다르게 설정됨으로써 서스테인 방전 기간에 따라 화상의 계조가 표현된다.
각 서브필드별 리셋 기간을 살펴보면, 초기의 서브필드에서는 각 방전셀들이 활성화되지 않은 상태로서 하전입자 및 벽전하들이 거의 형성되어 있지 않은 상태이므로 리셋 기간을 종래의 경우와 같이 비교적 폭넓게 두어 강한 방전이 일어나게끔 한다. 리셋 기간동안의 방전에 의해 서로 다른 초기 상태를 갖는 각 방전셀들의 초기 조건이 균일화된다. 그리고, 각 방전셀들에는 하전입자 및 벽전하가 생성되어 어드레스 기간에 앞서 방전셀들의 활성화가 이루어진다. 리셋 기간 중에 형성된 벽전하들은 어드레스 방전시의 방전 전압을 낮추는 역할을 한다. 그 다음 서브필드에서는 이전 서브필드의 영향으로 각 방전셀들이 활성화되어 셀 내에 하전입자들이 어느 정도 축적된 상태이므로 리셋 기간을 일정 기간만큼 단축시킨다. 이 때 리셋 기간의 단축으로 인해 리셋 방전에 의해 생성되는 하전입자들의 양이 이전 서브필드의 리셋 기간에서 발생한 양보다 적어진다. 하지만 이전 서스필드의 영향으로 이미 축적되어 있던 하전입자 양이 리셋 방전에 의해 발생한 하전입자 양에 더해지게 되고, 그 더한 양이 이전 서브필드의 리셋 기간동안에 발생한 하전입자의 양과 동일해지게 되어 각 서브필드별 리셋 방전과 어드레스 방전을 균일화시킬 수 있게 된다. 이와 같은 방법으로 초기 서브필드부터 마지막 서브필드까지 진행될 때 리셋 기간을 조금씩 단축시키면서 마지막 서브필드에서의 리셋 기간을 가장 짧게 설정한다. 마지막 서브필드에서는 이전 서브필드들의 영향으로 셀들에 하전입자들이 가장 많이 축적된 상태이므로 리셋 방전과 어드레스 방전의 세기를 이전 서브필드들의 경우와 동일하게 하기 위하여 리셋 기간을 가장 짧게 하여야 한다. 이와 같이 구동하게 되면, 이전 서브필드에서의 리셋 방전보다 다음 서브필드에서의 리셋 방전이 강하게 일어나는 현상을 방지할 수 있게 되고, 이에 따라 화면의 콘트라스트가 저하되는 것을 방지할 수 있게 된다. 또한 한 프레임동안 각 서브필드 별로 균등한 하전입자들이 형성되어 어드레스 방전시의 방전 불균일 현상을 방지할 수 있게 된다. 아울러 본 발명에서는 각 서브필드의 리셋 기간에서 단축된 시간을 해당 서브필드의 서스테인 기간에 할당한다. 그러면 단축된 리셋 기간의 폭만큼 서스테인 기간이 연장됨으로 인해 화면의 휘도가 향상되게 된다.
본 발명에서 각 서브필드별 리셋 기간의 단축은 도 6a 내지 도 6c에 도시된 바와 같이 프라이밍 방전을 일으키는 프라이밍 펄스의 펄스폭을 단계적으로 감소시킴으로써 이루어진다. 도 6a는 초기 서브필드에서의 구동 파형을 나타내고, 도 6b는 중간 서브필드에서의 구동 파형을 나타내며, 도 6c는 마지막 서브필드에서의 구동 파형을 나타낸다. 도 6a에 도시된 초기 서브필드의 경우에는 방전셀들의 초기화 및 활성화가 이루어지지 않은 상태이므로 하전입자들이 충분히 형성되도록 리셋 펄스의 폭을 비교적 크게 한다. 그 다음 도 6b의 중간 서브필드에서는 이전 서브필드에서 축적된 하전입자의 양을 고려하여 과다한 방전이나 하전입자들이 형성되지 않도록 리셋 펄스의 폭을 좀 더 작게 한다. 그리고 도 6c의 마지막 서브필드에서는 이전의 모든 서브필드들에 대해서 영향을 받기 때문에 리셋 펄스의 폭을 가장 짧게 한다. 이와 같은 방법에 의해 초기 서브필드에서 마지막 서브필드로 갈수록 리셋 방전이 강하게 일어나는 현상이 방지되고, 리셋 방전에 의한 미소 발광의 세기가 커지는 문제점을 해결할 수 있게 된다. 각 서브필드별로 방전 균일성이 향상되며 콘트라스트의 저하가 방지된다.
도 7은 본 발명의 제 2 실시 예에 따른 교류 면방전 플라즈마 디스플레이 패널의 구동방법을 나타낸 도면으로서, 각 서브필드의 리셋 기간을 선형적으로 단축시키는 방법을 나타낸다. 도 7을 참조하면, 첫 번째 서브필드로부터 마지막 서브필드까지 진행될 때 리셋 기간을 선형적으로 단축시킨다. 리셋 기간의 단축은 도 6a 내지 도 6c에 도시된 바와 같이 리셋 기간에 공급되는 리셋 펄스의 폭을 감소시킴으로써 이루어진다. 어드레스 기간의 폭은 종래의 경우와 마찬가지로 각 서브필드에서 서로 동일하다. 그리고 서스테인 기간의 폭은 계조 표현을 위해 각 서브필드 별로 서로 다르게 할당된다. 각 서브필드의 리셋 기간에서 단축된 기간량은 해당 서브필드의 서스테인 기간에 할당된다.
본 발명의 제 2 실시 예에 따른 구동방법에서는 각 서브필드에서 리셋 기간이 선형적으로 감소됨에 따라 각 서브필드에서의 방전 균일성이 본 발명의 제 1 실시 예의 경우보다 좀 더 향상된다. 서브필드의 진행에 따라 리셋 기간이 점진적으로 단축됨으로 인해 어느 한 서브필드에서 리셋 방전에 의해 생성되는 하전입자들의 양이 이전 서브필드의 리셋 기간에서 발생한 양보다 적어진다. 하지만 이전 서스필드의 영향으로 이미 축적되어 있던 하전입자 양이 리셋 방전에 의해 발생한 하전입자 양에 더해지게 되고, 그 더한 양이 이전 서브필드의 리셋 기간동안에 발생한 하전입자의 양과 동일해지게 되어 각 서브필드별 리셋 방전과 어드레스 방전을 균일화시킬 수 있게 된다. 이와 같은 방법에 의해 초기 서브필드에서 마지막 서브필드로 갈수록 리셋 방전이 강하게 일어나는 현상이 방지되고, 리셋 방전에 의한 미소 발광의 세기가 커지는 문제점을 해결할 수 있게 된다. 각 서브필드별로 방전 균일성이 향상되며 콘트라스트의 저하가 방지된다. 아울러 각 서브필드에서 단축된 리셋 기간만큼 그 기간이 서스테인 기간에 할당됨으로 인해 화면의 휘도가 향상되게 된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에서는 각 서브필드별 리셋 기간을 단계적으로 단축시킴에 따라 각 서브필드에서 리셋 방전의 세기 및 리셋 방전이후의 하전입자의 형성량이 균일해진다. 이에 따라, 각 서브필드별 방전 균일성이 향상된다. 또한 서브필드의 진행에 따라 리셋 방전 시에 미소 발광의 세기가 커지는 현상이 방지되어 화면의 콘트라스트가 저하되는 것을 막을 수 있게 된다. 아울러 각 서브필드에서 단축된 리셋 기간만큼의 시간이 서스테인 기간에 할당됨으로써 화면의 휘도가 향상되게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (5)

  1. 화상의 계조를 구현하기 위하여 한 프레임을 다수의 서브필드로 시분할하여 구동하고, 상기 각 서브필드마다 방전셀들을 초기화시키는 리셋 기간과, 상기 방전셀들을 어드레싱하는 어드레스 기간과, 서로 다른 기간을 가지며 어드레싱된 상기 방전셀들의 방전을 유지시키는 서스테인 기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 서브필드 별로 상기 리셋 기간을 서로 다르게 할당하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 리셋 기간은 상기 한 프레임 내의 시작 서브필드에서부터 마지막 서브필드로 갈수록 단축되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제 2 항에 있어서,
    상기 리셋 기간은 일정 수의 서브필드 그룹 단위로 단축되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 2 항에 있어서,
    상기 리셋 기간은 상기 각 서브필드 단위로 선형적으로 단축되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제 1 항에 있어서,
    상기 리셋 기간의 조절을 위해 상기 리셋 기간에 공급되는 리셋 펄스의 펄스폭을 조절하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1019990045143A 1999-10-18 1999-10-18 플라즈마 디스플레이 패널의 구동방법 KR20010037562A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990045143A KR20010037562A (ko) 1999-10-18 1999-10-18 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990045143A KR20010037562A (ko) 1999-10-18 1999-10-18 플라즈마 디스플레이 패널의 구동방법

Publications (1)

Publication Number Publication Date
KR20010037562A true KR20010037562A (ko) 2001-05-15

Family

ID=19615797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990045143A KR20010037562A (ko) 1999-10-18 1999-10-18 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR20010037562A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475158B1 (ko) * 2002-04-04 2005-03-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100730160B1 (ko) * 2005-11-11 2007-06-19 삼성에스디아이 주식회사 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
US7817110B2 (en) 2006-06-13 2010-10-19 Lg Electronics Inc. Plasma display apparatus having enhanced discharge stability and driving thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475158B1 (ko) * 2002-04-04 2005-03-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100730160B1 (ko) * 2005-11-11 2007-06-19 삼성에스디아이 주식회사 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
US7817110B2 (en) 2006-06-13 2010-10-19 Lg Electronics Inc. Plasma display apparatus having enhanced discharge stability and driving thereof

Similar Documents

Publication Publication Date Title
KR100809406B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 표시 장치
JP3429438B2 (ja) Ａｃ型ｐｄｐの駆動方法
KR100381270B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100450451B1 (ko) Ac형pdp의구동방법
KR100330030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JPH11119727A (ja) Ａｃ型ｐｄｐの駆動方法
KR100338519B1 (ko) 플라즈마 디스플레이 패널의 어드레스 방법
KR100338518B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100324271B1 (ko) 플라즈마 표시장치 구동방법
EP0923066A1 (en) Driving a plasma display panel
KR100329238B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20010037562A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100573163B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20010035882A (ko) 플라즈마 디스플레이 패널의 구동방법
KR19990081215A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100564300B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100262827B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR100260254B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100481215B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100260943B1 (ko) 4전극 플라즈마 디스플레이 장치와 그 구동방법
KR100373529B1 (ko) 플라즈마 디스플레이 패널 및 그구동방법
KR20010037563A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100349030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100735737B1 (ko) 교류형 플라즈마 디스플레이의 명암비 향상방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application