KR20010027368A - 반도체 장치의 결함을 검사하는 방법 - Google Patents

반도체 장치의 결함을 검사하는 방법 Download PDF

Info

Publication number
KR20010027368A
KR20010027368A KR1019990039072A KR19990039072A KR20010027368A KR 20010027368 A KR20010027368 A KR 20010027368A KR 1019990039072 A KR1019990039072 A KR 1019990039072A KR 19990039072 A KR19990039072 A KR 19990039072A KR 20010027368 A KR20010027368 A KR 20010027368A
Authority
KR
South Korea
Prior art keywords
signal
semiconductor substrate
defects
defect
defect existing
Prior art date
Application number
KR1019990039072A
Other languages
English (en)
Inventor
김형진
이석열
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990039072A priority Critical patent/KR20010027368A/ko
Publication of KR20010027368A publication Critical patent/KR20010027368A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

반도체 장치의 결함을 검사하는 방법을 개시한다. 본 발명의 일 관점은 반도체 기판의 표면 상을 빔으로 스캔하며 반사되는 빔을 수집하여 검출한다. 검출되는 반사빔을 바탕으로 반도체 기판 상의 표면 이하에 존재하는 결함에 관련된 부분은 (-)의 크기를 가지고 표면 이상에 존재하는 결함에 관련된 부분은 (+)의 크기를 가지도록 신호 처리된 신호를 발생시킨다. 설정된 (+) 및 (-)의 크기 부분들에 대한 각각의 기준인 이중 임계값으로 신호 처리된 신호를 분석하여 표면 이하에 존재하는 결함과 표면 이상에 존재하는 결함을 각각 분리 검출 및 분류하는 분석 단계를 수행한다.

Description

반도체 장치의 결함을 검사하는 방법{Method of inspecting defects on semiconductor device}
본 발명은 반도체 장치의 제조에 관한 것으로, 특히, 결함을 검사하는 방법에 관한 것이다.
반도체 장치를 제조하는 공정, 예컨대, 실리콘 인곳(silicon ingot)을 잘라 반도체 기판을 형성하는 과정에서는 여러 가지 결함들이 발생할 수 있다. 예를 들어, 반도체 기판의 표면 이상에는 파티클(particle) 등이 흡착될 수 있으며, 표면 이하의 결함으로는 결정 배향 피트(crystal oriented pit;이하 "COP"라 한다) 등이 발생할 수 있다. 피트 등의 발생은 반도체 장치의 소자 분리(isolation)의 저하를 일으켜 전류 누설(leakage) 등의 원인이 될 수 있다.
반도체 기판의 표면 근처의 미세 결함(micro defect), 예컨대, 산소 석출(oxygen precipitation) 또는 적층 불량(stacking fault) 등은 게이트 산화막의 불량 또는 접합 누설 등의 증가 등과 같은 반도체 장치의 불량의 원인이 될 수 있는 것으로 알려져 있다. 또한, 반도체 기판의 구경이 12 인치로 대구경화되고, 반도체 장치의 디자인 룰(design rule)이 0.18㎛ 이하로 되어가며 이러한 미세 결함을 관리하는 것이 중요시되고 있다.
종래의 결함 검사 설비 및 검사 방법은 대략 0.1㎛ 이하의 미세 결함을 검출하는 데 한계를 나타내고 있으며, 실제 COP 등의 미세 결함의 크기는 대략 수십 Å 정도이다. 따라서, 이러한 미세한 결함을 검출하기 위해서는 결함의 크기를 성장시키는 별도의 단계가 요구된다.
상세하게 설명하면, 반도체 기판에 SC1(NH4OH+H2O2+H2O) 용액을 인가하여 전면 에칭(etching)을 실시하여 결함의 크기를 크게 한다. 예를 들어, 대략 0.1㎛ 보다 큰 크기로 결함을 성장시킨다. 이후에, 레이저 산란(laser scattering) 등을 이용한 표면 스캔으로 검사한 후, SEM(Scanning Electronic Microscopy) 등을 이용하여 이러한 성장된 결함을 확인한다. 또는 표면 스캔으로 반도체 기판의 전면을 검사한 결과로 결함의 좌표를 확인한 후, 세정 공정을 다시 실시한 후 재검사하여 좌표 상 이동이 없는 결함들을 COP 등으로 간주한다.
이러한 검사 방법은 여러 가지 단계를 요구하므로, 그 실시에 있어 매우 번거로운 점이 있다. 또한, 별도의 결함 성장 단계 또는 세정 단계가 요구되는 간접적인 결함 확인이므로 검사 자체의 신뢰성이 낮아지게 된다.
본 발명이 이루고자 하는 기술적 과제는, COP 등과 같은 반도체 기판의 표면 이하에 존재하는 미세 결함들을 용이하며 정확하고 빠르게 검출, 확인 또는 분류할 수 있는 반도체 장치의 결함을 검사하는 방법을 제공하는 데 있다.
도 1은 본 발명의 실시예에 의한 결함 검사 설비를 설명하기 위해서 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시예에 의한 결함 검사 방법 의해서 신호 처리된 결과를 설명하기 위해서 개략적으로 도시한 도면이다.
＜ 도면의 주요 부호에 대한 설명＞
100; 반도체 기판, 210: 입사부,
230; 수집부, 250; 신호 발생부,
290; 분석부.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판의 표면 상을 빔으로 스캔하며 반사되는 빔을 수집하여 검출한다. 상기 검출되는 반사빔을 바탕으로 상기 반도체 기판 상의 표면 이하에 존재하는 결함에 관련된 부분은 (-)의 크기를 가지고 상기 표면 이상에 존재하는 결함에 관련된 부분은 (+)의 크기를 가지도록 신호 처리된 신호를 발생시킨다. 설정된 (+) 및 (-)의 크기 부분들에 대한 각각의 기준인 이중 임계값으로 상기 신호 처리된 신호를 분석하여 상기 표면 이하에 존재하는 결함과 상기 표면 이상에 존재하는 결함을 각각 분리 검출 및 분류하는 분석 단계를 수행한다.
이때, 상기 반도체 기판 상의 표면은 상기 실리콘 인곳을 자른 후의 노출되는 표면이거나, 상기 반도체 기판 상에 형성된 물질막의 표면이다. 또한, 상기 분석 단계는 (+) 크기의 부분에 대해 설정된 기준값으로 상기 신호 처리된 신호의 (+) 크기의 부분을 분석하고, (-) 크기의 부분에 대해 설정된 기준값으로 상기 신호 처리된 신호의 (-) 크기의 부분을 벌도로 분석한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
본 발명의 실시예는 반도체 기판의 표면 또는 반도체 기판 상에 형성된 물질막의 표면을 스캔하여 얻은 결과를 신호 처리하여, 표면 이상에 존재하는 결함에 연관되는 신호는 (+)의 크기를 가지게 하고 표면 이하에 연관되는 신호는 (-)의 크기를 가지도록 하는 것을 주된 내용의 일부로 한다. 또한, 이러한 신호에 이중 임계값을 적용하여 (+)의 크기를 가지는 신호 부분에서 검출되는 결함은 파티클로 분류하고 (-)의 크기를 가지는 신호 부분에서 검출되는 결함은 COP로 분류하는 것을 주된 내용의 다른 일부로 한다. 보다 상세하게는 다음의 실시예에서 도면들을 참조하여 결함 검사 설비 및 방법을 설명한다.
도 1은 본 발명의 실시예에 의한 결함 검사 설비의 구성을 개략적으로 나타내고, 도 2는 반도체 기판의 표면에 존재하는 결함들의 모델과 이를 검출하여 처리된 신호를 개략적으로 나타낸다.
도 1을 참조하면, 본 발명의 실시예에 의한 반도체 장치의 결함을 검사하는 설비는 입사부(210)와, 수집부(230), 신호 발생부(250), 필터부(270) 및 분석부(290) 등을 구비하고 있다.
반도체 기판(100) 상을 스캔하는 입사빔, 예컨대, 넓은 파장대의 광, 단파장을 갖는 레이저 광 또는 전자빔 등의 입사빔을 발생하는 입사부는, 램프(lamp), 레이저 또는 전자총 등을 구비한다. 이러한 입사빔은 수직 또는 일정한 입사각을 가지고 검사하고자 하는 반도체 기판(100) 상에 입사에 필요한 경로를 거쳐 입사된다. 이와 같이 입사되는 입사빔은 반도체 기판 상에서 반사되는 반사빔을 제공한다.
이때, 입사빔은 반도체 기판의 표면 상태에 따른 정보를 포함하는 반사빔을 제공한다. 예를 들어, 반도체 기판의 표면이 실리콘 인곳을 잘라 노출된 표면 상태이면, 이러한 반도체 기판 자체의 표면 상태에 따른 반사빔이 제공된다. 또한, 반도체 기판 상에 물질막이 형성되었다면, 이러한 물질막의 표면에서 반사되는 반사빔이 제공된다.
이러한 반사빔은 입사되는 입사빔이 반도체 기판 상의 표면에서 반사, 산란 또는 2차 전자 등의 형태로 수집부(230)에서 수집된다. 수집되어 검출된 반사빔은 신호 발생부(250)를 거쳐 신호로 처리된다. 이때 신호 발생부(250)에서는 도 2에서 도시된 바와 같이 반도체 기판 상의 표면(100a)의 이하에 존재하는 결함(110), 예컨대, COP 등과 같은 결함(110)에 관련된 부분은 (-)의 크기(110a)를 가지게 출력되도록 신호 처리 또는 수학적으로 연산되어 신호 변환된다.
표면 이하의 결함(110)과 표면 이상의 결함(150)에 입사되는 입사빔은 각기 다른 상태로 반사되므로(또는 산란되거나 2차 전자로 방출된다), 이에 따른 반사빔은 다른 인텐시티(intensity) 등의 상태로 검출된다. 따라서, 상기한 신호 처리 등을 통해서, 표면에서의 값을 기준인 0으로 설정함으로써 (+)의 값 및 (-)의 값으로 분리할 수 있다.
또한, 반도체 기판 상의 표면(100a)의 이상에 존재하는 결함(150), 예컨대, 흡착되거나 잔류된 파티클 등과 같은 결함(150)에 관련된 부분은 (+)의 크기(150a)로 출력되도록 신호 처리된다.
이에 따라, 신호 처리된 신호(S1)는 표면에 대한 값은 0으로 기준되고, 표면 이상의 피크 부분과 표면 피크 부분을 가지게 된다. 표면 이상의 (+)의 크기(150a)는 반도체 기판(100)의 표면 이상의 결함, 예컨대, 파티클 등에 관련되고, (-)의 크기(110a)는 표면 이하의 결함에 관련된다.
이와 같이 처리된 신호(S1)는 필터부(270)에서 기준 신호(Sr) 등을 대비시키는 RSF(Reference Signal Filtering) 방법 등으로 처리하여 노이즈(noise) 등을 제거한다. 즉, 표면의 거칠기 등에 의한 노이즈를 제거한다. 노이즈가 제거된 신호(So)는 분석부(290)에 전달된다.
분석부(290)는 낮은 신호 처리부(Low Signal Process part;이하 "LSP부"라 한다)와 높은 신호 처리부(High Signal Process part;이하 "HSP부"라 한다) 등으로 구성되어 있다. LSP부에서는 전달되는 신호(So)의 낮은 신호 부분, 즉, (-)의 크기를 나타내는 피크 부분을 분석한다. 그리고, HSP부에서는 높은 신호 부분, 즉, (+)의 크기를 나타내는 피크 부분을 분석한다.
즉, (-) 크기의 부분과 (+) 크기의 부분들에 대한 각각의 기준인 이중 임계값(dual threshold)으로 신호(So)를 분석한다. 이와 같은 이중 임계값은 (+)의 크기 부분에 대해서 설정된 기준값과 이와는 다른 (-)의 크기 부분에 대해서 설정된 별도의 기준값을 이용한다. 이에 따라서, (+) 크기의 부분에서 검출되는 결함은 파티클로 간주할 수 있고, (-) 크기의 부분에서 검출되는 결함은 COP 등으로 구분될 수 있다. 이후에, 파티클로 검출되는 결과와 COP 등으로 검출되는 결과를 독립되게 각각 분석함으로써 원하는 결함의 검출 및 구분이 가능하다.
이와 같이 (+) 및 (-)의 크기를 가지는 신호(So)를 이중 임계값을 이용하여 각각 분석함으로써, 파티클과 COP 등을 구분 또는 분류할 수 있다. 이와 같은 방법에 의해서 얻어지는 결과는 전기적인 특성 해석에 이용될 수 있다. 또한, 종래의 결함 성장 등과 같은 별도의 예비 단계를 거치지 않으므로, 결함 검사의 신뢰성을 확보할 수 있다. 더욱이, 결함 검출에서 결함의 분석, 분류 및 구분 등에 이를 때까지 거의 실시간으로 진행되므로, 시간의 소비를 감소시킬 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, COP 등과 같은 표면 이하의 결함에 대한 분석을 파티클 등과 같은 표면 이상의 결함에 대한 분석과는 독립적으로 분리할 수 있다. 이에 따라, COP 및 파티클 등을 검출된 신호로부터 구분할 수 있다. 특히, COP 등과 같은 표면 이하의 결함을 분석하여 구분 및 분류할 수 있다. 더욱이, 결함 성장 등과 같은 별도의 예비 단계를 거치지 않으므로, 결함 검사의 신뢰성을 확보할 수 있다. 더욱이, 결함 검출에서 결함의 분석, 분류 및 구분 등에 이를 때까지 거의 실시간으로 진행되므로, 시간의 소비를 감소시킬 수 있다.

Claims (3)

  1. 반도체 기판의 표면 상을 빔으로 스캔하며 반사되는 빔을 수집하여 검출하는 단계;
    상기 검출되는 반사빔을 바탕으로 상기 반도체 기판 상의 표면 이하에 존재하는 결함에 관련된 부분은 (-)의 크기를 가지고 상기 표면 이상에 존재하는 결함에 관련된 부분은 (+)의 크기를 가지도록 신호 처리된 신호를 발생시키는 단계; 및
    설정된 (+) 및 (-)의 크기 부분들에 대한 각각의 기준인 이중 임계값으로 상기 신호 처리된 신호를 분석하여 상기 표면 이하에 존재하는 결함과 상기 표면 이상에 존재하는 결함을 각각 분리 검출 및 분류하는 분석 단계를 포함하는 것을 특징으로 하는 반도체 장치의 결함을 검사하는 방법.
  2. 제1항에 있어서, 상기 반도체 기판 상의 표면은
    상기 실리콘 인곳을 자른 후의 노출되는 표면이거나
    상기 반도체 기판 상에 형성된 물질막의 표면인 것을 특징으로 하는 반도체 장치의 결함을 검사하는 방법.
  3. 제1항에 있어서, 상기 분석 단계는
    (+) 크기의 부분에 대해 설정된 기준값으로 상기 신호 처리된 신호의 (+) 크기의 부분을 분석하는 단계; 및
    (-) 크기의 부분에 대해 설정된 기준값으로 상기 신호 처리된 신호의 (-) 크기의 부분을 분석하는 단계를 별도로 수행하는 것을 특징으로 하는 반도체 장치의 결함을 검사하는 방법.
KR1019990039072A 1999-09-13 1999-09-13 반도체 장치의 결함을 검사하는 방법 KR20010027368A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990039072A KR20010027368A (ko) 1999-09-13 1999-09-13 반도체 장치의 결함을 검사하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990039072A KR20010027368A (ko) 1999-09-13 1999-09-13 반도체 장치의 결함을 검사하는 방법

Publications (1)

Publication Number Publication Date
KR20010027368A true KR20010027368A (ko) 2001-04-06

Family

ID=19611283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039072A KR20010027368A (ko) 1999-09-13 1999-09-13 반도체 장치의 결함을 검사하는 방법

Country Status (1)

Country Link
KR (1) KR20010027368A (ko)

Similar Documents

Publication Publication Date Title
JP3996728B2 (ja) 表面検査装置およびその方法
US7554656B2 (en) Methods and systems for inspection of a wafer
US7728969B2 (en) Methods and systems for identifying defect types on a wafer
US7171038B2 (en) Method and apparatus for inspecting a substrate
EP3306653B1 (en) Semiconductor wafer evaluation method
US7659975B1 (en) Methods and systems for inspection of a wafer or setting up an inspection process
KR20210010948A (ko) 웨이퍼 노이즈 뉴슨스 식별을 위한 sem 및 광학 이미지의 상관
JP2006201179A (ja) 表面検査装置およびその方法
JP3938227B2 (ja) 異物検査方法および装置
US6726319B1 (en) Method for inspecting surface of semiconductor wafer
JP2009192541A (ja) 欠陥検査装置
JP3665194B2 (ja) 回路パターンの検査方法及び検査装置
KR20010027368A (ko) 반도체 장치의 결함을 검사하는 방법
JP7015235B2 (ja) 範囲に基づくリアルタイム走査電子顕微鏡非可視ビナー
JP2001015567A (ja) 半導体基板の評価装置および評価方法
JP3314217B2 (ja) 外観検査装置
JPH11204384A (ja) 半導体ウェーハのバルク欠陥の形態論分析方法および表面欠陥の形態論分析方法
JPH05142161A (ja) 外観検査方法およびその装置、磁気ヘツド検査方法およびその装置並びに磁気ヘツド製造設備
US5745239A (en) Multiple focal plane image comparison for defect detection and classification
WO2022158394A1 (ja) 加工変質層の評価方法及び半導体単結晶基板の製造方法
JP2008147679A (ja) 電子線応用装置
WO2023106414A1 (ja) 加工変質層の評価方法及び評価システム
JP3348059B2 (ja) 半導体装置の製造方法
JPH0643110A (ja) レジストパターン欠陥の検出方法
JP4648435B2 (ja) 検査装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination