KR20010026120A - Method for forming a fine pattern of semiconductor device - Google Patents
Method for forming a fine pattern of semiconductor device Download PDFInfo
- Publication number
- KR20010026120A KR20010026120A KR1019990037308A KR19990037308A KR20010026120A KR 20010026120 A KR20010026120 A KR 20010026120A KR 1019990037308 A KR1019990037308 A KR 1019990037308A KR 19990037308 A KR19990037308 A KR 19990037308A KR 20010026120 A KR20010026120 A KR 20010026120A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- pattern
- forming
- photoresist pattern
- layer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Abstract
Description
본 발명은 미세패턴 형성방법에 관한 것으로, 특히 동일 마스크를 사용하여 초고집적 메모리 소자에 유용하게 적용할 수 있는 반도체장치의 미세패턴 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a fine pattern, and more particularly to a method of forming a fine pattern of a semiconductor device which can be usefully applied to an ultra-high density memory device using the same mask.
미세패턴 가공기술(lithography technique)은 반도체기판에 원하는 미세패턴을 갖는 회로(circuit)를 가공하여 고집적화된 반도체 소자를 만들기 위한 기술로서 제조기술의 핵심기술이라 할 수 있다. 최근에는 반도체 소자의 고집적화에 따라 패턴의 피치(pitch)가 점차 작아지고 이로인해 대구경 렌즈와 단파장의 사용이 대두되고 있으나, 설비투자 및 신규공정 셋-업(set-up) 등의 어려운 문제점을 안고 있다.The lithography technique is a core technology of the manufacturing technology as a technique for making a highly integrated semiconductor device by processing a circuit having a desired fine pattern on the semiconductor substrate. In recent years, as the integration of semiconductor devices has increased, the pitch of patterns has become smaller, which has led to the use of large-diameter lenses and shorter wavelengths.However, the problems of equipment investment and new process set-up have been difficult. have.
한편, 반도체 소자의 고집적화에 따른 셀 면적의 감소로 반도체 메모리소자에서는 캐패시터의 용량을 증대시키기 위해 스토리지 전극이 표면적을 증가시키기 위한 여러 가지 방법이 제안되고 있다. 이로 인해 스토리지 전극의 두께가 점차 두꺼워지고 패턴의 종횡비(aspect ratio)가 점차 커지고 있으며, 사진공정에서는 포토레지스트의 두께를 높여야 하는 문제점이 있고, 하지막을 식각하는 과정에서는 과도식각(over etch)을 해야 하는 문제가 있다. 또한, 포토레지스트의 두께의 제약으로 인해 공정상의 마진을 갖지 못하거나, 패턴의 쓰러짐 등의 문제점이 있다.Meanwhile, various methods for increasing the surface area of the storage electrode have been proposed in the semiconductor memory device in order to increase the capacity of the capacitor due to the reduction of the cell area due to the high integration of the semiconductor device. As a result, the thickness of the storage electrode is gradually thickened and the aspect ratio of the pattern is gradually increased, and there is a problem in that the thickness of the photoresist needs to be increased in the photolithography process, and overetching is required in the process of etching the underlayer. There is a problem. In addition, due to the limitation of the thickness of the photoresist, there is a problem such as having no process margin or falling of the pattern.
캐패시터의 단위 면적당 표면적을 증대시켜 캐패시턴스를 확보하기 위한 일환으로, 기존의 스택형 구조 대신에 실린더(cylinder)를 형성하여 스토리지 전극의 내면까지도 유효 캐패시터 면적으로 활용하는 방법이 사용되고 있다. 그러나, 통상의 실린더 형성방법은, 스토리지 전극용 폴리실리콘 패턴을 형성한 후 2차로 폴리실리콘막을 증착하고, 식각공정이 수차례에 걸쳐 반복되므로 공정이 복잡하고, 제조시간이 길어지는 문제점을 갖고 있어 생산성 및 공정제어에 어려운 문제를 갖고 있다.As a part of securing a capacitance by increasing the surface area per unit area of a capacitor, a method of forming a cylinder instead of a conventional stacked structure and using the inner surface of the storage electrode as an effective capacitor area is used. However, the conventional cylinder forming method has a problem that the polysilicon film is deposited secondly after forming the polysilicon pattern for the storage electrode, and the etching process is repeated several times, which leads to a complicated process and a long manufacturing time. Difficulties in productivity and process control.
이러한 미세패턴 가공기술은 먼저, 반도체기판 상에 도전막, 절연막등 미세패턴을 형성해야할 하부막을 형성하고, 다시 하부막 위에 자외선(UV light) 등과 같은 광선(光線)의 조사에 의해 용해도가 변화하는 포토레지스트막(photoresist film)을 형성하고, 포토레지스트막의 소정부위를 마스크를 이용하여 광선에 노출시킨 후, 현상액을 사용하여 용해도가 크게 변화한 부분을 제거하여 포토레지스트 패턴을 형성한다. 그 후, 포토레지스트 패턴에 의해 노출된 하부막을 식각 공정을 통해 제거함으로써 반도체 소자의 배선이나 전극 등 각종 구조를 형성하는 기술이다.In such a fine pattern processing technique, first, a lower layer on which a fine pattern such as a conductive film or an insulating film is to be formed is formed on a semiconductor substrate, and then the solubility is changed by irradiation of light rays such as ultraviolet light on the lower layer. A photoresist film is formed, and a predetermined portion of the photoresist film is exposed to a light beam using a mask, and then a portion of which the solubility is greatly changed is removed using a developer to form a photoresist pattern. Thereafter, the lower layer exposed by the photoresist pattern is removed through an etching process to form various structures such as wirings and electrodes of the semiconductor device.
반도체 소자의 구조가 점차 고집적화 됨에 따라, 미세패턴 형성의 필요성은 더욱 증가하게 되는데, 일반적으로 미세패턴의 해상도(resolution) R은 k * λ/NA로 표현된다. 여기서, k는 공정능력 변수로서 대략 0.6 ∼ 0.9 사이에서 결정되며, λ는 노광시 사용되는 광원의 파장을 나타내며, NA(Numerical Aperture)는 렌즈의 개구수를 나타낸다. 결국 해상도인 R을 높이기 위해서는 λ를 줄이고 NA를 크게 해야 하는데, 이러한 문제는 노광장비의 성능에 좌우되기 때문에 개선이 쉽지가 않다.As the structure of the semiconductor device is gradually integrated, the necessity of forming the micropattern is further increased. In general, the resolution R of the micropattern is expressed as k * λ / NA. Here, k is a process capability variable that is determined between approximately 0.6 and 0.9, λ represents the wavelength of the light source used during exposure, and NA (Numerical Aperture) represents the numerical aperture of the lens. As a result, in order to increase the resolution R, it is necessary to reduce λ and increase NA. This problem is not easy because improvement is dependent on the performance of the exposure equipment.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 단순한 공정으로 한계 사이즈 이하의 미세패턴을 형성할 수 있는 반도체장치의 미세 패턴 형성방법을 제공하는 것이다.Accordingly, the technical problem to be achieved by the present invention is to provide a method for forming a fine pattern of a semiconductor device capable of forming a fine pattern of less than a limit size in a simple process.
도 1a 내지 도 5b는 본 발명에 의한 반도체장치의 미세 패턴 형성방법을 설명하기 위한 단면도들로서, 각 "a"도는 제조공정 단계의 단면을 나타내고, 각 "b"도는 평면을 각각 나타낸다.1A to 5B are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the present invention, in which each "a" diagram shows a cross section of a manufacturing process step and each "b" diagram shows a plane, respectively.
도 6a 내지 도 6d는 본 발명의 미세패턴 형성방법을 적용한 캐패시터의 제조방법을 설명하기 위한 단면도들이다.6A to 6D are cross-sectional views illustrating a method of manufacturing a capacitor to which the micropattern forming method of the present invention is applied.
상기 과제를 이루기 위하여 본 발명에 의한 반도체장치의 미세 패턴 형성방법은, 반도체기판 상에 패터닝될 피식각층을 형성하는 단계; 상기 피식각층 상에, 제1 톤(tone)의 포토레지스트를 이용하여 상기 피식각층의 소정 영역을 노출시키는 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 이용하여 상기 피식각층을 식각하는 단계; 상기 제1 포토레지스트 패턴을 제거한 후, 그 결과물 상에 제2 톤(tone)의 포토레지스트를 이용하여 패터닝된 피식각층의 소정 영역을 노출시키는 제2 포토레지스트 패턴을 형성하는 단계; 상기 제2 포토레지스트 패턴을 이용하여 패터닝된 상기 피식각층을 식각하는 단계; 및 상기 제2 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of forming a fine pattern of a semiconductor device according to the present invention includes: forming an etched layer to be patterned on a semiconductor substrate; Forming a first photoresist pattern on the etched layer to expose a predetermined region of the etched layer using a photoresist of a first tone; Etching the etched layer using the first photoresist pattern; Removing the first photoresist pattern, and then forming a second photoresist pattern on the resultant to expose a predetermined region of the patterned etched layer using a second tone photoresist; Etching the patterned layer to be etched using the second photoresist pattern; And removing the second photoresist pattern.
본 발명에서, 상기 제1 포토레지스트 패턴은 포지티브(positive) 포토레지스트로 형성하고, 상기 제2 포토레지스트 패턴은 네거티브(negative) 포토레지스트로 형성하는 것이 바람직하다.In the present invention, it is preferable that the first photoresist pattern is formed of a positive photoresist, and the second photoresist pattern is formed of a negative photoresist.
그리고, 상기 제2 포토레지스트 패턴을 형성하는 단계는, 제1 포토레지스트 패턴이 제거된 결과물 상에 포토레지스트를 도포하는 단계와, 상기 제1 포토레지스트 패턴을 형성하는 공정에서 사용된 것과 동일한 마스크를 이용하여 상기 포토레지스트를 과도(over) 노광하는 단계, 및 노광된 상기 포토레지스트를 현상하는 단계로 이루어진다.The forming of the second photoresist pattern may include applying a photoresist on the resultant from which the first photoresist pattern has been removed, and using the same mask as used in the process of forming the first photoresist pattern. Over-exposing the photoresist using the photoresist, and developing the exposed photoresist.
본 발명에 따르면, 서로 다른 톤의 레지스트를 적절히 사용함으로써, 동일한 마스크를 사용하여 단순한 공정으로 한계 사이즈 이하의 미세한 패턴을 형성할 수 있으며, 반도체 메모리장치의 캐패시터 제조공정에 적용할 경우 단위 면적당 많은 실린더를 형성할 수 있으므로 집적도를 향상킬 수 있다. 또한, 동일 마스크를 사용함으로써 공정상의 오차발생을 감소시킬 수도 있다.According to the present invention, by appropriately using resists of different tones, it is possible to form fine patterns below the limit size by a simple process using the same mask, and when applied to the capacitor manufacturing process of a semiconductor memory device, many cylinders per unit area Since it can form a can improve the degree of integration. In addition, the use of the same mask can reduce the occurrence of errors in the process.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 1a 내지 도 5b는 본 발명에 의한 반도체장치의 미세 패턴 형성방법을 설명하기 위한 단면도들로서, 각 "a"도는 제조공정 단계의 단면을 나타내고, 각 "b"도는 평면을 각각 나타낸다.1A to 5B are cross-sectional views illustrating a method for forming a fine pattern of a semiconductor device according to the present invention, in which each "a" diagram shows a cross section of a manufacturing process step and each "b" diagram shows a plane, respectively.
먼저, 도 1a 및 도 1b를 참조하면, 반도체기판(10) 상에 절연막 또는 도전막을 증착하여 피식각층(12)을 형성한다. 이 피식각층(12) 상에 포지티브 포토레지스트(positive photoresist)를 도포하여 제1 레지스트층을 형성한다. 다음에, 마스크를 이용하여 상기 제1 레지스트층에 대해 노광 및 현상등의 사진공정을 행하여 제1 레지스트 패턴(14)을 형성한다.First, referring to FIGS. 1A and 1B, an etched layer 12 is formed by depositing an insulating film or a conductive film on the semiconductor substrate 10. A positive photoresist is applied on the etched layer 12 to form a first resist layer. Next, a photoresist process such as exposure and development is performed on the first resist layer using a mask to form the first resist pattern 14.
도 2a 및 도 2b를 참조하면, 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 피식각층(12)을 패터닝한 다음, 상기 제1 포토레지스트 패턴을 제거한다.2A and 2B, the etched layer 12 is patterned using the first photoresist pattern as an etch mask, and then the first photoresist pattern is removed.
도 3a 및 도 3b를 참조하면, 피식각층이 패터닝된 상기 결과물 상에 도 1a의 공정에서 사용된 레지스트와 반대 톤(tone)의 레지스트 즉, 네거티브 포토레지스트(negative photoresist)를 도포하여 제2 레지스트층을 형성한다. 다음에, 포토마스크를 이용하여 상기 제2 레지스트층에 대해 노광 및 현상등의 사진공정을 행하여 제2 레지스트 패턴(16)을 형성한다. 이 때, 사용되는 포토마스크는 도 1a의 공정에서 사용한 것과 동일한 포토마스크가 사용되는데, 네거티브 포토레지스트를 사용하였기 때문에 포토마스크(100)에서 차광패턴이 형성되어 있는 부분에 해당되는 제2 포토레지스트, 즉 노출되지 않은 부분의 레지스트가 제거되어 도시된 바와 같이 도 1a의 제1 레지스트 패턴(14)의 역상으로 제2 레지스트 패턴이 형성된다.Referring to FIGS. 3A and 3B, a second photoresist layer is formed by applying a negative photoresist, that is, a negative photoresist, to the resist used in the process of FIG. 1A on the resultant patterned layer. To form. Next, a photoresist such as exposure and development is performed on the second resist layer using a photomask to form the second resist pattern 16. In this case, the same photomask as that used in the process of FIG. 1A is used. Since the negative photoresist is used, a second photoresist corresponding to a portion where the light shielding pattern is formed in the photomask 100, That is, the resist of the unexposed portion is removed to form a second resist pattern in the reverse phase of the first resist pattern 14 of FIG. 1A.
이 때, 도시된 바와 같이 피식각층이 제거된 부분의 넓이보다 제2 레지스트 패턴이 넓게 형성되어야 후속 공정에서 피식각층을 제거할 때 제2 레지스트 패턴을 식각 마스크로 사용할 수 있다. 따라서,상기 제2 레지스트 패턴을 형성하기 위한 노광단계에서, 네거티브 포토레지스트를 사용하기 때문에 노광량을 증가시켜 과도노광이 되도록 하여야 한다.At this time, as shown in the drawing, the second resist pattern must be wider than the width of the portion where the etched layer is removed, so that the second resist pattern can be used as an etching mask when the etched layer is removed in a subsequent process. Therefore, in the exposure step for forming the second resist pattern, since the negative photoresist is used, the exposure amount should be increased to be overexposure.
도 4a 및 도 4b를 참조하면, 상기 제2 레지스트 패턴을 식각 마스크로 사용하여 노출된 부분의 피식각층을 제거한다.4A and 4B, the exposed layer is removed by using the second resist pattern as an etching mask.
도 5a 및 도 5b를 참조하면, 도 4a 및 도 4b의 결과물에서 제2 레지스트 패턴을 제거하여 도시된 바와 같은 라인/스페이스 패턴을 형성한다.5A and 5B, the second resist pattern is removed from the resultant of FIGS. 4A and 4B to form a line / space pattern as shown.
다음에, 본 발명의 미세패턴 형성방법을 이용하여 집적도가 향상된 반도체 메모리소자의 캐패시터 제조방법을, 도 6a 내지 도 6d를 참조하여 설명한다.Next, a method of manufacturing a capacitor of a semiconductor memory device having an improved degree of integration using the fine pattern forming method of the present invention will be described with reference to FIGS. 6A to 6D.
도 6a를 참조하면, 트랜지스터(도시되지 않음), 비트라인(도시되지 않음) 등의 하지막이 형성된 반도체기판(30) 상에 층간절연막(32)을 형성한 후, 이 층간절연막을 이방성식각하여 트랜지스터의 소오스영역(도시되지 않음)을 노출시키는 콘택홀(33)을 형성한다. 다음에, 콘택홀이 형성된 결과물의 전면에, 상기 콘택홀을 완전히 채우면서 상기 층간절연막의 표면으로부터 일정 두께를 갖도록 불순물이 도우프된 폴리실리콘막을 증착함으로써 스토리지 전극용 도전층(34)을 형성한다. 다음에, 상기 도전층(34) 상에 포지티브 포토레지스트를 도포하여 제1 레지스트층을 형성한 다음, 포토마스크(200)를 이용하여 상기 제1 레지스트층에 대해 노광 및 현상 등의 사진공정을 행하여 제1 레지스트 패턴(36)을 형성한다.Referring to FIG. 6A, an interlayer insulating film 32 is formed on a semiconductor substrate 30 on which a base film such as a transistor (not shown) or a bit line (not shown) is formed, and then anisotropically etch the interlayer insulating film to form a transistor. A contact hole 33 is formed to expose the source region of (not shown). Next, the conductive layer 34 for storage electrodes is formed by depositing a polysilicon film doped with impurities so as to have a predetermined thickness from the surface of the interlayer insulating film while completely filling the contact hole on the entire surface of the resultant formed contact hole. . Next, a positive photoresist is applied on the conductive layer 34 to form a first resist layer, and then the photoresist 200 is used to perform a photolithography process such as exposure and development on the first resist layer. The first resist pattern 36 is formed.
도 6b를 참조하면, 상기 제1 레지스트 패턴을 식각 마스크로 사용하여 노출된 상기 도전층을 이방성식각함으로써 도전층 패턴(34a)을 형성한다. 이어서, 제1 도전층 패턴(34a)이 형성된 결과물 상에 도 6a의 공정에서 사용된 레지스트와 반대 톤(tone)의 레지스트 즉, 네거티브 포토레지스트를 도포하여 제2 레지스트층(38)을 형성한다.Referring to FIG. 6B, the conductive layer pattern 34a is formed by anisotropically etching the exposed conductive layer using the first resist pattern as an etching mask. Subsequently, a second resist layer 38 is formed by applying a resist having a tone opposite to that used in the process of FIG. 6A, that is, a negative photoresist, on the resultant on which the first conductive layer pattern 34a is formed.
도 6c를 참조하면, 포토마스크를 이용하여 제2 레지스트층에 대해 노광 및 현상 등의 사진공정을 행하여 제2 레지스트 패턴(38a)을 형성한다. 이 때, 사용되는 포토마스크는 도 6a의 공정에서 사용한 것과 동일한 포토마스크가 사용되는데, 네거티브 포토레지스트를 사용하였기 때문에 노출되지 않은 부분의 레지스트가 제거되어, 도시된 바와 같이 도 6a의 제1 레지스트 패턴(36)의 역상으로 제2 레지스트 패턴이 형성된다.Referring to FIG. 6C, a second resist pattern 38a is formed by performing a photolithography process such as exposure and development on the second resist layer using a photomask. In this case, the same photomask as that used in the process of FIG. 6A is used. Since the negative photoresist is used, the resist of the unexposed portion is removed, as shown in the first resist pattern of FIG. 6A. The second resist pattern is formed in the reverse phase of (36).
이 때, 이미 설명한 바와 같이, 피식각층이 제거된 부분의 넓이보다 제2 레지스트 패턴이 넓게 형성하기 위하여 상기 제2 레지스트 패턴을 형성하기 위한 노광단계에서, 노광량을 증가시켜 과도노광이 이루어지도록 한다.At this time, as described above, in the exposure step for forming the second resist pattern so that the second resist pattern is wider than the width of the portion where the etched layer is removed, the exposure amount is increased so that the overexposure is performed.
도 6d를 참조하면, 상기 제2 레지스트 패턴을 식각 마스크로 사용하여 도전층 패턴을 다시 패터닝한다. 이 때, 캐패시터가 형성될 영역의 도전층이 완전히 제거되지 않고 소정 두께가 남도록 식각 시간을 적절히 조절하여 식각을 진행한 다음, 제2 레지스트 패턴을 제거함으로써 도시된 바와 같은 실린더 모양의 스토리지 전극 패턴(34b)을 형성한다.Referring to FIG. 6D, the conductive layer pattern is patterned again using the second resist pattern as an etching mask. At this time, the etching process is performed by appropriately adjusting the etching time so that the conductive layer in the region where the capacitor is to be formed is not completely removed and leaving a predetermined thickness, and then removing the second resist pattern to form a cylindrical storage electrode pattern as shown in FIG. 34b).
이후, 도시는 생략되었지만, 유전체막과 플레이트 전극을 형성하여 본 발명에 따른 캐패시터를 완성한다.Subsequently, although not shown, a dielectric film and a plate electrode are formed to complete the capacitor according to the present invention.
이상 본 발명을 그 실시예를 들어 상세히 설명하였으나 본 발명은 상기한 실시예에 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.Although the present invention has been described in detail by way of examples thereof, the present invention is not limited to the above embodiments, and many modifications are possible by those skilled in the art.
상술한 본 발명에 의한 반도체장치의 미세패턴 형성방법에 따르면, 서로 다른 톤의 레지스트를 적절히 사용함으로써, 동일한 마스크를 사용하여 단순한 공정으로 한계 사이즈 이하의 미세한 패턴을 형성할 수 있으며, 마스크 제작에 소요되는 비용 및 시간을 경감시키고 공정상의 오차를 현저히 줄일 수 있다. 또한, 반도체 메모리장치의 캐패시터 제조공정에 적용할 경우 단위 면적당 많은 실린더를 형성할 수 있으므로 집적도를 향상킬 수 있다.According to the method for forming a fine pattern of a semiconductor device according to the present invention described above, by using resists of different tones appropriately, it is possible to form a fine pattern of less than a limit size in a simple process using the same mask, it is necessary to manufacture a mask The cost and time required can be reduced and process errors can be significantly reduced. In addition, when applied to the capacitor manufacturing process of the semiconductor memory device can be formed a large number of cylinders per unit area can improve the degree of integration.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990037308A KR20010026120A (en) | 1999-09-03 | 1999-09-03 | Method for forming a fine pattern of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990037308A KR20010026120A (en) | 1999-09-03 | 1999-09-03 | Method for forming a fine pattern of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010026120A true KR20010026120A (en) | 2001-04-06 |
Family
ID=19609955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990037308A KR20010026120A (en) | 1999-09-03 | 1999-09-03 | Method for forming a fine pattern of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010026120A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802229B1 (en) * | 2006-05-12 | 2008-02-11 | 주식회사 하이닉스반도체 | Method of Pattern Formation for Semiconductor Device |
| KR100802296B1 (en) * | 2006-12-27 | 2008-02-11 | 동부일렉트로닉스 주식회사 | Method for manufacturing semiconductor device |
| KR100816753B1 (en) * | 2006-10-09 | 2008-03-25 | 삼성전자주식회사 | Method for forming semiconductor device |
| KR100912990B1 (en) * | 2007-10-26 | 2009-08-20 | 주식회사 하이닉스반도체 | Method of forming a micro pattern in a semiconductor device |
| US8119475B2 (en) | 2007-10-29 | 2012-02-21 | Hynix Semiconductor Inc. | Method of forming gate of semiconductor device |
| KR101120167B1 (en) * | 2006-06-27 | 2012-02-27 | 주식회사 하이닉스반도체 | Method for forming fine pattern of semiconductor device |
| CN104992952A (en) * | 2015-06-29 | 2015-10-21 | 合肥京东方光电科技有限公司 | Array substrate and preparation method therefor |
| KR20160015116A (en) * | 2014-07-30 | 2016-02-12 | 에스케이하이닉스 주식회사 | Method of fabricating fine patterns |
| CN105491796A (en) * | 2014-10-08 | 2016-04-13 | 宏启胜精密电子(秦皇岛)有限公司 | Manufacturing method of circuit board |
-
1999
- 1999-09-03 KR KR1019990037308A patent/KR20010026120A/en not_active Application Discontinuation
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802229B1 (en) * | 2006-05-12 | 2008-02-11 | 주식회사 하이닉스반도체 | Method of Pattern Formation for Semiconductor Device |
| KR101120167B1 (en) * | 2006-06-27 | 2012-02-27 | 주식회사 하이닉스반도체 | Method for forming fine pattern of semiconductor device |
| KR100816753B1 (en) * | 2006-10-09 | 2008-03-25 | 삼성전자주식회사 | Method for forming semiconductor device |
| KR100802296B1 (en) * | 2006-12-27 | 2008-02-11 | 동부일렉트로닉스 주식회사 | Method for manufacturing semiconductor device |
| KR100912990B1 (en) * | 2007-10-26 | 2009-08-20 | 주식회사 하이닉스반도체 | Method of forming a micro pattern in a semiconductor device |
| US8119475B2 (en) | 2007-10-29 | 2012-02-21 | Hynix Semiconductor Inc. | Method of forming gate of semiconductor device |
| KR20160015116A (en) * | 2014-07-30 | 2016-02-12 | 에스케이하이닉스 주식회사 | Method of fabricating fine patterns |
| CN105491796A (en) * | 2014-10-08 | 2016-04-13 | 宏启胜精密电子(秦皇岛)有限公司 | Manufacturing method of circuit board |
| CN105491796B (en) * | 2014-10-08 | 2019-02-22 | 深圳市昶东鑫线路板有限公司 | The production method of circuit board |
| CN104992952A (en) * | 2015-06-29 | 2015-10-21 | 合肥京东方光电科技有限公司 | Array substrate and preparation method therefor |
| WO2017000431A1 (en) * | 2015-06-29 | 2017-01-05 | 京东方科技集团股份有限公司 | Array substrate and preparation method therefor, display panel, and display device |
| US10204932B2 (en) | 2015-06-29 | 2019-02-12 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof, display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745339B2 (en) | Method for forming fine pattern of semiconductor device | |
| US20090087959A1 (en) | Method for forming a pattern of a semiconductor device | |
| KR20040045276A (en) | Method for manufacturing semiconductor device | |
| KR20010026120A (en) | Method for forming a fine pattern of semiconductor device | |
| US7368225B1 (en) | Two mask photoresist exposure pattern for dense and isolated regions | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| CN109935515B (en) | Method for forming pattern | |
| KR20010017089A (en) | Method of forming minute pattern in semiconductor device | |
| JPH08227873A (en) | Manufacture of semiconductor device | |
| KR20010011143A (en) | Forming method for fine pattern of semiconductor device | |
| US6316358B1 (en) | Method for fabricating an integrated circuit device | |
| KR100408715B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR20120081653A (en) | Method for manufacturing mask of semiconductor device | |
| KR20040046702A (en) | Method for forming fine pattern of semiconductor device using double exposure | |
| KR20100026732A (en) | Method for fabricating the semiconductor device | |
| KR101096209B1 (en) | Method for manufacturing the semiconductor device | |
| KR0135246B1 (en) | Method of semiconductor memory | |
| KR20010036770A (en) | method of manufacturing mask semiconductor device | |
| KR100273686B1 (en) | Method for forming charge storage electrode of semiconductor device | |
| KR100329610B1 (en) | Method for fabricating charge storage electrode pattern of semiconductor device | |
| KR20000054949A (en) | Layout structure of capacitor electrode in semiconductor device | |
| KR20010058967A (en) | Forming method for semiconductor device | |
| KR20020056385A (en) | Method for fabricating contact in semiconductor device | |
| KR100756806B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR100527398B1 (en) | A forming method of self align contact using ArF lithography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |