KR100273686B1 - Method for forming charge storage electrode of semiconductor device - Google Patents

Method for forming charge storage electrode of semiconductor device Download PDF

Info

Publication number
KR100273686B1
KR100273686B1 KR1019970027873A KR19970027873A KR100273686B1 KR 100273686 B1 KR100273686 B1 KR 100273686B1 KR 1019970027873 A KR1019970027873 A KR 1019970027873A KR 19970027873 A KR19970027873 A KR 19970027873A KR 100273686 B1 KR100273686 B1 KR 100273686B1
Authority
KR
South Korea
Prior art keywords
film
charge storage
storage electrode
forming
mask
Prior art date
Application number
KR1019970027873A
Other languages
Korean (ko)
Other versions
KR19990003910A (en
Inventor
김형수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970027873A priority Critical patent/KR100273686B1/en
Publication of KR19990003910A publication Critical patent/KR19990003910A/en
Application granted granted Critical
Publication of KR100273686B1 publication Critical patent/KR100273686B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method for forming a charge storage electrode of a semiconductor I provided to form a charge storage electrode contact hole and a charge storage electrode by using only one mask. CONSTITUTION: An insulating layer(22) is formed on a semiconductor substrate(21). The first type photoresist layer is applied on the insulating layer(22). The first type photoresist layer is exposed by using a mask. The first photoresist layer pattern is formed by developing the first type photoresist layer. A contact hole is formed by etching the insulating layer(22). The first photoresist layer pattern is removed. A conductive layer is deposited on the whole structure. The second type photoresist layer is applied on the conductive layer. The second type photoresist layer is exposed by using the same mask. The second photoresist layer pattern is formed by developing the second type photoresist layer. A charge storage electrode(25') is formed by etching conductive layer.

Description

반도체 장치의 전하저장전극 형성 방법{Method for forming charge storage electrode of semiconductor device}Method for forming charge storage electrode of semiconductor device

본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 하나의 마스크로 전하저장전극 콘택홀 및 전하저장전극을 형성할 수 있는 반도체 장치의 전하저장전극 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a charge storage electrode of a semiconductor device capable of forming a charge storage electrode contact hole and a charge storage electrode with one mask.

반도체 장치의 고집적화에 따라 반도체 장치 제조 공정에 여러 가지 문제가 따른다. 일예로 메모리 소자의 필수 조건인 전하저장전극의 정전용량 증가를 위해 전극의 표면적이 가능한 넓어야 하는데 소자가 고집적화 되면서 소자가 요구하는 커패시터 용량을 확보하기가 점점 곤란해지고 있는 실정이다.BACKGROUND OF THE INVENTION Due to the high integration of semiconductor devices, various problems arise in the semiconductor device manufacturing process. For example, the surface area of the electrode should be as wide as possible to increase the capacitance of the charge storage electrode, which is an essential condition of the memory device, but as the device becomes highly integrated, it is increasingly difficult to secure the capacitor capacity required by the device.

전하저장전극의 표면적을 증가시키기 위한 종래의 기술은 전하저장전극 패턴의 끝부분에 보조 패턴을 삽입하거나 또는 실린더형, 핀(fin)형으로 전하저장전극을 형성하는 것이다. 보조 패턴은 그 효과가 우수하나 노광 공정의 기본 변수, 즉, 투영 렌즈의 구경(numerical aperture), 간섭도(coherency), 패턴 크기의 변화에 따른 보조 패턴의 최적화 등의 문제가 발생된다.The conventional technique for increasing the surface area of the charge storage electrode is to insert an auxiliary pattern at the end of the charge storage electrode pattern or to form the charge storage electrode in a cylindrical or fin shape. Although the auxiliary pattern is excellent in effect, there are problems such as basic parameters of the exposure process, that is, optimization of the auxiliary pattern according to the change in the numerical aperture, coherency, and pattern size of the projection lens.

실린더형은 공정 자체가 복잡하고 공정에 비해 표면적의 증가 효과가 크지 않다는 단점을 가지고 있으며, 핀 형 역시 공정이 복잡하고 후속 공정에서 핀이 절단되거나 붕괴되어 공정 결함을 유발할 가능성이 크다는 단점을 갖는다. 또한, 보조 패턴, 실린더형 및 핀형을 이용한 전하저장전극 형성 공정은 공통적으로 전하저장전극 콘택홀 및 전하저장전극을 별도의 마스크를 이용해서 형성해야 한다.The cylindrical type has the disadvantage that the process itself is complicated and the surface area increase effect is not large compared to the process. The pin type also has the disadvantage that the process is complicated and the process is likely to cause a process defect by cutting or collapsing the pin in a subsequent process. In addition, the charge storage electrode forming process using the auxiliary pattern, the cylinder type, and the fin type has to be formed by using a separate mask for the charge storage electrode contact hole and the charge storage electrode in common.

이하 첨부된 도면 도1a 및 도1b를 참조하여 종래 기술에 따른 전하저장전극의 형성 공정을 설명한다.Hereinafter, a process of forming a charge storage electrode according to the prior art will be described with reference to FIGS. 1A and 1B.

먼저, 도1a에 도시된 바와 같이, 소정의 하부층이 형성된 반도체 기판(11) 상에 절연막(12)을 형성하고 선택적으로 식각하여 콘택홀을 형성한다. 이어서, 전체 구조 상부에 다결정 실리콘막을 형성하고 패터닝하여 전하저장전극(13)을 형성한다. 상기와 같이 형성되는 전하저장전극(13)은 소자의 고집적화에 따라 커패시터 용량 증가에 한계가 있다.First, as shown in FIG. 1A, an insulating film 12 is formed on a semiconductor substrate 11 having a predetermined lower layer and is selectively etched to form a contact hole. Subsequently, a polycrystalline silicon film is formed and patterned on the entire structure to form the charge storage electrode 13. The charge storage electrode 13 formed as described above has a limit in increasing the capacitor capacity according to the high integration of the device.

종래 기술에 따른 실린더형 전하저장전극의 다른 형성 방법을 도1b를 참조하여 설명한다.Another method for forming the cylindrical charge storage electrode according to the prior art will be described with reference to FIG. 1B.

도1b에 도시된 바와 같이, 반도체 기판(11) 상에 절연막(12)을 형성하고 식각하여 콘택홀을 형성한다. 이어서, 전체 구조 상부에 제1 다결정 실리콘막(13)을 형성하고 전체 구조 상부에 희생 산화막(도시되지 않음)을 형성하고, 제1 전하저장전극용 마스크를 이용하여 희생 산화막과 제1 다결정 실리콘막(13)을 선택적으로 식각한다. 다음으로 전체 구조 상부에 제2 다결정 실리콘막(14)을 형성하고 전면 식각하여 제2 다결정 실리콘막(14)으로 이루어진 스페이서를 형성하고, 습식 식각을 통해 희생 산화막을 제거하여 실린더형 커패시터의 전하저장전극을 형성한다.As shown in FIG. 1B, an insulating layer 12 is formed and etched on the semiconductor substrate 11 to form a contact hole. Subsequently, a first polycrystalline silicon film 13 is formed over the entire structure, a sacrificial oxide film (not shown) is formed over the entire structure, and the sacrificial oxide film and the first polycrystalline silicon film are formed using a mask for the first charge storage electrode. (13) is selectively etched. Next, the second polycrystalline silicon film 14 is formed on the entire structure, and the entire surface is etched to form a spacer made of the second polycrystalline silicon film 14, and the sacrificial oxide film is removed by wet etching to store charge in the cylindrical capacitor. Form an electrode.

상기와 같은 공정에 있어서는 전하저장전극 콘택홀 및 전하저장전극을 각기 다른 마스크를 이용하여 형성함으로써 마스크 형성 과정에서 발생하는 정렬 오차를 비롯한 기본적인 문제의 소지가 있다.In the above process, since the charge storage electrode contact hole and the charge storage electrode are formed by using different masks, there is a problem of basic problems including alignment errors occurring in the mask formation process.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 하나의 마스크를 이용하여 전하저장전극 콘택홀 및 전하저장전극을 형성하는 반도체 장치의 전하저장전극 형성 방법을 제공하고자 한다.The present invention has been made to solve the above problems to provide a method for forming a charge storage electrode of a semiconductor device to form a charge storage electrode contact hole and a charge storage electrode using a single mask.

도1a 및 도1b는 종래 기술에 따른 전하저장전극의 형성 공정 단면도,1A and 1B are cross-sectional views of a process of forming a charge storage electrode according to the prior art;

도2a 내지 도2g는 본 발명의 일실시예에 따른 반도체 장치의 전하저장전극 형성 공정 단면도.2A to 2G are cross-sectional views of a charge storage electrode forming process of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing

11, 21: 반도체 기판 12, 22: 절연막11, 21: semiconductor substrate 12, 22: insulating film

13, 25′: 전하저장전극 14, 25: 다결정 실리콘막13, 25 ': charge storage electrode 14, 25: polycrystalline silicon film

20: 마스크 23, 27′: 양성 감광막 패턴20: mask 23, 27 ': positive photosensitive film pattern

24: 콘택홀 26: 음성 감광막24: contact hole 26: voice photosensitive film

26′: 음성 감광막 패턴26 ′: negative photoresist pattern

상기 목적을 달성하기 위한 본 발명은 반도체 기판 상에 절연막을 형성하는 제1 단계; 상기 절연막 상에 제1형 감광막을 도포하는 제2 단계; 콘택홀 형성을 위한 마스크를 이용하여 상기 제1형 감광막을 노광하는 제3 단계; 상기 제1형 감광막을 현상하여 제1 감광막 패턴을 형성하는 제4 단계; 상기 제1 감광막 패턴을 식각방지막으로 이용하여 상기 절연막을 식각해서 콘택홀을 형성하는 제5 단계; 상기 제1 감광막 패턴을 제거하는 제6 단계; 상기 제6 단계가 완료된 전체 구조 상에 전도막을 증착하는 제7 단계; 상기 전도막 상에 제2형 감광막을 도포하는 제8 단계; 상기 콘택홀 형성을 위한 마스크와 동일한 마스크를 이용하여 상기 제2형 감광막을 노광하는 제9 단계; 상기 제2형 감광막을 현상하여 제2 감광막 패턴을 형성하는 제10 단계; 및 상기 제2 감광막 패턴을 식각방지막으로 이용하여 상기 전도막을 식각해서 전하저장전극을 형성하는 제11 단계를 포함하는 반도체 장치의 전하저장전극 형성 방법으로 이루어진다.The present invention for achieving the above object is a first step of forming an insulating film on a semiconductor substrate; A second step of coating a first type photosensitive film on the insulating film; Exposing the first photosensitive film by using a mask for forming a contact hole; Developing a first photoresist film to form a first photoresist pattern; A fifth step of forming a contact hole by etching the insulating layer using the first photoresist pattern as an etch stop layer; A sixth step of removing the first photoresist pattern; A seventh step of depositing a conductive film on the entire structure in which the sixth step is completed; An eighth step of applying a second type photosensitive film on the conductive film; A ninth step of exposing the second type photosensitive film by using the same mask as the mask for forming the contact hole; A tenth step of developing the second photoresist film to form a second photoresist film pattern; And an eleventh step of forming the charge storage electrode by etching the conductive layer using the second photoresist pattern as an etch stop layer.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

첨부된 도2a 내지 도2g는 본 발명의 일실시예에 따른 반도체 장치의 전하저장전극 형성 공정 단면도이다.2A to 2G are cross-sectional views illustrating a process of forming a charge storage electrode of a semiconductor device according to an embodiment of the present invention.

먼저, 도2a에 도시한 바와 같이, 반도체 기판(21) 상의 절연막(22)에 양성 감광막을 도포하고, 전하저장전극 콘택홀 형성을 위한 마스크(20)를 이용하여 양성 감광막 패턴(23)을 형성한다.First, as shown in FIG. 2A, the positive photoresist film is coated on the insulating film 22 on the semiconductor substrate 21, and the positive photoresist film pattern 23 is formed using the mask 20 for forming the charge storage electrode contact hole. do.

다음으로, 도2b에 도시한 바와 같이, 상기 양성 감광막 패턴을 식각방지막으로 상기 절연막(22)을 식각하여 전하저장전극 콘택홀(24)을 형성한다.Next, as shown in FIG. 2B, the insulating layer 22 is etched using the positive photoresist pattern as an etch stop layer to form a charge storage electrode contact hole 24.

다음으로, 도2c에 도시한 바와 같이, 상기 양성 감광막 패턴(23)을 제거한 후 전하저장전극으로 사용되는 다결정 실리콘막(25)을 증착한다. 이어서, 상기 다결정실리콘막(25) 위에 음성 감광막(26)을 도포한 후, 상기 전하저장전극 콘택홀 형성을 위한 마스크(20)를 다시 사용하여 상기 음성 감광막(26)을 노광한다. 상기 노광 공정시 최종적으로 형성될 감광막 패턴이 상기 마스크의 투광 영역보다 크게 형성되도록 노광 에너지 값을 결정한다. 여기서, 화학증폭형 음성 감광막을 사용하는 경우에는 최적 노광 에너지보다 큰 에너지로 노광하는 방법 외에 노광후에 실시하게 되는 후속 베이크(Post Exposure Bake) 공정의 베이크 온도를 증가시키거나 베이크 시간을 증가시키는 방법을 사용할 수도 있다.Next, as shown in FIG. 2C, the positive photosensitive film pattern 23 is removed, and then a polycrystalline silicon film 25 used as a charge storage electrode is deposited. Subsequently, after the negative photosensitive layer 26 is coated on the polysilicon layer 25, the negative photosensitive layer 26 is exposed by using the mask 20 for forming the charge storage electrode contact hole again. The exposure energy value is determined so that the photoresist pattern to be finally formed during the exposure process is formed to be larger than the transmissive area of the mask. Here, in the case of using a chemically amplified negative photosensitive film, a method of increasing the bake temperature or increasing the bake time of a post exposure bake process, which is performed after exposure, in addition to the method of exposing with an energy greater than the optimum exposure energy. Can also be used.

다음으로, 도2d에 도시한 바와 같이 상기 노광된 음성 감광막을 현상하여 음성 감광막 패턴(26′)을 형성한다. 이어서, 상기 음성 감광막 패턴(26′)을 식각 방지막으로 다결정 실리콘막(25)을 식각하여 전하저장전극(25′)을 형성한다.Next, as shown in Fig. 2D, the exposed negative photosensitive film is developed to form a negative photosensitive film pattern 26 '. Subsequently, the polycrystalline silicon layer 25 is etched using the negative photoresist layer pattern 26 'to form the charge storage electrode 25'.

다음으로, 도2e에 도시한 바와 같이 상기 음성 감광막 패턴(26′)을 제거한 후, 전체 구조 상부에 양성 감광막(27)을 도포하고, 상기 전하저장전극 콘택홀 형성 마스크(20)를 이용하여 상기 양성 감광막(27)을 노광 한다.Next, as shown in FIG. 2E, after the negative photoresist pattern 26 ′ is removed, the positive photoresist 27 is coated on the entire structure, and the charge storage electrode contact hole forming mask 20 is used. The positive photosensitive film 27 is exposed.

다음으로, 도2f에 도시한 바와 같이 상기 양성 감광막(27)을 현상하여 양성 감광막 패턴(27′)을 형성한다.Next, as shown in Fig. 2F, the positive photosensitive film 27 is developed to form a positive photosensitive film pattern 27 '.

다음으로, 도2g에 도시한 바와 같이 상기 양성 감광막 패턴(27′)을 식각 방지막으로 상기 전하저장전극(25′)의 상부를 식각하여 표면적이 증가된 전하저장전극(25′)을 완성한다. 여기서, 상기 식각은 습식 식각 또는 등방성 건식 식각(isotropic dry etch) 방법을 이용하여 이루어진다.Next, as illustrated in FIG. 2G, the upper portion of the charge storage electrode 25 ′ is etched using the positive photoresist pattern 27 ′ as an etch stop layer to complete the charge storage electrode 25 ′ with an increased surface area. Here, the etching is performed using a wet etching or an isotropic dry etch method.

전하저장전극 형성에 있어서 종래에는 개별적인 전하저장전극 콘택홀 형성용 마스크와 전하저장전극 형성용 마스크가 필요하였으나, 본 발명에서는 하나의 마스크로 전하저장전극 콘택홀 및 전하저장전극을 형성하는 것이 가능하여 마스크 제작 단가 측면에서 경제적이다. 또한 아울러 마스크 제조시 발생되는 마스크 간의 정렬오차가 실제 리소그래피 공정에서 정렬 정밀도 향상에 큰 부담이 되었으나 본 발명은 한장의 마스크만 사용하므로 상기 마스크 간의 정렬오차를 고려할 필요가 없어 공정 안정화에 효과적이다.In the formation of the charge storage electrode, a mask for forming a charge storage electrode contact hole and a mask for forming a charge storage electrode has been conventionally required, but in the present invention, it is possible to form the charge storage electrode contact hole and the charge storage electrode with one mask. It is economical in terms of cost of manufacturing masks. In addition, the alignment error between the masks generated during the manufacturing of the mask was a big burden to improve the alignment accuracy in the actual lithography process, but the present invention is effective in stabilizing the process because it does not need to consider the alignment error between the masks because only one mask is used.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the technical field of the present invention without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명은 전하저장전극 콘택홀 및 전하저장전극을 동일한 마스크를 이용하여 제조함으로써 마스크 형성에 발생하는 정렬 오차로 인한 문제를 줄일 수 있어 소자의 신뢰성을 향상시킬 수 있다.According to the present invention, the charge storage electrode contact hole and the charge storage electrode are manufactured by using the same mask, so that problems due to alignment errors occurring in mask formation can be reduced, thereby improving device reliability.

Claims (8)

반도체 기판 상에 절연막을 형성하는 제1 단계;Forming an insulating film on the semiconductor substrate; 상기 절연막 상에 제1형 감광막을 도포하는 제2 단계;A second step of coating a first type photosensitive film on the insulating film; 콘택홀 형성을 위한 마스크를 이용하여 상기 제1형 감광막을 노광하는 제3 단계;Exposing the first photosensitive film by using a mask for forming a contact hole; 상기 제1형 감광막을 현상하여 제1 감광막 패턴을 형성하는 제4 단계;Developing a first photoresist film to form a first photoresist pattern; 상기 제1 감광막 패턴을 식각방지막으로 이용하여 상기 절연막을 식각해서 콘택홀을 형성하는 제5 단계;A fifth step of forming a contact hole by etching the insulating layer using the first photoresist pattern as an etch stop layer; 상기 제1 감광막 패턴을 제거하는 제6 단계;A sixth step of removing the first photoresist pattern; 상기 제6 단계가 완료된 전체 구조 상에 전도막을 증착하는 제7 단계;A seventh step of depositing a conductive film on the entire structure in which the sixth step is completed; 상기 전도막 상에 제2형 감광막을 도포하는 제8 단계;An eighth step of applying a second type photosensitive film on the conductive film; 상기 콘택홀 형성을 위한 마스크와 동일한 마스크를 이용하여 상기 제2형 감광막을 노광하는 제9 단계;A ninth step of exposing the second type photosensitive film by using the same mask as the mask for forming the contact hole; 상기 제2형 감광막을 현상하여 제2 감광막 패턴을 형성하는 제10 단계; 및A tenth step of developing the second photoresist film to form a second photoresist film pattern; And 상기 제2 감광막 패턴을 식각방지막으로 이용하여 상기 전도막을 식각해서 전하저장전극을 형성하는 제11 단계An eleventh step of forming a charge storage electrode by etching the conductive layer using the second photoresist pattern as an etch stop layer 를 포함하는 반도체 장치의 전하저장전극 형성 방법.Method of forming a charge storage electrode of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1형 감광막은 양성 감광막이며, 상기 제2형 감광막은 음성 감광막인 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.Wherein the first type photosensitive film is a positive photosensitive film, and the second type photosensitive film is a negative photosensitive film. 제 1 항에 있어서,The method of claim 1, 상기 전도막은 다결정 실리콘막으로 형성하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.And the conductive film is formed of a polycrystalline silicon film. 제 2 항에 있어서,The method of claim 2, 상기 제9 단계에서,In the ninth step, 상기 제2 감광막 패턴이 상기 마스크의 투광 영역의 크기 보다 더 크게 형성되는 조건의 노광 에너지로 상기 제2형 감광막을 노광하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.And exposing the second photosensitive film with exposure energy under the condition that the second photosensitive film pattern is formed larger than the size of the light transmitting region of the mask. 제 4 항에 있어서,The method of claim 4, wherein 상기 제2형 감광막은 화학증폭형 음성 감광막인 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.And the second type photoresist film is a chemically amplified negative photoresist film. 제 5 항에 있어서,The method of claim 5, 상기 제9 단계 후,After the ninth step, 상기 제2 감광막 패턴이 상기 마스크의 투광 영역의 크기 보다 더 크게 형성되도록 하는 온도 및 시간 조건에서 베이크 공정을 실시하는 제12 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.And a twelfth step of performing a bake process at a temperature and time condition such that the second photoresist pattern is formed to be larger than the size of the light transmissive region of the mask. 제 1 항 또는 제 4 항에 있어서,The method according to claim 1 or 4, 상기 제11 단계 후,After the eleventh step, 전체 구조 상부에 제1형 감광막을 도포하는 제13 단계;A thirteenth step of applying the first type photosensitive film on the entire structure; 상기 콘택홀 형성을 위한 마스크와 동일한 마스크를 이용하여 상기 제1형 감광막을 노광하는 제14 단계;A fourteenth step of exposing the first type photosensitive film by using the same mask as the mask for forming the contact hole; 상기 제1형 감광막을 현상하여 상기 전하저장전극 표면의 일부를 노출하는 제3 감광막 패턴을 형성하는 제15 단계;Developing a first photoresist film to form a third photoresist pattern exposing a portion of the surface of the charge storage electrode; 상기 제3 감광막 패턴을 식각방지막으로 이용하여 상기 노출된 전하저장전극을 식각해서 표면적이 증가된 전하저장전극을 형성하는 제16 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.And forming a charge storage electrode having an increased surface area by etching the exposed charge storage electrode by using the third photoresist pattern as an etch stop layer. 제 7 항에 있어서,The method of claim 7, wherein 상기 제16 단계에서,In the sixteenth step, 습식식각 또는 등방성 건식식각을 실시하는 것을 특징으로 하는 반도체 장치의 전하저장전극 형성 방법.A method of forming a charge storage electrode of a semiconductor device, comprising performing wet etching or isotropic dry etching.
KR1019970027873A 1997-06-26 1997-06-26 Method for forming charge storage electrode of semiconductor device KR100273686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027873A KR100273686B1 (en) 1997-06-26 1997-06-26 Method for forming charge storage electrode of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027873A KR100273686B1 (en) 1997-06-26 1997-06-26 Method for forming charge storage electrode of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990003910A KR19990003910A (en) 1999-01-15
KR100273686B1 true KR100273686B1 (en) 2000-12-15

Family

ID=19511530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027873A KR100273686B1 (en) 1997-06-26 1997-06-26 Method for forming charge storage electrode of semiconductor device

Country Status (1)

Country Link
KR (1) KR100273686B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120100A (en) * 1992-10-07 1994-04-28 Ricoh Co Ltd Manufacture of integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120100A (en) * 1992-10-07 1994-04-28 Ricoh Co Ltd Manufacture of integrated circuit

Also Published As

Publication number Publication date
KR19990003910A (en) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100273686B1 (en) Method for forming charge storage electrode of semiconductor device
KR20010026120A (en) Method for forming a fine pattern of semiconductor device
KR0122315B1 (en) Micro-patterning method of semiconductor
JP3047832B2 (en) Method for manufacturing semiconductor device
KR20010011143A (en) Forming method for fine pattern of semiconductor device
KR100290588B1 (en) Method for forming conductive film pattern in semiconductor device
KR0135246B1 (en) Method of semiconductor memory
KR100521429B1 (en) Fabrication method of semiconductor device
KR100275934B1 (en) A method for forming fine concuctive line of semiconductor device
KR100214531B1 (en) Manufacture of semiconductor device
JP3055774B2 (en) Method for manufacturing semiconductor device
KR100204414B1 (en) Fabrication method of high-integrated mask rom
KR100218730B1 (en) Fabricating method of semiconductor device
KR960006717B1 (en) Storage node in dram cell fabrication process
KR100280549B1 (en) Manufacturing Method For Capacitor
KR100396689B1 (en) Method for manufacturing gate of semiconductor device
KR101087783B1 (en) A method for forming a capacitor of a semiconductor device
KR100308496B1 (en) Method for fabricating capacitor of semiconductor device
JPH0479321A (en) Production of semiconductor device
KR19980057145A (en) Photomasks for Semiconductor Device Manufacturing
JPH07106346A (en) Formation of mask
KR20050064782A (en) A method for forming a capacitor of a semiconductor device
KR20050002369A (en) A method for fabricating a capacitor of a semiconductor device
KR20010003470A (en) Method of manufacturing semiconductor memory device
JPH01293620A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee