KR20010017868A - Ball grid array package - Google Patents
Ball grid array package Download PDFInfo
- Publication number
- KR20010017868A KR20010017868A KR1019990033606A KR19990033606A KR20010017868A KR 20010017868 A KR20010017868 A KR 20010017868A KR 1019990033606 A KR1019990033606 A KR 1019990033606A KR 19990033606 A KR19990033606 A KR 19990033606A KR 20010017868 A KR20010017868 A KR 20010017868A
- Authority
- KR
- South Korea
- Prior art keywords
- solder ball
- ball
- grid array
- semiconductor chip
- array package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
본 발명은 볼 그리드 어레이 패키지(Ball Grid Array Package)에 관한 것으로, 더욱 상세하게는 인쇄회로기판 등 외부 기기에 접속되어 입출력 단자 역할을 하는 솔더볼에 가해지는 응력을 완충시켜 외부 기기와의 실장 불량을 방지한 볼 그리드 어레이 패키지에 관한 것이다.The present invention relates to a ball grid array package, and more particularly, to reduce the stress applied to the solder ball, which is connected to an external device such as a printed circuit board and acts as an input / output terminal, to prevent mounting defects with the external device. The ball grid array package prevented.
최근들어 전자, 정보 기기의 소형화, 고성능화 경향에 의하여 전자, 정보 기기들은 보다 높은 집적도를 가지면서도 처리 속도가 월등히 향상된 반도체 제품을 지속적으로 요구하고 있으며, 이와 같은 요구에 부합하여 보다 높은 집적도를 갖으면서도 처리 속도가 월등히 향상된 반도체 제품이 개발이 가속되고 있는 실정이다.Recently, due to the trend toward miniaturization and high performance of electronic and information devices, electronic and information devices continue to demand semiconductor products with higher integration and significantly improved processing speeds. Development of semiconductor products with much improved processing speed is accelerating.
이처럼 고집적도를 갖으면서도 처리 속도가 월등히 향상된 반도체 제품을 개발하기 위해서는 반도체 제품을 이루고 있는 무엇보다도 고집적/고성능 반도체 칩의 개발과 함께 고성능을 갖는 반도체 칩을 보호함은 물론 고성능 반도체 칩의 처리 속도와 대등한 신호 입출력 속도를 갖도록 하는 패키지 기술의 개발을 필요로 한다.In order to develop a semiconductor product with high integration and a significantly improved processing speed, the development of a high density / high performance semiconductor chip and the protection of a high performance semiconductor chip as well as the processing speed of a high performance semiconductor chip There is a need for the development of package technology to have comparable signal input and output speeds.
최근 들어 이와 같은 요구 사항을 만족시키면서도 반도체 제품의 전체 크기중 패키지가 차지하는 크기를 감소시킨 새로운 패키지 기술이 지속적으로 개발되고 있다.Recently, new package technologies are being developed that meet these requirements and reduce the package size of the overall size of semiconductor products.
특히 최근에는 반도체 칩 크기의 약 120%에 근접하는 칩 스케일 패키지(Chip Scale Package,CSP)의 일종인 볼 그리드 어레이 패키지가 개발된 바 있다.In particular, a ball grid array package, which is a type of chip scale package (CSP) that has approached about 120% of the size of a semiconductor chip, has been developed recently.
종래 볼 그리드 어레이 패키지를 첨부된 도 1, 도 2를 참조하여 설명하면 다음과 같다.A conventional ball grid array package is described with reference to FIGS. 1 and 2 as follows.
첨부된 도 1은 종래 볼 그리드 어레이 패키지의 배면도이고, 도 2는 도 1의 평면도이다.1 is a rear view of a conventional ball grid array package, and FIG. 2 is a plan view of FIG.
볼 그리드 어레이 패키지(100)는 공통적으로 베이스 기판(10), 베이스 기판(10)의 일측면에 매트릭스 형태로 형성된 랜드 패턴(20), 랜드 패턴(20)에 어탯치되는 동일 크기, 동일 형상을 갖는 솔더볼(30), 베이스 기판(10)의 타측면에 형성되며 랜드 패턴(20)과 연결되는 본딩 패드(미도시)가 형성된 반도체 칩(40)을 포함한다.The ball grid array package 100 has the same size and same shape attached to the base substrate 10, the land pattern 20 formed in a matrix form on one side of the base substrate 10, and the land pattern 20. The solder ball 30 includes a semiconductor chip 40 formed on the other side of the base substrate 10 and a bonding pad (not shown) connected to the land pattern 20.
이와 같이 공통적인 구성요소를 갖는 볼 그리드 어레이 패키지(100)는 종류 및 특징에 따라서 랜드 패턴(20)과 반도체 칩은 직접 연결될 수 있으며, 베이스 기판(10)중 반도체 칩이 어탯치되는 타측면에 랜드 패턴(20)과 연결되는 회로 패턴(미도시)을 형성한 후 회로 패턴과 반도체 칩의 본딩 패드를 도전성 와이어로 연결할 수도 있는 등 많은 변형이 가능하다.As described above, the ball grid array package 100 having a common component may be directly connected to the land pattern 20 and the semiconductor chip according to the type and feature, and may be provided on the other side of the base substrate 10 to which the semiconductor chip is attached. After forming a circuit pattern (not shown) connected to the land pattern 20, many modifications are possible, such as a circuit pattern and a bonding pad of the semiconductor chip may be connected with a conductive wire.
그러나, 도 1, 도 2에 도시된 구성 및 구조를 갖는 볼 그리드 어레이 패키지(100)는 인쇄회로기판 등에 실장된 후 매트릭스 형태로 실장된 볼 그리드 어레이 패키지(100)의 솔더볼(30)에 인쇄회로기판과 솔더볼(30)의 열팽창계수의 차이에 의하여 열응력이 발생될 경우 가장 큰 응력을 받는 외곽에 위치한 솔더볼(30)이 가장 먼저 인쇄회로기판과 접촉 불량을 유발하게 된다.However, the ball grid array package 100 having the configuration and structure shown in FIGS. 1 and 2 is printed circuit board in the solder ball 30 of the ball grid array package 100 mounted in a matrix form after being mounted on a printed circuit board. When a thermal stress is generated due to a difference in thermal expansion coefficient between the substrate and the solder ball 30, the solder ball 30 located in the outermost area subjected to the greatest stress causes the poor contact with the printed circuit board.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 목적은 볼 그리드 어레이 패키지의 신호 입출력 단자 역할을 하는 솔더볼의 크기를 볼 그리드 어레이 패키지에 작용하는 열응력의 크기에 대응하여 차별화하여 볼 그리드 어레이 패키지가 외부 기기와의 접촉 불량이 발생되는 것을 최소화하여 작동 불량을 사전에 예방함에 있다.Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is to differentiate the size of solder balls serving as signal input / output terminals of a ball grid array package corresponding to the magnitude of thermal stress acting on the ball grid array package. The ball grid array package minimizes the occurrence of poor contact with external devices and prevents malfunction.
본 발명의 다른 목적들은 후술될 본 발명의 상세한 설명에 의하여 보다 명확해질 것이다.Other objects of the present invention will become more apparent from the following detailed description of the invention.
도 1은 종래 볼 그리드 어레이 패키지의 솔더볼 패드에 부분적으로 솔더볼이 어탯치된 것을 도시한 배면 사시도.1 is a rear perspective view showing that the solder ball is partially attached to the solder ball pad of the conventional ball grid array package.
도 2는 도 1의 솔더볼 패드에 솔더볼이 모두 어탯치된 상태에서의 평면도.Figure 2 is a plan view in the solder ball all attached to the solder ball pad of Figure 1;
도 3은 본 발명에 의한 볼 그리드 어레이 패키지중 크기가 다른 2 종류의 솔더볼 패드에 부분적으로 솔더볼이 어탯치된 것을 도시한 배면 사시도.Figure 3 is a rear perspective view showing that the solder ball is partially attached to the two kinds of solder ball pads of different sizes in the ball grid array package according to the present invention.
도 4는 도 3의 솔더볼 패드에 솔더볼이 모두 어탯치된 상태에서의 평면도.Figure 4 is a plan view in the solder ball all attached to the solder ball pad of Figure 3;
도 5는 도 3의 볼 그리드 어레이 패키지가 인쇄회로기판 등에 실장된 상태에서의 I-I 단면도.FIG. 5 is a cross-sectional view taken along line I-I of a ball grid array package of FIG. 3 mounted on a printed circuit board. FIG.
이와 같은 본 발명의 목적을 달성하기 위한 볼 그리드 어레이 패키지는 본딩 패드가 형성된 반도체 칩과, 일측면에 반도체 칩이 어탯치되고, 타측면에 반도체 칩의 본딩 패드와 연결되며 매트릭스 형태로 배열된 복수개의 도전성 패드, 도전성 패드 및 외부 기기를 전기적으로 접속시키도록 도전성 패드 및 외부 기기와 솔더링된 솔더볼로 구성된 마운트 테이프를 포함하는 볼 그리드 어레이 패키지에 있어서, 마운트 테이프중 외력에 의하여 응력 집중이 발생하는 곳에는 제 1 크기를 갖는 제 1 솔더볼이 형성되고, 마운트 테이프중 나머지 곳에는 제 1 솔더볼의 크기보다 작은 크기를 갖는 제 2 솔더볼이 형성된다.The ball grid array package for achieving the object of the present invention is a plurality of semiconductor chips formed with a bonding pad, a semiconductor chip attached to one side, connected to the bonding pad of the semiconductor chip on the other side and arranged in a matrix form A ball grid array package comprising a conductive pad, a mounting tape consisting of conductive pads and solder balls soldered to the external device to electrically connect the external pads, wherein the stress concentration is caused by external force in the mount tape. The first solder ball having a first size is formed, and the second solder ball having a size smaller than the size of the first solder ball is formed in the rest of the mounting tape.
이하, 본 발명에 의한 볼 그리드 어레이 패키지를 첨부된 도3 내지 도 5를 참조하여 설명하면 다음과 같다.Hereinafter, a ball grid array package according to the present invention will be described with reference to FIGS. 3 to 5.
본 발명에 의한 볼 그리드 어레이 패키지(200)는 전체적으로 보아 반도체 칩(240), 마운트 테이프(210), 솔더볼(250)로 구성된다.Ball grid array package 200 according to the present invention as a whole is composed of a semiconductor chip 240, a mounting tape 210, a solder ball 250.
구체적으로, 반도체 칩(240)은 소정 두께를 갖는 직육면체 형상으로 상면에는 복수개의 본딩 패드(미도시)들이 일정 규칙으로 배열되어 있고, 이와 같이 본딩 패드가 형성된 반도체 칩(240)의 상면에는 본딩 패드들이 가려지지 않도록 소정 두께를 갖는 탄성 중합체(elastomer;미도시)가 부착된다.Specifically, the semiconductor chip 240 has a rectangular parallelepiped shape having a predetermined thickness, and a plurality of bonding pads (not shown) are arranged on a top surface of the semiconductor chip 240 according to a predetermined rule, and the bonding pads are formed on the top surface of the semiconductor chip 240 in which the bonding pads are formed. An elastomer (not shown) having a predetermined thickness is attached so that they are not obscured.
탄성 중합체에는 마운트 테이프(210)가 접착되는 바, 탄성 중합체는 마운트 테이프(210)와 반도체 칩(240)의 상이한 열팽창 계수에 의하여 두께가 얇은 마운트 테이프(210)가 찢어지거나 반도체 칩(240)에 휨이 발생하지 않도록 하는 역할을 한다.The mounting tape 210 is bonded to the elastomer, and the elastic polymer may be torn or attached to the semiconductor chip 240 due to different thermal expansion coefficients of the mounting tape 210 and the semiconductor chip 240. It prevents warpage from occurring.
마운트 테이프(210)는 일실시예로 폴리이미드 재질의 폴리이미드 테이프(220), 복수개의 랜드 패턴(230)으로 구성되며, 랜드 패턴(230)은 원형 솔더볼 패드(232), 도전성 패턴(234), 빔 리드(236)로 구성된다.The mount tape 210 is formed of a polyimide tape 220 made of polyimide material and a plurality of land patterns 230, and the land patterns 230 are circular solder ball pads 232 and conductive patterns 234. And a beam lead 236.
이와 같은 구성을 갖는 마운트 테이프(210)의 구성 요소를 보다 구체적으로 설명하면, 폴리이미드 테이프(220)는 두께가 얇고 반도체 칩(240)의 평면적의 120% 이내의 크기를 갖는다.Referring to the components of the mount tape 210 having such a configuration in more detail, the polyimide tape 220 is thin and has a size within 120% of the planar area of the semiconductor chip 240.
또한, 폴리이미드 테이프(220)중 반도체 칩(240)이 탄성중합체에 의하여 어탯치될 면에는 얇은 도전성 박막을 에칭 등의 방법에 의하여 매트릭스 형태로 솔더볼 패드(232)가 형성되고, 솔더볼 패드(232)에는 도전성 패턴(234)이 형성된다.In addition, the solder ball pads 232 are formed in a matrix form on the surface of the polyimide tape 220 where the semiconductor chip 240 is attached by the elastomer, by etching a thin conductive thin film, and the solder ball pads 232. ), A conductive pattern 234 is formed.
한편, 솔더볼 패드(232)가 형성된 폴리이미드 테이프(220)의 타측면중 솔더볼 패드(232)에 해당하는 부분에 대응하여 원형 개구(238)가 형성되는데, 이 원형 개구(238)는 솔더볼(250)이 어탯치되도록 하기 위함이다.Meanwhile, a circular opening 238 is formed corresponding to a portion of the polyimide tape 220 having the solder ball pad 232 corresponding to the solder ball pad 232, and the circular opening 238 is a solder ball 250. ) To be attached.
앞서 설명한 바와 같이 매트릭스 형태로 배열된 솔더볼 패드(232)를 제작할 때, 솔더볼 패드(232)의 크기 및 형상은 본 발명의 목적을 구현하는데 매우 중요하다.As described above, when manufacturing the solder ball pads 232 arranged in a matrix form, the size and shape of the solder ball pads 232 are very important for implementing the object of the present invention.
구체적으로, 솔더볼 패드(232)중 다른 솔더볼 패드(232)에 의하여 감싸여지지 않는 즉, 솔더볼 패드(232)중 외곽에 위치한 솔더볼 패드(232)는 적어도 1 개 이상이 다른 솔더볼 패드(232)의 크기보다 크게 제작되는 바, 패드 면적이 큰 솔더볼 패드를 제 1 솔더볼 패드(232b)라 정의하고, 제 1 솔더볼 패드(232b)에 비하여 면적이 작은 솔더볼 패드를 제 2 솔더볼 패드(232a)라 정의하는 바, 제 1 솔더볼 패드(232b)가 형성되는 위치는 솔더볼이 어탯치된 상태에서 열응력을 집중적으로 받은 부분이다.Specifically, the solder ball pads 232 which are not surrounded by the other solder ball pads 232 among the solder ball pads 232, that is, the solder ball pads 232 positioned at the outer side of the solder ball pads 232, have at least one different solder ball pad 232. Bars having a larger pad area are defined as the first solder ball pads 232b and the solder ball pads having a smaller area than the first solder ball pads 232b are defined as the second solder ball pads 232a. The position at which the first solder ball pads 232b are formed is a portion that receives the heat stress intensively in the state where the solder balls are attached.
한편, 폴리이미드 테이프(220)에 형성된 제 1, 제 2 솔더볼 패드(232a,232b)와 연결된 도전성 패턴(234)중 폴리이미드 테이프(220)의 일측면에 어탯치된 반도체 칩(240)의 본딩 패드에 해당하는 부분에는 "윈도우(window)(260)"라 불리우는 개구가 형성되고, 윈도우(260)의 내부에는 도전성 패턴(234)의 단부중 일부가 노출되는 바, 특별히 도전성 패턴(234)중 윈도우(260)의 내부에 위치한 부분이 빔 리드(236)가 된다.Meanwhile, bonding of the semiconductor chip 240 attached to one side of the polyimide tape 220 among the conductive patterns 234 connected to the first and second solder ball pads 232a and 232b formed on the polyimide tape 220. An opening called a "window 260" is formed in a portion corresponding to the pad, and a portion of the end portion of the conductive pattern 234 is exposed inside the window 260, and particularly, of the conductive pattern 234. The portion located inside the window 260 becomes the beam lead 236.
빔 리드(236)는 빔리드 본더에 의하여 반도체 칩(240)의 본딩 패드와 빔 리드 본딩된다.The beam lead 236 is beam lead bonded to the bonding pad of the semiconductor chip 240 by the beam lead bonder.
이후, 폴리이미드 테이프(220)의 제 1, 제 2 솔더볼 패드(232b,232a)가 외부에 대하여 노출되도록 형성된 개구(238)를 통하여 솔더볼(250)이 어탯치된 후, 리플로우 등의 방법에 의하여 제 1, 제 2 솔더볼 패드(232b,232a)와 솔더볼(250)은 솔더링된다.Subsequently, after the solder balls 250 are attached through the openings 238 formed so that the first and second solder ball pads 232b and 232a of the polyimide tape 220 are exposed to the outside, the solder balls 250 may be attached. As a result, the first and second solder ball pads 232b and 232a and the solder ball 250 are soldered.
이때, 앞서 언급한 바와 같이 제 1, 제 2 솔더볼 패드(232b,232a)중 패드 면적이 큰 제 1 솔더볼 패드(232b)에는 제 1 솔더볼 패드(232b)에 적합한 소정 직경을 갖는 제 1 솔더볼(252)이 다양한 방법에 의하여 어탯치된다.At this time, the first solder ball 252 having a predetermined diameter suitable for the first solder ball pad 232b in the first solder ball pad 232b having a large pad area among the first and second solder ball pads 232b and 232a as described above. ) Are attached in a variety of ways.
또한, 제 1 솔더볼 패드(232b)보다 작은 패드 면적을 갖는 제 2 솔더볼 패드(232a)에는 제 1 솔더볼(252)보다 작은 직경을 갖는 제 2 솔더볼(254)이 다양한 방법에 의하여 어탯치된다.In addition, a second solder ball 254 having a diameter smaller than the first solder ball 252 is attached to the second solder ball pad 232a having a pad area smaller than that of the first solder ball pad 232b by various methods.
이후, 제 1, 제 2 솔더볼 패드(232b,232a)에 어탯치된 제 1, 제 2 솔더볼(252,254)은 제 1, 제 2 솔더볼 패드(232b,232a)에 솔더링된 후, 테스트 과정을 거친 후 비로서 인쇄회로기판 등에 실장된다.Thereafter, the first and second solder balls 252 and 254 attached to the first and second solder ball pads 232 b and 232 a are soldered to the first and second solder ball pads 232 b and 232 a, and then subjected to a test process. In particular, they are mounted on a printed circuit board or the like.
이때, 제 1, 제 2 솔더볼(252,254)의 직경이 다르기 때문에 실제 제 1 제 2 솔더볼(252,254)의 높이는 폴리이미드 테이프(220)를 기준으로 보았을때 서로 다를 수 밖에 없음으로 인쇄회로기판 등에 실장될 때 실장 불량이 빈번하게 발생될 수 밖에 없다.In this case, since the diameters of the first and second solder balls 252 and 254 are different from each other, the heights of the first and second solder balls 252 and 254 are different from each other when viewed from the polyimide tape 220. When the mounting failure is frequently generated.
이를 극복하기 위해서는 도 5에 도시된 바와 같이 제 1, 제 2 솔더볼(252,254)의 높이차가 동일하게 되도록 그라인더(grinder) 등에 의하여 연마 공정이 수행되어 제 1, 제 2 솔더볼(252,254)의 높이는 동일하게 가공된다.To overcome this, as shown in FIG. 5, a polishing process is performed by a grinder or the like so that the height difference between the first and second solder balls 252 and 254 is the same, so that the heights of the first and second solder balls 252 and 254 are the same. Processed.
이와 같은 공정에 의하여 인쇄회로기판(270) 등에 제 1, 제 2 솔더볼(252,254)이 안착되지 않는 솔더볼 실장 불량이 발생하지 않게 된다.By such a process, a solder ball mounting failure in which the first and second solder balls 252 and 254 are not seated on the printed circuit board 270 may not occur.
이상에서 상세하게 설명한 바와 같이 볼 그리드 어레이 패키지의 입출력 단자 역할을 하는 솔더볼의 크기를 열응력에 따라서 차등 적용함으로써 반복적으로 가해지는 열응력에 의하여 솔더볼이 인쇄회로기판 또는 솔더볼 패드로부터 이탈되어 작동 불량을 유발하는 것을 방지한다.As described in detail above, the solder balls are separated from the printed circuit board or the solder ball pads by thermal stress applied repeatedly by differentially applying the size of the solder balls serving as the input / output terminals of the ball grid array package according to the thermal stress. Prevent it from triggering.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990033606A KR20010017868A (en) | 1999-08-16 | 1999-08-16 | Ball grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990033606A KR20010017868A (en) | 1999-08-16 | 1999-08-16 | Ball grid array package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010017868A true KR20010017868A (en) | 2001-03-05 |
Family
ID=19607276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990033606A KR20010017868A (en) | 1999-08-16 | 1999-08-16 | Ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010017868A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021182790A1 (en) | 2020-03-10 | 2021-09-16 | 엘지이노텍 주식회사 | Printed circuit board |
-
1999
- 1999-08-16 KR KR1019990033606A patent/KR20010017868A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021182790A1 (en) | 2020-03-10 | 2021-09-16 | 엘지이노텍 주식회사 | Printed circuit board |
| KR20210114197A (en) | 2020-03-10 | 2021-09-23 | 엘지이노텍 주식회사 | Printed Circuit Board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9230919B2 (en) | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging | |
| KR19980047801A (en) | Wafer level chip scale package and its manufacturing method | |
| US20090096079A1 (en) | Semiconductor package having a warpage resistant substrate | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| KR20000023475A (en) | Method of production of semiconductor device | |
| KR100519657B1 (en) | Semiconductor chip having test pads and tape carrier package using thereof | |
| US6737590B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JP3166490B2 (en) | BGA type semiconductor device | |
| US20030094684A1 (en) | Center pad type IC chip with jumpers, method of processing the same and multi chip package | |
| KR20010017868A (en) | Ball grid array package | |
| US20070197030A1 (en) | Center pad type ic chip with jumpers, method of processing the same and multi chip package | |
| JP2000299433A (en) | Laminated type package frame | |
| JP2001267452A (en) | Semiconductor device | |
| JP2822990B2 (en) | CSP type semiconductor device | |
| JP2901518B2 (en) | Multi-chip semiconductor device | |
| KR100362502B1 (en) | Singulation method of ball grid array semiconductor package which is manufactured by flexible circuit board strip and apparatus thereof | |
| JPH0645763A (en) | Printed wiring board | |
| KR100355745B1 (en) | Semiconductor package | |
| KR20000040592A (en) | Wafer level chip scale package having dummy solder ball | |
| KR20000007745A (en) | Ball grid array | |
| JP2000068415A (en) | Manufacture of chip scale package device and the chip scale package device | |
| JPH1117307A (en) | Semiconductor device packaging structure | |
| KR20000014962A (en) | Fine pitch ball grid array package | |
| JP2000133743A (en) | Semiconductor chip mounting structure and semiconductor device having the same | |
| JP2001110933A (en) | Solder ball mounter and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |