KR20010012760A - 부호-교차 곱 자동 주파수 제어 루프 - Google Patents

부호-교차 곱 자동 주파수 제어 루프 Download PDF

Info

Publication number
KR20010012760A
KR20010012760A KR1019997010721A KR19997010721A KR20010012760A KR 20010012760 A KR20010012760 A KR 20010012760A KR 1019997010721 A KR1019997010721 A KR 1019997010721A KR 19997010721 A KR19997010721 A KR 19997010721A KR 20010012760 A KR20010012760 A KR 20010012760A
Authority
KR
South Korea
Prior art keywords
signal
output
input data
input
function
Prior art date
Application number
KR1019997010721A
Other languages
English (en)
Inventor
안토이네 로파엘
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20010012760A publication Critical patent/KR20010012760A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)
  • Transceivers (AREA)

Abstract

복잡도가 감소된 자동 주파수 제어(AFC) 루프는 수신기의 주파수와 송신기의 주파수를 일치시키기 위한 것이다. 수신된 입력 신호는 전압 제어 발진기의 사인 및 코사인 신호와 곱해지고, 디지털화되고, 필터링되며, 수신된 입력 신호의 코사인 함수의 부호(최상위 비트)는 두 부호 게이트에 입력을 제공하기 위해 부호 슬라이서 회로에 의해 잘려진다. 두 부호 게이트의 출력은 주파수 에러 추정치를 생성하기 위해 가산되는데, 이는 수신된 신호의 주파수를 일치시키도록 전압 제어 발진기를 제어하기 위해 사용된다. AFC 루프를 구현하기 위해 요구되는 곱셈기 회로의 필요한 수는 부호 슬라이서 회로와 부호 게이트를 사용함으로써 종래의 AFC 루프보다 감소된다.

Description

부호-교차 곱 자동 주파수 제어 루프{SIGN-CROSS PRODUCT AUTOMATIC FREQUENCY CONTROL LOOP}
자동 주파수 제어(AFC)의 주파수 동기 루프는 신호 수신기의 주파수와 신호 송신기의 주파수를 일치시키기 위해 우선적으로 사용된다. 코히어런트 복조에 있어, 위상 동기 루프(PLL)는 통상적으로 주파수 및 위상 에러 모두를 추정하기 위해 사용된다. "위상(phase)"은 일정한 변조 위상을 의미하기 위해 사용되고, 상기 변조 위상은 반송파 신호의 주기보다 더 긴 시간 주기 동안 일정하게 된다고 가정된다. 종래의 PLL 수신기 회로는 내부 클럭 신호를 수신된 클럭 신호에 비교하고 조정함으로써 회로의 동기를 유지한다. 아날로그 PLL에 있어서, 내부 및 수신된 클럭 신호는 비교기에 공급되고, 상기 비교기는 클럭 신호의 위상차에 비례하는 전압 출력 펄스를 생성한다. 각 출력 펄스는 전압을 생성하기 위해 적분되고, 생성된 전압은 위상 동기 수신기 클럭 신호를 생성하기 위해 전압 제어 발진기에 인가된다. 바람직하게, 위상 에러는 작은 값으로 유도되고, 전압 제어 발진기의 주파수는 입력 주파수와 동일하게 유지된다.
그러나, PLL은 일반적으로 수신기 클럭 주파수에 중심을 둔 좁은 풀-인(pull-in) 영역을 갖고, 따라서 획득 동안, 또한 큰 주파수 에러가 존재할 경우에 PLL의 성능은 매우 열악하다. 확실한 동작을 위해, 종래의 PLL 회로는 획득-지원 회로를 사용하여야 하는데, 불행히도 상기 획득-지원 회로는 클럭 복구를 위해 요구되는 전체 회로의 거의 반에 상당할 수 있다. 이것은, 생산비용이 칩 면적에 비례하는 IC 칩 상에서 회로를 구현하는데 있어 비용이 많이 든다.
에이취. 메이어(H. Meyr)와 지. 아스샤이드(G. Ascheid)에 의해 "디지털 통신에서의 동기화"(1990년 뉴욕의 윌리사 출판)에서 거론된 것처럼, AFC는 획득 동안 PLL의 원조로써 주파수를 추정하기 위해 사용될 수 있다. 몇 가지 유형의 AFC 회로가 회로 성능과 회로 복잡도의 다양한 구현에 사용될 수 있지만, 높은 성능의 교차 곱 AFC 회로는 전화 통신 응용을 위해 특히 적절하다. 교차 곱 AFC 회로는, 에프. 나탈리(F. Natali)에 의해 "DPSK 신호에 대한 결정 피드백을 갖는 교차 곱 AFC의 잡음 성능"{1986년 3월, IEEE 통신 회보(vol.34, 303-307쪽)}에서; 에프. 가드너(F. Gardner)에 의해 "주파수 차이값 검출기의 특성"{1985년 2월, IEEE 통신 회보(vol.33, 131-138쪽)}에서; 및 에프. 나탈리(F. Natali)에 의해 "AFC 트랙킹 알고리즘"{1986년 8월, IEEE 통신 회보(vol.32, 935-947쪽)}에서 거론되었다.
전화 통신 응용에서 신호 수신기의 주파수와 신호 송신기의 주파수를 일치시키기 위해 우선적으로 사용되는 한 유형의 AFC 회로는 미분기 AFC이고, 상기 미분기 AFC에서는 미상의 주파수 오프셋이 미분을 통해 획득된다.
무선 통신 셀룰러 방식의 전화 시스템에서 마주치는 중요 문제점은 빌딩 및 이동하고 있는 자동차와 같은 지상 장애물로부터 반사되는, 수신된 무선 신호 내에서 다중-경로 무선 신호로부터의 파괴적인 간섭이다. 이러한 것은 수신된 무선 신호로 하여금 직접적인 가시선의 기본 신호와 감쇠 및 지연의 다른 양을 갖는 신호 반사의 합으로써 나타나도록 한다.
다중-경로 무선 신호를 결합하기 위한 레이크(RAKE) 개념은 1958년에 처음으로 기술되어 공개되었지만, RAKE 수신기는 프로아키스(Proakis)에 의한 "디지털 통신"(1995년, 맥그로우-힐(McGraw-Hill)사)에서 더욱 철저하게 논의되었다. RAKE 수신기는 정보의 송신기 CDMA 변조를 수행하기 위해 사용되는 분산(spreading) 코드와 부합된 상관기의 뱅크로 구성된다. 분산 코드의 양호한 선택을 이용해서, 각 지연 경로는 별도의 브랜치 회로나 RAKE 수신기의 "핑거(finger)"에 의해 독립적으로 복조될 수 있다. 각 "핑거"가 송신된 신호의 개별적인 반사를 복조한 후에, 적절하게 처리된 이러한 신호들은 수신된 무선 신호의 전체적인 신호대잡음비(SNR)를 증가시키기 위해 구조적으로 결합되는 추가 정보의 반송파가 된다.
RAKE 수신기는 반사된 다중-경로 무선 신호를 수신하여 처리하기 위한 종래의 수신기보다 더 적절하고, 따라서 RAKE 수신기는 셀룰러 방식 전화 수신기, 특히 US 코드분할 다중 접속(CDMA) 셀룰러 전화 수신기에서 일반적으로 구현된다. 다중-경로 신호 반사는 수신기와 무선 신호 반사에 대한 경로를 야기하는 각 반사 물체 사이의 상대적인 움직임의 다른 속도를 초래하고, 수신기에서 보았을 때, 각 반사된 무선 신호의 주파수는 도플러 이동에 의해 증가 또는 감소하게 된다. 이러한 물리적인 현상은 일상 생활에서 자동차가 청취자에게 접근하거나 멀어질 때 자동차 경보음의 음조의 변화를 통해 증명된다. 그러므로 RAKE 수신기는 송신된 신호의 각 반사상의 도플러 이동을 또한 이상적으로 보상하여야 한다.
획득 스테이지 동안에, 수신된 신호 주파수와 국부 발진기 사이의 불일치는 일반적으로 6 KHz까지 될 수 있다. 이 스테이지에서, 단지 하나의 전용 AFC 검출기는 주파수의 불일치를 수정하기 위해 사용될 수 있다. 안정 상태 동안에, 다양한 RAKE 핑거에서 모든 AFC 검출기는 활성화되어 각 다중-경로 반사로 인한 다양한 도플러 이동 주파수를 추적하게 된다.
부호-교차 곱 AFC 회로는 셀룰러 방식의 전화 응용을 위해 사용되는 RAKE 수신기에서 원만하게 작동한다. 안정 상태 동안에, 이동국과 기지국(또는 핸드오프 동안의 수 개의 기지국) 사이의 상대 속도는 다양한 다중-경로 신호에서 도플러 이동으로 인한 상이한 임의의 주파수 변조를 야기한다. 도플러 이동은 이동국이 기지국쪽으로 또는 기지국으로부터 멀어지는 방향으로 이동하느냐에 따라 양 또는 음이 된다. 또한 이동국 근처에서 이동하는 물체는 다중-경로 채널에서 시간에 따라 변화는 도플러 이동을 야기한다.
부호-교차 곱 AFC 알고리듬의 응용이 일정한 속도(v)로 이동하는 이동국을 통해 기술된다. 주파수에 있어서의 명확한 변화, 또는 도플러 이동은 수학식 1처럼 주어진다.
여기서 λ는 무선 신호의 자유 공간 파장이고, θ는 이동국의 이동 방향과 안테나에 충돌하는 다중-경로 파 사이의 공간 각도이다. 이동국이 전파하고 있는 다중-경로 파쪽으로 이동할 때, 도플러 이동은 양이 되고 외견상의 주파수는 증가한다. 반대로, 이동국이 전파하고 있는 다중-경로 파로부터 멀어지는 방향으로 이동할 때에는, 도플러 이동은 음이 되고 외견상의 주파수는 감소한다.
획득 후에, 수신된 신호는 수신된 파로부터의 반송파 주파수를 복조함으로써 필터링되고 기저-대역(0 IF)에 혼합된다. 그러나, 이러한 처리는 수신된 신호로부터 도플러 주파수 시프트(또는 오프셋)를 제거하지 않는다. 신호 경로에서의 도플러 주파수 오프셋의 존재는 무선 수신기의 성능을 상당히 떨어뜨린다. 부호-교차 곱 AFC 알고리듬과 같은 알고리듬은 불필요한 주파수 오프셋을 제거하기 위해 사용될 수 있다.
RAKE 수신기 응용을 위한 미분기 AFC 회로의 복잡도에는 몇 가지 레벨이 있다. 이후로 AFC 루프로 언급되는 평형 이산 직교 상관기(quadricorrelator) AFC 루프에서, 미상의 주파수 오프셋이 미분을 통해 획득된다. 도 1을 참조하여, 최적의 위상 추정기(100) 구조는 곱셈기(102 및 104), 적분기(106 및 108) 및 아크탄젠트 기능블록(110)을 관례적으로 포함한다. 수신된 신호{y(t)}는 수학식 2와 같이 표기될 수 있다.
여기서는 국부 발진기(미도시)의 주파수이고, A는 채널의 페이딩 특성으로 인해 시간에 따라 변하는 이득이다.항과 미상의 일정한 반송파 위상(θ)을 미상의 시간에 따른 변형 위상{θ(t)}으로 결합하면, 수학식 2는 수학식 3과 같이 다시 쓸 수 있다.
잡음이 배제된 경우에 있어서, 적분기(또는 저역 통과 필터)(106 및 108)의 출력은 수학식 4와 수학식 5로 주어진다.
최적의 위상 추정기 구조(100)에서 사용되는 적분기(106 및 108)는 곱셈기(102 및 104)와 비교해서 상대적으로 극소수의 트랜지스터를 필요로 하는 회로에서 구현될 수 있다. 아크탄젠트 기능블록은 곱셈기(102 및 104)와 비교해서 상대적으로 극소수의 트랜지스터를 필요로 하는 회로에서 또한 구현될 수 있다. 일반적으로 플로팅 포인트(floating point) 곱셈기 회로인 곱셈기(102 및 104)는, 집적 회로로 구현된다면, 매우 많은 수의 트랜지스터와 이에 해당하는 큰 면적의 칩을 필요로 한다.
도 2는 종래의 미분기 AFC 회로(200)를 설명하고 있고, 상기 미분기 AFC 회로는 곱셈기(202 및 204), 아날로그-디지털 변환기(206 및 208), 적분기(210 및 212), 다운-샘플러 회로(214 및 216), 지연 회로(218 및 220), 곱셈기(222 및 224), 가산기(226), 증폭기(228), 루프 필터(230), 추적 유지 샘플러(232), 디지털-아날로그 변환기(234) 및 전압 제어 발진기(VCO)(236)로 구성된다.
수신된 신호{y(t)}는 주파수 판별기(240)의 제 1 입력이다. 곱셈기(202 및 204)는 상관 검출기로써 동작을 한다. 수신된 신호는, 잡음이 배제된 경우에 대한 각각의 출력{및}을 제공하기 위해,및와 교차 상호 관계를 갖는다. 그러나, 잡음의 존재하는 경우에는, 사인 및 코사인 항은 부가적인 광대역 잡음 성분에 의해 오염되고, 상기 잡음 성분은 -5dB에서 본래의 정현파 신호를 억제하려 한다. 요구된 신호(정현파)는 잡음의 전체 대역폭과 비교했을 때 기저 대역에 매우 근접한다. 다음으로 잡음을 평활하고 SNR을 개선하기 위해, 상관 신호는 적분기(210 및 212)와 다운-샘플러 회로(214 및 216)를 통해 처리된다. 따라서 처리된 신호는 더 낮은 속도로 선택되고, 단지 잡음이 감쇠된 평균 샘플만이 유지된다. 그런 다음 신호(yc및 ys)는 두 지연 회로(218 및 220), 두 곱셈기(222 및 224), 및 가산기(226)로 구성된 미분기 회로를 통과하여 주파수 에러 추정치(fe)를 산출한다. 다음으로 주파수 에러 신호(fe)는 증폭기(228), 루프 필터(230), 추적 유지 샘플러(232) 및 디지털-아날로그 변환기(234)를 통과하여 전압 제어 발진기(VCO)(236)로 페딩되는 주파수 오프셋 추정치인 출력을 산출한다. VCO(236) 출력은 주파수 판별기(240)나 중간 주파수(IF) 발진기(미도시)로 피드백된다.
종래의 부호 교차 곱 자동 주파수 제어 회로는 주파수 판별기를 구현하기 위해 적어도 두 개의 플로팅 포인트 곱셈기(222 및 224)를 사용한다. 플로팅 포인트 곱셈기 회로는 몇 가지 단점을 갖는다. 상기 회로의 복잡성 때문에, 플로팅 포인트 곱셈기 회로는 수 천 개의 트랜지스터를 필요로 하고, 결과적으로는 구현을 위해 상당한 집적 회로(IC) 칩 면적을 필요로 한다. 곱셈기를 위해 필요한 큰 IC 면적은 전원(배터리) 드레인과 열 손실을 증가시킨다. 또한, 플로팅 포인트 곱셈은 다수의 클럭 사이클을 필요로 하고, 일반적으로 실행에 있어서도 느리다.
이러한 이유 및 다른 이유로 인해, 교차 곱 자동 주파수 제어 루프를 구현하는 데 있어 곱셈기 사용을 회피하는 주파수 판별기가 필요하다.
본 발명은 일반적으로 신호 수신기의 주파수와 신호 송신기의 주파수를 일치시키기 위해 사용되는 자동 주파수 제어(AFC) 회로에 관한 것으로, 더 상세하게는 부호-교차 곱 주파수 제어 회로에 관한 것이다.
도 1은 종래 최적의 위상 추정기 구조의 회로도.
도 2는 종래 기술에서 사용되던 미분기 AFC를 나타내는 도면.
도 3은 본 발명의 바람직한 실시예에 따른 부호 교차 곱 AFC 루프 구성의 회로도.
도 4는 도 3의 회로에 사용되는 부호 게이트 심볼의 회로도.
도 5는 도 4의 부호 게이트를 위한 논리 작용 테이블.
본 발명은 신호를 수신하기 위해 교차 곱 자동 주파수 제어(AFC) 루프를 사용하기 위한 시스템 및 방법을 제공한다. 본 발명은 종래 기술에서 곱셈기를 사용하던 것을 부호 게이트를 사용하는 것으로 대체함으로써 AFC 주파수 동기 루프의 하드웨어 및 소프트웨어 구현을 상당히 간단하게 한다.
수신된 신호는 상관 검출기로써 동작하는 곱셈기의 제 1 입력이다; 즉, 수신된 신호는 {}와 교차 상관 관계를 갖는데, 여기서는 수신기에서 국부 발진기의 각주파수(angular frequency)이다. 곱셈기는 교차 상관관계인 신호 출력인를 각각 생성하고, 상기 출력은 아날로그-디지털 변환기를 통과한다. 잡음을 평활하고 신호대잡음비(SNR)를 개선하기 위해서, 신호는 각각의 적분기와 다운-샘플러 회로를 통과한다. 그런 후, 신호는 부호 슬라이서, 두 개의 신호 게이트, 두 개의 지연 회로, 및 주파수 에러 추정치를 제공하는 가산기로 구성된 AFC 루프를 통과한다.
부호 슬라이서는, 즉 코사인 신호의 최상위 비트(MSB)로 구성된 부호를 보유한다. 종래 기술의 I-경로("동위상" 경로) 및 Q-경로("직교" 경로) 곱셈기는 두 개의 부호 게이트로 대체된다. 각각의 부호 게이트의 입력은 사인 신호(ys)와, 코사인 신호(yc)의 MSB이다. 부호 게이트 출력은 산출된 사인 신호(ys)의 부호를 결정한다; 따라서 부호 게이트는 부호 곱셈기로써 동작한다. 만약 코사인 신호(yc)가 양이라면, 그때 사인 신호(ys)는 변형되지 않고 통과한다. 이에 반해서, 만약 코사인 신호(yc)가 음이라면, 산출된 사인 신호(ys)는 90°만큼 이동된다(즉, -1과 곱해진다).
두 부호 게이트의 출력은 가산기 회로에 의해 합산된다. 가산기의 출력은 주파수 에러의 추정치이고, 다운-샘플러, 지연기, 루프 필터, 추적 유지 샘플러 및 디지털-아날로그 변환기를 거쳐서 전압 제어 발진기로 전달된다. 전압 제어 발진기 출력은 수신된 신호{y(t)}와의 교차 상관관계를 위한 사인 및 코사인 신호를 제공한다.
도 3은 바람직한 실시예에 있어서 본 발명을 AFC 회로(300)로 나타내고 있고, 상기 AFC 회로는 곱셈기(302 및 304), 아날로그-디지털 변환기(306 및 308), 적분기(310 및 312), 다운-샘플러(314 및 316), 부호 슬라이서(318), 지연기(320 및 322), 부호 게이트(324 및 326), 가산기(328), 다운-샘플러(330), 지연기(332), 루프 필터(334), 추적 유지 샘플러(336), 디지털-아날로그 변환기(338) 및 전압 제어 발진기(VCO)(340)로 구성된다.
도 2의 종래 AFC 회로(200)의 플로팅 포인트 곱셈기(222 및 224)는 개선된 AFC 회로(300)에서 부호 게이트(324 및 326)로 대체된다. 부호 게이트(324 및 326)의 사용은 AFC 회로(300)의 구현을 상당히 간소화시키고, 반면에 종래 AFC 회로(200)의 상당한 정확도(작은 루프 대역폭에 대해)를 보유한다.
수신된 신호{y(t)}는 곱셈기(302 및 304)의 제 1 입력이고, 상기 곱셈기는 상관 검출기로써 동작한다; 즉, 수신된 신호{y(t)}는및와 교차-상관관계를 갖고, 곱셈기 출력은 아날로그-디지털 변환기(306 및 308)의 각 입력이 된다. 잡음이 배제된 경우에 대해, 곱셈기(302 및 304)는 교차-상관관계에 있는 신호 출력인및를 생성한다. 그러나, 잡음이 존재하는 경우에는, 사인 및 코사인 항은 부가적인 광대역 잡음 성분에 의해 오염되고, -5dB에서 본래의 정현파 신호를 억제하려 한다. 요구된(정현파) 신호는 잡음의 전체적인 대역폭에 비교했을 때 기저-대역에 매우 인접한다. 회로의 출력은 아날로그-디지털 변환기(306 또는 308)의 신호 출력 중 하나의 출력으로부터 일반적으로 탭핑된다. 잡음을 평활시키고 신호대잡음비를 개선하기 위해, 아날로그-디지털 변환기(306 및 308)로부터의 신호 출력은 적분기(310 및 312)와 다운-샘플러(314 및 316)를 통과한다. 그럼으로써 산출 신호(yc및 ys)는 더 낮은 비율로 선택되고, 단지 잡음이 감쇠된 평균 샘플만이 보유된다. 다음으로 신호(yc및 ys)는 부호 슬라이서(318), 두 지연기(320 및 322), 두 부호 게이트(324 및 326), 및 주파수 에러의 추정치{D(ω)}를 산출하는 가산기(328)로 구성된 AFC 루프(360)를 통과한다.
부호 슬라이서(318)는 다운-샘플러(314)로부터의 출력되는 신호(yc)의 부호(즉, 최상위 비트)를 보유한다. 종래의 두 곱셈기(222 및 224)는 두 부호 게이트(324 및 326)로 대체된다. 부호 게이트(324)의 입력은 지연기(320)의 코사인 신호의 MSB 출력 및 다운-샘플러(316)의 출력이다. 부호 게이트(326)의 입력은 지연기(322)로부터 출력되는 사인 신호 및 부호 슬라이서(318)의 출력이다. 부호 게이트(324 및 326)의 출력은 부호화된 사인 신호이다. 즉, 부호 게이트(324 및 326)는 부호 곱셈기로 동작한다. 만약 코사인 신호(yc)가 양이라면, 사인 신호(ys)는 변하지 않고 통과한다. 이와는 반대로, 만약 코사인 신호(yc)가 음이라면, 사인 신호(ys)는 90°만큼 이동된다(즉, -1과 곱해진다). 부호 게이트(324 및 326)의 출력은 가산기(328)에 의해 논리적으로 결합되고, 가산기(328)의 출력은 다운-샘플러(330)의 입력단에 인가된다. 다운-샘플러(330)의 선택된 출력은 지연기(332)의 입력단에 인가된다. 지연기(332)의 시간 지연된 출력은 루프 필터(334)에 인가되고, 루프 필터(334) 출력은 추적 유지 샘플러(336)의 입력단에 인가된다. 국부 사인 및 코사인 신호가 수신된 신호와 교차-상관관계를 갖도록 하기 위해서, 추적 유지 샘플러(336)의 누적된 출력은 디지털-아날로그 변환기(338)의 입력단에 인가되고, 디지털-아날로그 변환기(338)의 아날로그 출력은 전압 제어 발진기(VCO)(340)의 입력단에 인가된다.
도 4는 입력 신호(y 및 d)와 출력 신호(M)를 갖는 부호 게이트(324){부호 게이트(326)도 동일함}를 나타내고 있다. 당업자라면 게이트가 논리 회로의 조합을 통해 동일하게 구현될 수 있다는 것을 인식할 것이지만, 바람직한 부호 게이트(324 및 326)는 소프트웨어로 구현된다. 부호 게이트(324 및 326)에 대한 입력 신호(y)는 지연기(320 및 322)의 출력에 의해 각각 제공된다. 부호 게이트(324 및 326)에 대한 입력 신호(d)는 다운-샘플러(316)의 출력과 부호 슬라이서(318)의 출력에 의해 각각 제공된다.
도 5는 도 4의 부호 게이트(324 및 326)에 대한 논리 테이블을 나타내고 있다. 만약 입력 신호(y)가 "+P"이고 입력 신호(d)가 "1"이라면, 그때 출력 신호(M)는 "+P"인데, 그것은 입력 신호(y)가 반전없이 송신되었음을 의미한다. 입력 신호(y)가 "+P"이고 입력 신호(d)가 "-1"일 때, 출력 신호(M)는 "-P"인데, 그것은 입력 신호(y)가 반전되어 송신되었다는 것을 의미한다. 입력 신호(y)가 "-P"이고 입력 신호(d)가 "1"일 때, 출력 신호(M)는 "-P"이고, 그것은 입력 신호(y)가 반전없이 송신되었다는 것을 의미한다. 입력 신호(y)가 "-P"이고 입력 신호(d)가 "-1"일 때, 출력 신호(M)는 "+P"이고, 그것은 입력 신호(y)가 반전되어 송신되었다는 것을 의미한다.
제안된 방법에 대해, 부호-교차 곱 AFC 루프(360) 출력은 수학식 6과 같이 표현될 수 있다.
또는 수학식 7과 같이 더욱 간단하게 표현될 수 있다.
잡음이 존재하지 않을 경우에 있어, 에러 신호는 만약ω가 0이라면 하나 이상의 연속 샘플들에 대해서 0이다. 이런 경우에, 부호-교차 곱 AFC 루프(360)는 도플러 이동을 완전히 추적하여 효과적으로 임의의 불필요한 주파수 오프셋을 시스템으로부터 제거한다. 모호한 상태(코사인 항이 0으로 되는 경우)는 존재하지 않는데, 그 이유는 부호 슬라이서 회로로부터의 출력 신호가 단지 두 가지 상태, 즉 -1 또는 +1 중 하나의 상태로 되기 때문이다. 잡음이 존재하는 경우에는, 일단 주파수 오프셋이 제거되면, 에러는 0으로 접근할 것이다. 작은 루프 대역폭을 위한 이러한 방법의 전체적인 루프 성능은 도 2의 종래 루프의 성능에 필적된다. 이것은 산업 표준 IS-95 유형의 신호를 사용하는 시뮬레이션에 의해 입증되었다.
본 명세서에서 기술된 예시적인 실시예는 설명을 위한 것이고, 제한하는 것은 아니다. 그러므로, 당업자는 다른 실시예가 이후에 설명된 청구항의 범주와 사상을 벗어나지 않고 실행될 수 있다는 것을 알 것이다.

Claims (31)

  1. 입력 데이터 신호의 주파수를 일치시키기 위한 자동 주파수 제어(AFC) 회로(300)에 있어서,
    상기 입력 데이터 신호의 상관 코사인 함수를 수신하기 위해 연결되고, 상기 코사인 함수의 부호 값을 나타내는 출력 신호를 생성하기 위한 부호 슬라이서(318)와,
    제 1 및 제 2 부호 게이트 출력 신호를 각각 생성하기 위해 상기 부호 슬라이서의 출력 신호와 상기 입력 데이터 신호의 상관 사인 함수를 논리적으로 결합하기 위해, 상기 부호 슬라이서(318)에 병렬로 연결된 제 1(324) 및 제 2(326) 부호 게이트, 및
    상기 상관 사인 및 코사인 함수를 생성하는데 사용되는 에러 신호를 출력 단자에서 생성하기 위하여, 상기 제 1 및 제 2 사인 게이트 출력 신호를 수신하도록 연결된 신호 가산기(328)를 포함하는, 자동 주파수 제어(AFC) 회로.
  2. 제 1항에 있어서, 상기 제 1 부호 게이트로 입력되는 상기 부호 슬라이서 출력 신호를 디스플레이하기 위하여 상기 부호 슬라이서(318)와 상기 제 1 부호 게이트(324) 사이에 연결되는 제 1 지연기(320)와, 상기 제 2 부호 게이트(326)로 입력되는 상기 상관 사인 함수를 지연하기 위해 연결된 제 2 지연기(322)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  3. 제 2항에 있어서, 상기 가산기(328)의 상기 출력단에 연결된 입력단과 필터링된 에러 신호를 출력하기 위한 출력단을 구비하는 루프 필터(334)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  4. 제 3항에 있어서, 상기 필터(334)의 출력단에 연결된 입력단과, 코사인 신호를 출력하기 위한 제 1 출력단, 및 사인 신호를 출력하기 위한 제 2 출력단을 구비하는 전압 제어 발진기(340)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  5. 제 4항에 있어서, 디지털 형태의 상기 필터링된 에러 신호를 수신하기 위해 연결된 입력단과 상기 디지털 신호와 동일한 아날로그 신호를 상기 전압 제어 발진기(340)의 입력단으로 출력하기 위해 연결된 출력단을 구비하는 변환기 수단(338)을 더 포함하는, 자동 주파수 제어(AFC) 회로.
  6. 제 5항에 있어서, 상기 변환기 수단(338)은 디지털-아날로그 변환기를 포함하는, 자동 주파수 제어(AFC) 회로.
  7. 제 5항에 있어서, 상기 상관 코사인 함수를 생성하기 위해서 상기 코사인 신호와 상기 입력 데이터 신호를 곱하기 위한 제 1 상관기(302)와,
    상기 상관 코사인 함수를 수신하기 위해 연결된 입력단과, 디지털화된 상관 코사인 함수를 출력하기 위한 출력단을 구비하는 제 1 아날로그-디지털 변환기(306)와,
    상기 상관 사인 함수를 생성하기 위해 상기 사인 신호와 상기 입력 데이터 신호를 곱하기 위한 제 2 상관기(304), 및
    상기 상관 사인 함수를 수신하기 위해 연결된 입력단과 디지털화된 상관 사인 함수를 출력하기 위한 출력단을 구비하는 제 2 아날로그-디지털 변환기(308)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  8. 제 7항에 있어서, 상기 디지털화된 상관 코사인 함수를 수신하여 필터링된 상관 코사인 함수를 출력하기 위해, 상기 제 1 아날로그-디지털 변환기(306)와 상기 부호 슬라이서(318) 사이에 연결된 제 1 필터 수단(310, 314), 및
    상기 디지털화된 상관 사인 함수를 수신하여 필터링된 상관 사인 함수를 출력하기 위해, 상기 제 2 아날로그-디지털 변환기(308)와 상기 제 2 지연기(322) 사이에 연결된 제 2 필터 수단(312, 316)을 더 포함하는, 자동 주파수 제어(AFC) 회로.
  9. 제 8항에 있어서, 상기 제 1 필터 수단(310, 314)과 상기 제 2 필터 수단(312, 316)은 적분-다운-샘플러를 각각 포함하는, 자동 주파수 제어(AFC) 회로.
  10. 제 8항에 있어서, 상기 에러 신호를 수신하여 선택된 에러 신호를 출력하기 위한 다운-샘플러(330), 및
    상기 필터링된 에러 신호를 수신하기 위해 연결된 입력단과 누적된 에러 신호를 생성하기 위한 출력단을 구비하는 추적 유지 회로(336)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  11. 제 10항에 있어서, 상기 선택된 에러 신호를 수신하기 위해 연결된 입력단과, 지연된 에러 신호를 출력하기 위한 출력단을 구비하는 지연기(332)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  12. 제 11항에 있어서, 상기 디지털화된 상관 코사인 함수 중 하나와 상기 디지털화된 상관 사인 함수 중 하나는 기저 대역 신호로써 사용할 수 있는, 자동 주파수 제어(AFC) 회로.
  13. 제 1항에 있어서, 디지털화된 형태의 상기 코사인 함수를 수신하기 위한 입력단과, 상기 상관 코사인 함수를 출력하기 위한 출력단을 구비하는 적분-다운-샘플러(310, 314)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  14. 제 13항에 있어서, 상기 지연된 신호를 수신하기 위해 상기 지연기(332)의 상기 입력단에 연결된 입력단과, 필터링된 에러 신호를 출력하기 위한 출력단을 구비하는 루프 필터(334)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  15. 제 14항에 있어서, 상기 에러 신호 함수를 수신하기 위해 연결된 입력단과, 지연된 신호를 출력하기 위한 출력단을 구비하는 지연기(332)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  16. 제 15항에 있어서, 디지털 신호를 수신하여 상기 디지털 신호에 상당하는 아날로그 신호를 출력하고, 상기 루프 필터 수단의 출력에 의해 생성된 상기 필터링된 에러 신호를 수신하기 위해 연결된 입력단과 아날로그 에러 신호를 출력하기 위한 출력단을 구비하는 디지털-아날로그 변환기(338)와,
    상기 디지털-아날로그 변환기의 상기 출력단에 의해 생성된 상기 아날로그 에러 신호를 수신하기 위해 연결된 입력단, 코사인 펄스 신호를 출력하기 위한 제 1 출력단, 및 사인 펄스 신호를 출력하기 위한 제 2 출력단을 구비하는 전압 제어 펄스 생성기(340)와,
    상기 입력 데이터 신호의 상기 코사인 함수를 생성하기 위해 상기 코사인 펄스 신호와 상기 입력 데이터 신호를 곱하기 위한 제 1 곱셈기(302), 및
    상기 입력 데이터 신호의 사인 함수를 생성하기 위해 상기 사인 펄스 신호와 상기 입력 데이터 신호를 곱하기 위한 제 2 곱셈기(304)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  17. 제 1항에 있어서, 상기 입력 데이터 신호의 상기 사인 함수를 수신하기 위한 입력단과, 상기 입력 데이터 신호의 상기 사인 함수의 아날로그-디지털 변환인 디지털화된 사인 함수를 출력하기 위한 출력단을 구비하는 아날로그-디지털 처리기(308)를 더 포함하는, 자동 주파수 제어(AFC) 회로.
  18. AFC 회로를 구비하는 셀룰러 방식의 전화 수신기에 있어서,
    입력 데이터 신호의 상관 코사인 함수를 생성하기 위한 제 1 상관기 수단(302)과,
    상기 입력 데이터 신호의 상관 사인 함수를 생성하기 위한 제 2 상관기 수단(304)과,
    상기 상관 코사인 함수의 부호화된 값을 나타내는 부호 신호를 생성하기 위해 상기 제 1 상관기 수단에 연결된 부호 슬라이서 수단(318), 및
    상기 부호 신호를 수신하고, 상기 제 1 및 제 2 상관기 수단 중 적어도 하나에 연결된 입력 신호를 생성하기 위해 사용되는 출력 신호를 출력 단자에서 출력하기 위해 상기 부호 슬라이서 수단에 연결된 부호 게이트 수단(324 또는 326)을 포함하는, AFC 회로를 구비하는 셀룰러 방식의 전화 수신기.
  19. AFC 회로를 구비하는 셀룰러 방식의 전화 수신기에 있어서,
    입력 데이터 신호의 상관 코사인 함수를 생성하기 위한 제 1 상관기(302)와,
    상기 입력 데이터 신호의 상관 사인 함수를 생성하기 위한 제 2 상관기(304)와,
    상기 상관 코사인 함수의 부호화된 값을 나타내는 출력 신호를 생성하기 위해 상기 제 1 상관기에 연결되는 부호 슬라이서(318), 및
    상기 부호 슬라이서 출력 신호를 수신하기 위해 연결된 제 1 입력단과, 상기 제 1 및 제 2 상관기로 에러 신호를 전달하기 위해 연결된 출력단을 각각 구비하는 제 1(324) 및 제 2(326) 부호 게이트를 포함하는, AFC 회로를 구비하는 셀룰러 방식의 전화 수신기.
  20. 제 19항에 있어서, 상기 에러 신호에 비례하는 입력 신호를 수신하기 위해 연결된 입력단과, 코사인 펄스 신호를 출력하기 위한 제 1 출력단, 및 사인 펄스 신호를 출력하기 위한 제 2 출력단을 구비하는 전압 제어 펄스 생성기(340)와,
    상기 입력 데이터 신호의 코사인 함수를 생성하기 위해 상기 코사인 펄스 신호와 상기 입력 데이터 신호를 곱하기 위한 제 1 곱셈기(302), 및
    상기 입력 데이터 신호의 사인 함수를 생성하기 위해 상기 사인 펄스 신호와 상기 입력 데이터 신호를 곱하기 위한 제 2 곱셈기(304)를 더 포함하는, AFC 회로를 구비하는 셀룰러 방식의 전화 수신기.
  21. 제 19항에 있어서, 상기 제 1 부호 게이트(324)의 상기 제 1 입력단은 상기 상관 사인 함수를 수신하고, 상기 제 1 부호 게이트는 상기 입력 데이터 신호의 상기 상관 코사인 함수 중 최상위 비트의 시간 지연된 입력을 수신하는 제 2 입력단을 구비하되,
    상기 제 1 부호 게이트의 상기 출력단에 연결된 제 1 입력단과, 상기 제 2 부호 게이트의 상기 출력단에 연결된 제 2 입력단, 및 상기 에러 신호를 생성하기 위한 출력단을 구비하는 신호 가산기(328)를 포함하는, AFC 회로를 구비하는 셀룰러 방식의 전화 수신기.
  22. 제 21항에 있어서, 상기 입력 데이터 신호의 상기 코사인 함수를 수신하기 위한 입력단과, 상기 코사인 함수의 아날로그-디지털 변환인 디지털화된 코사인 함수를 출력하기 위한 출력단을 구비하는 아날로그-디지털 변환기(306)를 더 포함하는, AFC 회로를 구비하는 셀룰러 방식의 전화 수신기.
  23. 제 22항에 있어서, 상기 디지털화된 코사인 함수를 수신하기 위한 입력단과, 상기 입력 데이터 신호의 상기 상관 코사인 함수를 출력하기 위한 출력단을 구비하는 적분-다운-샘플러(310, 314)를 더 포함하는, AFC 회로를 구비하는 셀룰러 방식의 전화 수신기.
  24. 제 22항에 있어서, 상기 에러 신호의 함수를 수신하기 위해 연결된 입력단과, 지연된 신호를 출력하기 위한 출력단을 구비하는 지연기(332), 및
    상기 지연된 신호를 수신하기 위해 상기 지연기의 상기 출력단에 연결된 입력단과, 필터링된 에러 신호를 출력하기 위한 출력단을 구비하는 루프 필터(334)를 더 포함하는, AFC 회로를 구비하는 셀룰러 방식의 전화 수신기.
  25. 제 22항에 있어서, 상기 에러 신호를 수신하여, 선택된 에러 신호를 출력하기 위한 다운-샘플러(330)와,
    상기 선택된 에러 신호를 수신하는 입력단과, 지연된 에러 신호를 출력하기 위한 출력단을 구비하는 지연기(332)와,
    상기 지연기의 출력단에 연결된 입력단과, 주파수 에러 신호를 생성하기 위한 출력단을 구비하는 루프 필터(334), 및
    상기 주파수 에러 신호를 수신하기 위해 연결된 입력단과, 증폭된 주파수 에러 신호를 생성하기 위한 출력단을 구비하는 추적 유지 샘플러(336)를 더 포함하는, AFC 회로를 구비하는 셀룰러 방식의 전화 수신기.
  26. 입력 데이터 신호의 자동 주파수 제어 방법에 있어서,
    상기 입력 데이터 신호의 상관 정현파 함수를 생성하기 위해 상기 입력 데이터 신호와 정현파 신호를 서로 관련시키는 단계(302)와,
    상기 상관 함수의 부호를 나타내는 부호 신호를 생성하기 위해 상기 상관 정현파 함수를 필터링하는 단계(318)와,
    부호 함수 출력을 생성하기 위해 사인 함수를 상기 부호 신호에 논리적으로 적용시키는 단계(324 또는 326), 및
    상기 입력 데이터 신호를 상호 관련시키는 데 있어 사용되는 상기 정현파 신호를 생성하기 위해 상기 부호 함수 출력을 필터링하는 단계(334)를 포함하는, 입력 데이터 신호의 자동 주파수 제어 방법.
  27. 제 26항의 자동 주파수 제어(AFC) 수신기를 동작시키는 방법에 있어서,
    상기 입력 데이터 신호의 디지털화된 상관 정현파 함수를 생성하기 위한 단계(308)를 더 포함하는, 자동 주파수 제어(AFC) 수신기를 동작시키는 방법.
  28. 제 27항에 있어서, 상기 디지털화된 상관 정현파 함수를 선택하고, 상기 입력 데이터 신호의 선택되어 디지털화된 상관 정현파 함수를 생성하기 위하여 적분- 다운-샘플러(312, 316)를 사용하는 단계를 더 포함하는, 자동 주파수 제어 수신기를 동작시키는 방법.
  29. 제 27항에 있어서, 에러 신호를 생성하기 위해 두 부호 게이트의 출력을 결합하는 단계(328),
    지연된 에러 신호를 생성하기 위해 상기 에러 신호를 지연시키는 단계(332) 및,
    루프 필터 출력 신호를 생성하기 위해 루프 필터를 통해 상기 지연된 에러 신호를 필터링하는 단계(334)를 더 포함하는, 자동 주파수 제어 수신기를 동작시키는 방법.
  30. 제 29항에 있어서, 코사인 성분과 사인 성분을 갖는 펄스 신호를 생성하기 위해, 상기 루프 필터 출력 신호에 비례하는 입력 신호를 전압 제어 펄스 생성기(340)에 인가하는 단계,
    상기 입력 데이터 신호의 보-정현파(co-sinusoidal) 함수를 생성하기 위해 상기 코사인 성분과 상기 입력 데이터 신호를 곱하는 단계(302), 및
    상기 입력 데이터 신호의 정현파 함수를 생성하기 위해 상기 사인 성분과 상기 입력 데이터 신호를 곱하는 단계(304)를 더 포함하는, 자동 주파수 제어 수신기를 동작시키는 방법.
  31. 입력 데이터 신호를 수신하기 위한 전화 수신기를 사용하는 방법에 있어서,
    상기 입력 데이터 신호의 디지털화된 코사인 성분의 최상위 비트를 잘라내어 최상위 비트를 출력하는 단계(318)와,
    상기 입력 데이터 신호의 시간 지연되고 디지털화된 사인 성분을 수신하고, 상기 최상위 비트를 수신하고, 제 1 부호화된 출력 신호를 생성하기 위해 제 1 부호 게이트를 사용하는 단계(326)와,
    상기 입력 데이터 신호의 디지털화된 사인 성분을 수신하고, 상기 최상위 비트의 시간 지연 입력을 수신하고, 제 2 부호화된 출력 신호를 생성하기 위해 제 2 부호 게이트를 사용하는 단계(324)와,
    주파수 에러 신호를 생성하기 위해 상기 제 1 부호화된 출력 신호와 상기 제 2 부호화된 출력 신호를 더하는 단계(328)와,
    지연된 에러 신호를 생성하기 위해 상기 주파수 에러 신호를 지연하는 단계(332)와,
    필터링된 지연 신호를 생성하기 위해 루프 필터를 통해 상기 지연된 에러 신호를 필터링하는 단계(334)와,
    디지털화되어 지연된 신호를 생성하기 위해 상기 필터링되어 지연된 신호를 디지털-아날로그 변환기를 통해 변환하는 단계(338)와,
    상기 디지털화되어 지연된 신호를 수신하고, 코사인 성분과 사인 성분을 갖는 펄스 신호를 출력하기 위해 전압 제어 펄스 생성기를 사용하는 단계(340)와,
    상기 입력 데이터 신호의 코사인 성분을 생성하기 위해 상기 코사인 성분과 상기 입력 데이터 신호를 곱하는 단계(302)와,
    상기 입력 데이터 신호의 사인 성분을 생성하기 위해 상기 사인 성분과 상기 입력 데이터 신호를 곱하는 단계(304)와,
    상기 입력 데이터 신호의 이진 코사인 성분을 생성하기 위해 상기 코사인 성분을 아날로그-디지털 변환기(306)에 입력하는 단계와,
    상기 입력 데이터 신호의 이진 사인 성분을 생성하기 위해 상기 입력 데이터 신호의 상기 사인 성분을 아날로그-디지털 변환기(308)에 입력하는 단계와,
    상기 이진 코사인 성분을 선택하기 위해 적분-다운-샘플러를 사용하여, 상기 입력 데이터 신호의 상기 디지털화된 코사인 성분을 생성하는 단계(310, 314)와,
    상기 이진 사인 성분을 선택하기 위해 적분-다운-샘플러를 사용하여, 상기 입력 데이터 신호의 상기 디지털화된 사인 성분을 생성하는 단계(312, 316)를 포함하는, 입력 데이터 신호를 수신하기 위한 전화 수신기를 사용하는 방법.
KR1019997010721A 1998-03-20 1999-03-17 부호-교차 곱 자동 주파수 제어 루프 KR20010012760A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4535498A 1998-03-20 1998-03-20
US09/045,354 1998-03-20
US09/212,625 US6304620B1 (en) 1998-03-20 1998-12-16 Sign-cross product automatic frequency control loop
US09/212,625 1998-12-16
PCT/IB1999/000451 WO1999049575A2 (en) 1998-03-20 1999-03-17 Sign-cross product automatic frequency control loop

Publications (1)

Publication Number Publication Date
KR20010012760A true KR20010012760A (ko) 2001-02-26

Family

ID=26722674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997010721A KR20010012760A (ko) 1998-03-20 1999-03-17 부호-교차 곱 자동 주파수 제어 루프

Country Status (7)

Country Link
US (1) US6304620B1 (ko)
EP (1) EP0983632A1 (ko)
JP (1) JP2002505827A (ko)
KR (1) KR20010012760A (ko)
CN (1) CN1273710A (ko)
TW (1) TW517461B (ko)
WO (1) WO1999049575A2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292814B1 (en) * 1998-06-26 2001-09-18 Hitachi America, Ltd. Methods and apparatus for implementing a sign function
US6466630B1 (en) * 1999-01-27 2002-10-15 The Johns Hopkins University Symbol synchronization in a continuous phase modulation communications receiver
US6724835B1 (en) * 1999-04-20 2004-04-20 Symmetricam, Inc. Carrier tracking method
US6493406B1 (en) * 1999-07-22 2002-12-10 Motorola Inc Method and apparatus for symbol independent discriminator correlator automatic frequency control
US7443826B1 (en) * 2000-10-04 2008-10-28 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for automatic frequency control in a CDMA receiver
US20030043947A1 (en) * 2001-05-17 2003-03-06 Ephi Zehavi GFSK receiver
US6741665B2 (en) * 2002-06-20 2004-05-25 Nokia Corporation Method and apparatus providing an amplitude independent automatic frequency control circuit
KR100557112B1 (ko) * 2002-09-11 2006-03-03 삼성전자주식회사 이동통신시스템의 수신단에서의 주파수 오차를 추정하여 결합하는 장치
KR100548320B1 (ko) * 2002-12-31 2006-02-02 엘지전자 주식회사 기지국 모뎀의 탐색자원 할당장치 및 방법
US7397300B2 (en) * 2003-09-09 2008-07-08 Analog Devices, Inc. FSK demodulator system and method
US7336739B2 (en) * 2003-09-26 2008-02-26 Lockheed Martin Corporation Cross-correlation signal detector
US8107512B2 (en) * 2004-03-08 2012-01-31 Thomson Licensing Method and apparatus for robust automatic frequency control in CDMA systems with constant pilot signals
US8466836B2 (en) * 2005-08-31 2013-06-18 CSR Technology Holdings Inc. Fast fourier transform with down sampling based navigational satellite signal tracking
KR100758873B1 (ko) * 2005-12-30 2007-09-19 포스데이타 주식회사 무선통신 시스템의 주파수 오프셋 추정 장치 및 방법
JP4356947B2 (ja) 2006-03-31 2009-11-04 日本電波工業株式会社 Ｐｌｌ装置
JP4356946B2 (ja) 2006-03-31 2009-11-04 日本電波工業株式会社 Ｐｌｌ装置
CN101359964B (zh) * 2007-07-31 2011-06-15 富士通株式会社 频率偏移监测装置及光相干接收机
US7800536B2 (en) * 2007-10-11 2010-09-21 Mediatek, Inc. Signal acquisition/tracking method and correlator for the same
US8687974B2 (en) * 2011-01-22 2014-04-01 Viasat, Inc. Skew compensation and tracking in communications systems
US8693897B2 (en) 2011-01-22 2014-04-08 Viasat, Inc. Digital demodulator architecture
US9479818B2 (en) 2012-06-18 2016-10-25 Thomson Licensing Apparatus and method for inserting electrical power or control signals into a diplexer circuit
US20160127122A1 (en) * 2014-11-04 2016-05-05 Maxlinear, Inc. Quadricorrelator carrier frequency tracking

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0681167B2 (ja) 1984-07-28 1994-10-12 富士通株式会社 ディジタル無線通信用の受信装置
GB2215945A (en) 1988-03-26 1989-09-27 Stc Plc Digital direct conversion radio
US4910470A (en) * 1988-12-16 1990-03-20 Motorola, Inc. Digital automatic frequency control of pure sine waves
US5003621A (en) 1989-11-02 1991-03-26 Motorola, Inc. Direct conversion FM receiver
US5400363A (en) * 1993-05-07 1995-03-21 Loral Aerospace Corp. Quadrature compensation for orthogonal signal channels
GB2280324B (en) * 1993-07-16 1998-07-22 Plessey Semiconductors Ltd Detectors
US5940450A (en) * 1997-02-28 1999-08-17 Hitachi America, Ltd. Carrier recovery method and apparatus

Also Published As

Publication number Publication date
US6304620B1 (en) 2001-10-16
WO1999049575A3 (en) 1999-12-23
TW517461B (en) 2003-01-11
EP0983632A1 (en) 2000-03-08
JP2002505827A (ja) 2002-02-19
CN1273710A (zh) 2000-11-15
WO1999049575A2 (en) 1999-09-30

Similar Documents

Publication Publication Date Title
KR20010012760A (ko) 부호-교차 곱 자동 주파수 제어 루프
EP1173933B1 (en) System and method for achieving time slot synchronization in a wideband cdma system in the presence of large initial frequency errors
EP1057282B1 (en) Automatic frequency control loop multipath combiner for a rake receiver
US4896336A (en) Differential phase-shift keying demodulator
EP0892528B1 (en) Carrier recovery for DSSS signals
CN100391206C (zh) 频率偏移量校正的方法和装置
US6366607B1 (en) Processing for improved performance and reduced pilot
US6055281A (en) Passband DQPSK detector for a digital communications receiver
US5640431A (en) Method and apparatus for offset frequency estimation for a coherent receiver
EP1040593B1 (en) Method and apparatus for frequency acquisition and tracking for ds-ss cdma receivers
JPH03236652A (ja) 適応位相検出同期方法
JPH07154300A (ja) 帯域拡散信号受信機の周波数誤差補正装置
US6735242B1 (en) Time tracking loop for pilot aided direct sequence spread spectrum systems
US5313493A (en) Plural-differential, phase-shift-keyed modulation, communication system
US7010022B2 (en) Spread spectrum receiver
US7388902B2 (en) Method for receiving spectrum spreading signals with frequency shift correction
US6690713B1 (en) Tracking loop for a code division multiple access (CDMA) system
US4455680A (en) Method and apparatus for receiving and tracking phase modulated signals
JP3163817B2 (ja) 符号分割多元接続受信機及び周波数誤差検出器
Latva-Aho et al. Quasi-coherent delay-locked loops for fading channels
Kim et al. D/sup 2/SA: a DPSK-based distributed sample acquisition for coherently demodulated MPSK/DS-CDMA systems
T Ziboon et al. Design and Simulation of Digital PLL Synchronizer for BPSK and QPSK Based on Software Defined Radio
EP1115238A2 (en) Acquisition method for phase recovery in a multiple access communications system and system for carrying out said method
JPH05199205A (ja) 同期型スペクトル拡散変調波の復調装置
Qian et al. An enhanced anti-multipath modulation approach (SDPSK/SMPDI)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid