KR20010008509A - Method for manufacturing gate electrode of semiconductor device - Google Patents
Method for manufacturing gate electrode of semiconductor device Download PDFInfo
- Publication number
- KR20010008509A KR20010008509A KR1019990026385A KR19990026385A KR20010008509A KR 20010008509 A KR20010008509 A KR 20010008509A KR 1019990026385 A KR1019990026385 A KR 1019990026385A KR 19990026385 A KR19990026385 A KR 19990026385A KR 20010008509 A KR20010008509 A KR 20010008509A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- tungsten
- film
- gas
- semiconductor device
- Prior art date
Links
Classifications
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
- D03D45/00—Looms with automatic weft replenishment
- D03D45/50—Cutting, holding, manipulating, or disposing of, weft ends
- D03D45/54—Cutting fresh weft and holding the piece attached to the fabric
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03D—WOVEN FABRICS; METHODS OF WEAVING; LOOMS
- D03D49/00—Details or constructional features not specially adapted for looms of a particular type
-
- D—TEXTILES; PAPER
- D03—WEAVING
- D03J—AUXILIARY WEAVING APPARATUS; WEAVERS' TOOLS; SHUTTLES
- D03J1/00—Auxiliary apparatus combined with or associated with looms
- D03J1/04—Auxiliary apparatus combined with or associated with looms for treating weft
Abstract
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 소자의 저저항성을 높이기 위한 반도체장치의 텅스텐 게이트전극 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a tungsten gate electrode in a semiconductor device for improving low resistance of an element.
반도체 디자인 룰이 점점 미세화됨에 따라 반도체소자를 다층 및 복잡한 구조로 제조하고 있다. 더욱이, 반도체소자의 고집적화에 따른 고속 동작을 달성하기 위해서는 도프트 폴리실리콘의 단일막으로 이루어진 배선 대신에 도프트 폴리실리콘과 금속 실리사이드, 예컨대 텅스텐 실리사이드가 순차 적층된 폴리사이드 구조의 배선으로 대체되고 있다.As semiconductor design rules become more sophisticated, semiconductor devices are manufactured in a multilayered and complex structure. Furthermore, in order to achieve high-speed operation due to high integration of semiconductor devices, instead of a single layer of doped polysilicon, doped polysilicon and metal silicide, for example, tungsten silicide, are replaced by a wiring of a polyside structure in which stacks are sequentially stacked. .
최근에는, 저저항성을 갖으며 텅스텐의 고온 열안정성이 높으며 소자의 고집적화에 따른 신호처리 속도의 개선 측면에서 종래 텅스텐 폴리사이드(텅스텐/폴리실리콘) 구조의 게이트전극을 대체하기 위하여 도프트 폴리실리콘막/배리어 메탈막/텅스텐막이 적층된 게이트전극이 차세대 반도체소자에 사용되고 있다.Recently, a doped polysilicon film has been developed to replace the conventional tungsten polyside (tungsten / polysilicon) gate electrode in view of improving the signal processing speed due to high integration and high integration of tungsten at high temperature thermal stability. Gate electrodes in which / barrier metal films / tungsten films are stacked are used in next-generation semiconductor devices.
이와 같은 텅스텐 게이트전극은 대개 반도체기판으로서 실리콘기판 상부에 게이트절연막을 내재하여 도프트 폴리실리콘막을 증착하고, 그 위에 배리어 메탈(barrier metal)로서 텅스텐질화막(WNx) 내지 티타늄질화막(TiNx)을 증착한다. 그리고, 그 위에 텅스텐을 증착하고 게이트 마스크를 이용한 사진 및 식각 공정을 진행하여 게이트전극의 패턴을 형성한다. 이때, 식각 공정은 대개 패턴 정렬이 우수한 플라즈마를 이용한 건식 식각 공정을 이용한다.Such a tungsten gate electrode generally deposits a doped polysilicon film by embedding a gate insulating film on a silicon substrate as a semiconductor substrate, and deposits a tungsten nitride film (WNx) to a titanium nitride film (TiNx) as a barrier metal thereon. . Then, tungsten is deposited thereon, and a photo-etching process using a gate mask is performed to form a pattern of the gate electrode. In this case, the etching process generally uses a dry etching process using plasma having excellent pattern alignment.
그 다음, 플라즈마 식각 공정에 의해 발생되는 게이트 절연막 및 실리콘기판의 손상을 줄이면서 이후 실시될 LDD를 위한 불순물 이온 주입 공정을 순조롭게 진행하기 위해 게이트전극 표면을 포함한 기판 전면에 고온의 열처리 공정에 의한 산화박막을 형성한다.Then, oxidation is performed by a high temperature heat treatment process on the entire surface of the substrate including the gate electrode surface in order to smoothly proceed the impurity ion implantation process for the LDD to be performed later while reducing damage to the gate insulating film and the silicon substrate generated by the plasma etching process. Form a thin film.
하지만, 대개 텅스텐은 400℃이상의 온도에서 O2또는 H2O에 의해 쉽게 산화되기 때문에 상기와 같은 고온 산화 공정시 환원성 기체인 H2나 반응성이 낮은 N2기체를 반응 챔버내에 과량으로 유입하여 게이트전극내의 텅스텐 산화를 억제할 필요가 있다.However, since tungsten is usually easily oxidized by O 2 or H 2 O at a temperature of 400 ° C. or higher, a reducing gas such as H 2 or a less reactive N 2 gas is introduced into the reaction chamber during the high temperature oxidation process. It is necessary to suppress tungsten oxidation in the electrode.
또한, 상기 산화 공정시 환원성 H2가스 분위기에서는 실리콘의 환원반응에 의해 도프트 폴리실리콘의 손실이 발생하게 되고, 더욱이 식각 과정에서 손실이 발생한 폴리실리콘의 산화 반응에 의해 부피가 증가하게 된다. 이러한 실리콘의 손실을 보상하면서 수직 형태의 게이트전극 패턴을 유지하기 위하여 게이트전극 패턴 형성한 후에 실시되는 열처리 공정은 열역할적 조건을 고려하여 환원성 기체 분위기에서 일부 산화제를 첨가하여 텅스텐의 산화를 억제하면서 폴리실리콘만을 선택적으로 산화시키는 방법이 제안되고 있다.In addition, in the reducing H 2 gas atmosphere during the oxidation process, the loss of the doped polysilicon occurs due to the reduction of silicon, and further, the volume increases due to the oxidation reaction of the polysilicon, which has been lost in the etching process. In order to compensate for the loss of silicon and to maintain the vertical gate electrode pattern, the heat treatment process is performed after forming the gate electrode pattern to suppress the oxidation of tungsten by adding some oxidizing agent in a reducing gas atmosphere in consideration of thermal role conditions. A method of selectively oxidizing only polysilicon has been proposed.
종래 기술에서는, H2와 O2기체를 반응 챔버 내로 유입하여 인시튜(In-situ) 형태로 H2와 O2의 반응에 의해 H2O 기체를 형성하여 이러한 산화 분위기(텅스텐의 산화 억제 및 폴리실리콘의 산화 증가)를 제공하여 열산화 공정을 진행하게 되었다.In the prior art, H 2 and O 2 gas are introduced into the reaction chamber to form H 2 O gas by reaction of H 2 and O 2 in the form of in-situ, thereby suppressing oxidation of tungsten ( Increasing the oxidation of polysilicon) to proceed to the thermal oxidation process.
그러나, 이 화학반응은 고온에서 폭발적인 형태로 발생하여 부분적인 기체의 불균일과 반응 챔버내의 기체 흐름을 방해하여 웨이퍼에서 산화 반응이 균일하지 않는 문제점이 있었다. 그러나, 고온의 반응 챔버에서 일어나는 2H2+ O2→ 2H2O 반응은 대부분 폭발적인 반응이므로 반응 챔버내의 H2와 O2의 기체 분압이 웨이퍼의 위치에 따라 일정하지 않고, 기체의 흐름을 방해하는 효과를 가져와서 결과적으로 텅스텐 게이트전극의 산화가 균일하지 않게 된다. 즉, 웨이퍼의 위치에 따라 구조물의 산화되는 정도가 달라져 H2O 기체의 분압이 필요이상으로 높아지는 위치에서는 텅스텐의 산화가 발생하고 H2O 분압이 낮은 쪽에서는 오히려 폴리실리콘의 환원이 발생하여 원하지 않는 형태의 산화 반응이 일어나게 된다.However, this chemical reaction occurs in an explosive form at a high temperature, and there is a problem in that the oxidation reaction is not uniform on the wafer because the partial gas irregularity and the gas flow in the reaction chamber are disturbed. However, since the 2H 2 + O 2 → 2H 2 O reaction in the high temperature reaction chamber is mostly explosive, the gas partial pressure of H 2 and O 2 in the reaction chamber is not constant depending on the position of the wafer, The effect is that the oxidation of the tungsten gate electrode is not uniform as a result. In other words, depending on the position of the wafer, the degree of oxidation of the structure varies, so that the oxidation of tungsten occurs at a position where the partial pressure of H 2 O gas is higher than necessary, and the reduction of polysilicon occurs at the lower side of the H 2 O partial pressure. An oxidation reaction that does not occur.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 게이트전극 패터닝후 실시되는 고온 열산화 공정시 H2/ H2O 가스를 먼저 혼합하고 이를 반응 챔버내로 유입하여 산화 공정을 실시함으로써 게이트전극 표면의 텅스텐과 폴리실리콘의 산화 특성을 균일하게 하여 고신뢰성의 반도체장치의 텅스텐 게이트전극 제조방법을 제공하는데 있다.An object of the present invention is to solve the problems of the prior art as described above by first mixing the H 2 / H 2 O gas in the high temperature thermal oxidation process performed after the gate electrode patterning and inflow into the reaction chamber to perform the oxidation process The present invention provides a method for manufacturing a tungsten gate electrode of a highly reliable semiconductor device by uniformly oxidizing the tungsten and polysilicon on the electrode surface.
도 1a 내지 도 1e는 본 발명에 따른 텅스텐 게이트전극의 공정 순서도,1A to 1E are process flowcharts of a tungsten gate electrode according to the present invention;
도 2는 본 발명의 텅스텐 게이트전극 제조 방법을 설명하기 위해 텅스텐과 실리콘의 산화를 H2와 H2O의 기체 분압과 온도에 따른 비교 곡선을 나타낸 그래프.2 is a graph showing a comparison curve of the oxidation of tungsten and silicon according to the gas partial pressure and the temperature of H 2 and H 2 O in order to explain the tungsten gate electrode manufacturing method of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 실리콘 기판 12: 소자분리막10: silicon substrate 12: device isolation film
14: 게이트 절연막 16: 도트프 폴리실리콘막14: gate insulating film 16: dot polysilicon film
18: 산화막 20: 텅스텐 실리사이드막18: oxide film 20: tungsten silicide film
G : 게이트전극G: gate electrode
상기 목적을 달성하기 위하여 본 발명은 반도체 기판 상부에 게이트 절연막을 내재하고 도프트 폴리실리콘막/ 배리어 메탈막/ 텅스텐막이 순차 적층된 게이트전극을 갖는 반도체장치의 제조 방법에 있어서, 반도체 기판 상부에 게이트절연막과 도프트 폴리실리콘막과 배리어 메탈막 및 텅스텐막을 순차적으로 적층하는 단계와, 게이트 마스크를 이용한 사진 및 식각 공정을 실시하여 적층된 텅스텐막과 배리어 메탈막 및 도프트 폴리실리콘막 패터닝하여 게이트전극을 형성단계와, 게이트전극 하부의 게이트절연막을 식각하는 단계와, 게이트전극 표면의 산화 균일성을 높이기 위하여 외부에서 미리 H2와 H2O 가스를 혼합해서 반응 챔버로 공급하는 열산화 공정을 실시하여 게이트전극을 포함한 기판 표면에 균일한 산화박막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device having a gate electrode in which a gate insulating film is embedded on a semiconductor substrate and a doped polysilicon film / barrier metal film / tungsten film is sequentially stacked. Sequentially stacking an insulating film, a doped polysilicon film, a barrier metal film, and a tungsten film, and performing a photolithography and etching process using a gate mask, and patterning the stacked tungsten film, the barrier metal film, and a doped polysilicon film to form a gate electrode. Forming a layer; etching the gate insulating film under the gate electrode; and thermally oxidizing the H 2 and H 2 O gas in advance and supplying them to the reaction chamber in order to increase oxidation uniformity of the gate electrode surface. Forming a uniform oxide thin film on the substrate surface including the gate electrode It characterized by consisting of W.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.
도 1a 내지 도 1e는 본 발명에 따른 텅스텐 게이트전극의 공정 순서도이다.1A to 1E are process flowcharts of a tungsten gate electrode according to the present invention.
본 발명의 게이트전극 제조 방법은 우선, 도 1a에 도시된 바와 같이 실리콘 기판(10)에 소자의 활성 영역과 분리영역을 정의하기 위한 소자분리막(12)을 형성한다. 그리고, 기판(10) 전면에 게이트절연막(14)을 50∼100Å의 두께로 형성하고, 그 위에 도프트 폴리실리콘막(16)을 500∼1000Å의 두께로 형성한다. 이때, 도프트 폴리실리콘(16)의 증착은 반응기체로서 SiH4를 이용하며 도펀트로는 PH3가스를 이용한다. SiH4와 PH3의 혼합비는 1.1: 1.5∼1.5:1.8로 한다.In the method of manufacturing a gate electrode of the present invention, first, as shown in FIG. 1A, an isolation layer 12 for defining an active region and an isolation region of a device is formed on a silicon substrate 10. The gate insulating film 14 is formed to a thickness of 50 to 100 GPa on the entire surface of the substrate 10, and the doped polysilicon film 16 is formed to a thickness of 500 to 1000 GPa thereon. At this time, the deposition of the doped polysilicon 16 uses SiH 4 as the reactor body and PH 3 gas as the dopant. The mixing ratio of SiH 4 and PH 3 is set to 1.1: 1.5 to 1.5: 1.8.
그 다음, 도 1b에 도시된 바와 같이, 도프트 폴리실리콘막(16) 상부에 이후 형성될 텅스텐 이온 및 하부의 도프트 불순물의 확산을 방지하기 위하여 배리어 메탈(18)로서 텅스텐질화막(WNx) 내지 티타늄질화막(TiNx)을 50∼100Å의 두께로 형성한다.Next, as shown in FIG. 1B, the tungsten nitride film WNx to the barrier metal 18 may be used to prevent diffusion of tungsten ions to be formed later on the doped polysilicon film 16 and dopant impurities below. A titanium nitride film TiNx is formed to a thickness of 50 to 100 GPa.
이어서 도 1c에 도시된 바와 같이, 상기 배리어 메탈 상부에 텅스텐(W)(20)을 500∼1000Å의 두께로 증착한다. 이때, 텅스텐(20)의 증착은 500∼650℃의 온도에서 화학기상증착법 내지 물리적기상증착법을 이용해서 실시하며, 반응기체로서 WF6와 H2를 이용하며 WF6와 H2의 혼합비는 2∼3.5:1∼1.9로 한다.Subsequently, as illustrated in FIG. 1C, tungsten (W) 20 is deposited on the barrier metal to a thickness of 500 to 1000 Å. At this time, the deposition of tungsten (20) is carried out using chemical vapor deposition or physical vapor deposition at a temperature of 500 ~ 650 ℃, using the WF 6 and H 2 as the reactor body, the mixing ratio of WF 6 and H 2 is 2 ~ It shall be 3.5: 1 to 1.9.
도 1d에 도시된 바와 같이, 게이트 마스크를 이용한 사진 공정과 플라즈마 건식식각을 이용하여 상기 기판(10)에 적층된 텅스텐막(20), 배리어 메탈(18) 및 도프트 폴리실리콘막(16)을 패터닝한다. 이에, 기판(10)의 소자분리막(12) 사이의 활성 영역에 순차적으로 텅스텐막(20'), 배리어 메탈(18') 및 도프트 폴리실리콘막(16')이 식각되어 게이트전극(G)을 형성한다. 그리고, 게이트전극(G)에 맞추어 게이트산화막(14)을 패터닝한다.As shown in FIG. 1D, the tungsten film 20, the barrier metal 18, and the doped polysilicon film 16 stacked on the substrate 10 may be formed using a photolithography process using a gate mask and plasma dry etching. Pattern. Accordingly, the tungsten film 20 ', the barrier metal 18', and the doped polysilicon film 16 'are sequentially etched in the active region between the device isolation films 12 of the substrate 10 to form the gate electrode G. To form. Then, the gate oxide film 14 is patterned in accordance with the gate electrode G. FIG.
계속해서 도 1e에 도시된 바와 같이, 게이트전극(G)에 의해 드러난 활성 영역 근방내에 LDD 영역을 형성할 때 이온 주입의 프로파일을 조정하고, 상기 게이트전극(G)의 플라즈마 식각 공정시 발생하는 하부 게이트절연막(12) 및 기판 손상을 보상하면서 게이트전극 표면내 산화 균일성을 높이기 위한 본 발명에 따라 고온(800℃이상)의 열산화공정을 실시한다.Subsequently, as shown in FIG. 1E, when the LDD region is formed in the vicinity of the active region exposed by the gate electrode G, the lower portion generated during the plasma etching process of the ion implantation profile is adjusted. A thermal oxidation process at a high temperature (over 800 ° C.) is performed in accordance with the present invention for increasing the oxidation uniformity in the gate electrode surface while compensating for damage to the gate insulating film 12 and the substrate.
이때, 상기 열산화 공정은 외부에서 미리 H2와 H2O 가스를 혼합해서 반응 챔버로 공급하는 열산화 공정을 실시하여 게이트전극(G)을 포함한 기판(10) 표면에 균일한 산화박막(22)을 30∼300Å의 두께로 형성한다.In this case, the thermal oxidation process is performed in advance to the outside by mixing the H 2 and H 2 O gas to the reaction chamber to provide a uniform oxide thin film 22 on the surface of the substrate 10 including the gate electrode (G) ) Is formed to a thickness of 30 ~ 300Å.
여기서, 상기 H2와 H2O 가스의 혼합 기체 형성은 과량의 H2에 그 유량을 조정한 O2를 혼합하여 반응 챔버로 유입하기전에 고온에서 H2O를 생성하여 이를 이용한다. 아니면, 디스틸레이션(Distillation) 내지 디이온나이제이션(Deionization) 등의 방법으로 불순물을 제거한 액체 상태의 H2O를 증류하여 수증기 상태로 만든 후에 기체유량계를 사용하여 과량의 H2를 혼합할 수도 있다. 이 방법은 H2와 H2O를 혼합하기 전에 그 유량을 조정함으로써 기체 혼합비를 좀 더 정확하게 조절할 수 있다. 또한, 기체 상태가 액체 상태보다 불순물을 제어하기 용이하므로 H2O 수증기를 다시 필터링하는 등 불순물 제거 과정을 거침으로써 그 순도를 높일 수 있다.Here, the mixed gas formation of the H 2 and H 2 O gas is used to generate H 2 O at high temperature before flowing into the reaction chamber by mixing the excess H 2 O 2 adjusted the flow rate. Alternatively, excess H 2 may be mixed using a gas flow meter after distilling the liquid H 2 O from which impurities are removed by distillation or deionization to make water vapor. have. This method allows more precise control of the gas mixing ratio by adjusting the flow rate before mixing H 2 and H 2 O. In addition, since the gas state is easier to control the impurity than the liquid state, the purity can be increased by performing an impurity removal process such as filtering H 2 O steam again.
그리고, 혼합 H2O의 기체 분압은 H2기체에 대한 H2O의 분압비를 0.2이하로 하며 이때의 반응 챔버 압력을 상압(1.0atm) 이하의 저압으로 유지함에 따라 기체 분자의 평균 자유경로가 길어져 산화의 균일성을 향상시킬 수 있다.Then, the gas partial pressure of the mixture H 2 O is the mean free path of the gaseous molecules according to maintain a low pressure less than the pressure of the reaction chamber, and wherein the partial pressure ratio of H 2 O to H 2 gas to 0.2 atmospheric pressure (1.0atm) It becomes long and can improve the uniformity of oxidation.
도 2는 본 발명의 텅스텐 게이트전극 제조 방법을 설명하기 위해 텅스텐과 실리콘의 산화를 H2와 H2O의 기체 분압과 온도에 따른 비교 곡선을 나타낸 그래프로서, 이를 참조하면 텅스텐(①)과 실리콘(②)의 산화는각각 H2와 H2O의 기체 분압과 온도에 따라 서로 다른 평형 곡선을 나타냄을 알 수 있다.2 is a graph showing a comparison curve of the oxidation of tungsten and silicon according to the gas partial pressure and the temperature of H 2 and H 2 O to explain the tungsten gate electrode manufacturing method of the present invention. Oxidation of (②) shows different equilibrium curves depending on the gas partial pressure and temperature of H 2 and H 2 O, respectively.
좀 더 상세하게는, 본 발명의 열산화 공정시 800℃ 내지 1200℃ 사이의 온도 범위에서 H2/ H2O의 혼합 기체의 H2O 기체 분압을 0.1 이하로 조절할 경우 텅스텐막의 산화를 억제시키면서 폴리실리콘막만을 선택적으로 산화시킬 수 있다.More specifically, if control in a temperature range between 800 ℃ to 1200 ℃ during the thermal oxidation process of the present invention, the H 2 O gas partial pressure of the mixed gas of H 2 / H 2 O to 0.1 or less while suppressing the tungsten film oxidized Only the polysilicon film can be selectively oxidized.
대개, 혼합 기체의 각 기체 분압은 기체의 몰(mole)비에 비례하며 일정한 압력하에서는 기체의 부피비에 비례하게 된다. 그러므로, 본 발명도 기체 유량계(gas flowmeter)를 사용하여 미리 혼합된 H2O 기체 유량을 조절함으로써 정확한 기체의 분압을 얻을 수 있으며 반응 챔버내에서 혼합 기체사이의 추가적인 반응이 사라져 기체의 흐름이 원할하게 이루어진다.Usually, each gas partial pressure of the gas mixture is proportional to the mole ratio of the gas, and under constant pressure it is proportional to the volume ratio of the gas. Therefore, the present invention can also obtain the correct partial pressure of the gas by adjusting the pre-mixed H 2 O gas flow rate using a gas flow meter and the additional reaction between the mixed gases in the reaction chamber is eliminated so that the flow of gas is desired. It is done.
또한, 본 발명은 반응 챔버내에 웨이퍼를 로딩하거나 언로딩할 때 대기중의 O2에 의해 텅스텐이 산화되는 것을 방지하기 위해 로딩 온도를 500 ℃이하로 하며, 비활성 기체로서 N2, H2, He 또는 Ar 등의 단일 기체 혹은 이들을 함계 과량으로 불어 넣는다. 그리고, 웨이퍼를 로딩한 후에 승온 과정에서의 산화를 최대한 억제하기 위하여 산화반응 온도까지의 승온 속도를 5℃/min 이상으로 하는 것이 바람직하다.In addition, the present invention has a loading temperature of less than 500 ℃ to prevent the oxidation of tungsten by O 2 in the atmosphere when loading or unloading the wafer in the reaction chamber, N 2 , H 2 , He as an inert gas Or a single gas such as Ar or blown them in a limiting amount. After loading the wafer, in order to suppress the oxidation in the temperature raising process as much as possible, it is preferable that the temperature increase rate up to the oxidation reaction temperature be 5 ° C / min or more.
또한, 본 발명은 산화 반응이 끝나고 온도 강하 과정에서도 반응 챔버내에 비활성 기체인 N2, H2, He 또는 Ar 등의 단일 기체 혹은 이들을 함계 과량으로 불어 넣어 줌으로써 텅스텐의 산화 반응을 막는다.In addition, the present invention prevents the oxidation reaction of tungsten by blowing a single gas, such as N 2 , H 2 , He or Ar, or an excessive amount of the inert gas into the reaction chamber in the reaction chamber after the oxidation reaction is finished.
상술한 바와 같이, 본 발명은 플라즈마 식각 공정에 의해 발생되는 게이트 절연막 및 실리콘기판의 손상을 줄이면서 이후 실시될 LDD를 위한 불순물 이온 주입 공정을 순조롭게 진행하기 위해 실시되는 열산화 공정시 사용되는 H2/ H2O의 혼합기체를 반응 챔버로 유입하기 전에 이들을 혼합하여 사용하기 때문에 혼합 기체내의 각 구성 기체의 분압 비를 조정하기가 용이하므로 텅스텐과 폴리실리콘의 산화 반응을 선택적으로 조정할 수 있다.As described above, the present invention is a H 2 used in the thermal oxidation process is carried out to reduce the damage of the gate insulating film and the silicon substrate generated by the plasma etching process and to proceed with the impurity ion implantation process for the LDD to be performed later Since the mixed gas of / H 2 O is mixed before entering the reaction chamber, it is easy to adjust the partial pressure ratio of each component gas in the mixed gas, so that the oxidation reaction of tungsten and polysilicon can be selectively adjusted.
본 발명은 반응 챔버내에서의 반응 기체 분포를 균일하게 가져오고 기체의 흐름이 방해를 받지 않아 산화 분위기의 균일성을 확보하여 텅스텐 게이트전극의 산화 특성을 향상시킨다.The present invention provides a uniform distribution of the reaction gas in the reaction chamber and ensures uniformity of the oxidizing atmosphere since the gas flow is not disturbed, thereby improving the oxidation characteristics of the tungsten gate electrode.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990026385A KR100303186B1 (en) | 1999-07-01 | 1999-07-01 | Method for manufacturing gate electrode of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990026385A KR100303186B1 (en) | 1999-07-01 | 1999-07-01 | Method for manufacturing gate electrode of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010008509A true KR20010008509A (en) | 2001-02-05 |
KR100303186B1 KR100303186B1 (en) | 2001-11-01 |
Family
ID=19598649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990026385A KR100303186B1 (en) | 1999-07-01 | 1999-07-01 | Method for manufacturing gate electrode of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100303186B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1532657A2 (en) * | 2002-06-06 | 2005-05-25 | Aviza Technology, Inc. | System and method for hydrogen-rich selective oxidation |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100886699B1 (en) * | 2002-10-31 | 2009-03-04 | 매그나칩 반도체 유한회사 | Method for forming metal-insulator-metal capacitor of semiconductor device |
-
1999
- 1999-07-01 KR KR1019990026385A patent/KR100303186B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1532657A2 (en) * | 2002-06-06 | 2005-05-25 | Aviza Technology, Inc. | System and method for hydrogen-rich selective oxidation |
EP1532657A4 (en) * | 2002-06-06 | 2008-09-24 | Aviza Tech Inc | System and method for hydrogen-rich selective oxidation |
Also Published As
Publication number | Publication date |
---|---|
KR100303186B1 (en) | 2001-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5237420B2 (en) | Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus | |
JP5492842B2 (en) | Semiconductor element | |
KR20020002624A (en) | Method for forming gate electrode in semiconductor deivce | |
KR20020096380A (en) | Method for forming the MOS transistor in semiconductor device | |
KR100303186B1 (en) | Method for manufacturing gate electrode of semiconductor device | |
US6797559B2 (en) | Method of fabricating semiconductor device having metal conducting layer | |
KR100580587B1 (en) | Method for manufacturing semiconductor device | |
US7033960B1 (en) | Multi-chamber deposition of silicon oxynitride film for patterning | |
JP4154471B2 (en) | Manufacturing method of semiconductor device | |
KR100497474B1 (en) | Method of forming gate electrode in semiconductor device | |
US20060240678A1 (en) | Method of forming a LP-CVD oxide film without oxidizing an underlying metal film | |
US6566183B1 (en) | Method of making a transistor, in particular spacers of the transistor | |
KR20080002548A (en) | Method of manufacturing semiconductor device prevented abnormal oxidation of metal electrode | |
KR100801727B1 (en) | Method for forming contact of semiconductor device | |
KR100316048B1 (en) | Method for manufacturing semiconductor device of tungsten gate electrode | |
KR100636683B1 (en) | Method for fabricating transistor in semiconductor device | |
JP4695158B2 (en) | Manufacturing method of semiconductor device | |
KR100755072B1 (en) | Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same | |
KR100397177B1 (en) | Method of manufacturing an insulator layer and a semiconductor device | |
KR20010005047A (en) | Method of fabricating high load register of fast SRAM | |
KR100721202B1 (en) | Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same | |
KR100445058B1 (en) | Method for forming gate oxide in semiconductor device | |
KR100275110B1 (en) | Method for forming tungsten polycide | |
KR100950551B1 (en) | Semiconductor device prevented gate leaning and method for fabricating the same | |
JPH08250723A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |