KR100801727B1 - Method for forming contact of semiconductor device - Google Patents

Method for forming contact of semiconductor device Download PDF

Info

Publication number
KR100801727B1
KR100801727B1 KR1020020013444A KR20020013444A KR100801727B1 KR 100801727 B1 KR100801727 B1 KR 100801727B1 KR 1020020013444 A KR1020020013444 A KR 1020020013444A KR 20020013444 A KR20020013444 A KR 20020013444A KR 100801727 B1 KR100801727 B1 KR 100801727B1
Authority
KR
South Korea
Prior art keywords
thin film
forming
contact
word line
hard mask
Prior art date
Application number
KR1020020013444A
Other languages
Korean (ko)
Other versions
KR20030073737A (en
Inventor
박동수
백정권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020013444A priority Critical patent/KR100801727B1/en
Publication of KR20030073737A publication Critical patent/KR20030073737A/en
Application granted granted Critical
Publication of KR100801727B1 publication Critical patent/KR100801727B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

본 발명은 반도체 소자의 컨택 형성 방법에 관한 것으로, 더욱 자세하게는 산화막에 대한 식각 선택비가 높은 탄탈륨옥시나이트라이드(TaON)를 사용하여, 워드라인 또는 비트라인의 하드마스크 및 스페이서를 형성함으로써, 식각을 통한 자기 정렬 컨택(self align contact) 형성 공정 중에 하드마스크 박막이 손실되는 것을 최소화할 수 있어서, 전극과 전극간의 절연 특성을 향상시킬 수 있는 컨택 형성 방법에 관한 것이다.
The present invention relates to a method for forming a contact of a semiconductor device, and more particularly, by using tantalum oxynitride (TaON) having a high etching selectivity with respect to an oxide film to form a hard mask and a spacer of a word line or a bit line. The present invention relates to a method for forming a contact capable of minimizing loss of a hard mask thin film during a process of forming a self align contact, thereby improving insulation between electrodes.

탄탈륨옥시나이트라이드, 식각 선택비, 자기 정렬 컨택, 워드라인, 비트라인Tantalum oxynitride, etch selectivity, self-aligned contacts, wordlines, bitlines

Description

반도체 소자의 컨택 형성 방법{METHOD FOR FORMING CONTACT OF SEMICONDUCTOR DEVICE} TECHNICAL FOR FORMING CONTACT OF SEMICONDUCTOR DEVICE             

도 1 내지 도 3은 종래 기술에 의한 컨택 형성 방법의 문제점을 나타낸 도면으로써,1 to 3 is a view showing a problem of the conventional method for forming a contact,

도 1은 워드라인을 형성한 후의 모습을 나타낸 도면이며,1 is a view showing a state after forming a word line,

도 2는 상기 워드라인에 대해 식각을 진행하여, 자기 정렬 컨택을 형성한 후의 모습을 나타낸 도면이고,2 is a view showing a state after etching the word line to form a self-aligned contact,

도 3은 상기 식각 과정에서 컨택 상부의 하드마스크 질화막이 손상됨으로써, 형성된 컨택에 결함이 발생한 모습을 나타내는 도면이다.3 is a view showing a state in which a defect occurs in a contact formed by damaging the hard mask nitride layer on the upper portion of the contact during the etching process.

도 4 내지 도 9는 본 발명에 의한 컨택 형성 방법의 일례를 나타내는 도면으로써,4 to 9 are diagrams showing an example of a method for forming a contact according to the present invention.

도 4는 게이트 산화막 및 게이트 전극을 증착한 후의 모습을 나타내는 도면이고,4 is a view showing a state after the deposition of the gate oxide film and the gate electrode,

도 5는 상기 전극의 상부에 탄탈륨옥시나이트라이드 하드마스크 박막을 증착한 후의 모습을 나타낸 도면이며,5 is a view showing a state after depositing a tantalum oxynitride hard mask thin film on the electrode,

도 6은 상기 결과물에 대해 패턴을 형성한 후, 이에 따라, 식각을 진행함으 로서, 워드라인을 형성한 후의 모습을 나타낸 도면이고,FIG. 6 is a view showing a state after forming a word line by forming a pattern with respect to the resultant and, accordingly, etching.

도 7은 금속 전극의 측벽에 선택적으로 질화막을 증착한 무습을 나타낸 도면이며,7 is a view showing moisture-free deposition of a nitride film selectively on the sidewall of the metal electrode,

도 8은 워드라인의 측벽에 탄탈륨옥시나이트라이드를 사용하여, 스페이서 박막을 증착한 모습을 나타낸 도면이고,FIG. 8 is a view showing a spacer thin film deposited using tantalum oxynitride on a sidewall of a word line;

도 9는 상기 워드라인이 매립되도록 산화막을 증착한 후, 이에 대해 식각을 진행함으로서, 컨택을 형성한 후의 모습을 나타낸 도면이다.
FIG. 9 is a diagram illustrating a state after forming a contact by depositing an oxide film so that the word line is embedded and etching the same.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings

100: 게이트 산화막 102: 도프트실리콘100: gate oxide film 102: doped silicon

104: 게이트 전극 106: 하드마스크 박막104: gate electrode 106: hard mask thin film

108: 질화막 110: 스페이서박막108: nitride film 110: spacer thin film

112: 스페이서막 114: 산화막
112: spacer film 114: oxide film

본 발명은 반도체 소자의 컨택 형성 방법에 관한 것으로, 더욱 자세하게는 산화막에 대한 식각 선택비가 높은 탄탈륨옥시나이트라이드(TaON)를 사용하여, 워드라인 또는 비트라인의 하드마스크 및 스페이서를 형성함으로써, 식각을 통한 자 기 정렬 컨택(self align contact) 형성 공정 중에 하드마스크 박막이 손실되는 것을 최소화할 수 있어서, 전극과 전극간의 절연 특성을 향상시킬 수 있는 컨택 형성 방법에 관한 것이다.The present invention relates to a method for forming a contact of a semiconductor device, and more particularly, by using tantalum oxynitride (TaON) having a high etching selectivity with respect to an oxide film to form a hard mask and a spacer of a word line or a bit line. The present invention relates to a method for forming a contact capable of minimizing loss of a hard mask thin film during a process of forming a self align contact, thereby improving insulation between electrodes.

최근, 반도체 소자가 미세화 고집적화 됨에 따라, 종래의 워드라인 및 비트라인의 하드마스크 박막과 스페이서 박막은 산화막에서 질화막으로 변화하게 되었으며, 컨택을 형성하는 공정 역시, 마스크 공정에서 미스 얼라인(miss align)이 발생하더라도, 전극간의 쇼트가 일어나는 것을 방지하기 위하여, 자기 정렬 컨택(self align contact) 형성 공정으로 변화하게 되었다.Recently, as semiconductor devices have been miniaturized and highly integrated, conventional hard mask thin films and spacer thin films of word lines and bit lines have been changed from oxide films to nitride films, and the contact forming process is also miss aligned in a mask process. In this case, in order to prevent a short between the electrodes, a self-aligned contact forming process was changed.

자기 정렬 컨택 형성 공정이란 종래의 컨택 형성 공정과는 달리 질화감으로 구성된 하드마스크 박막과 다른 부분의 산화막 사이의 식각 선택비를 이용한 방법으로, 하드 마스크 박막으로 사용되는 질화막은 산화막에 비하여 건식 식각 속도가 느리므로, 이를 이용하여, 산화막에 대해서만 식각이 진행되게 함으로써, 컨택을 형성하는 공정을 말하는 것으로, 이를 이용함으로써, 설령, 마스크가 잘못 형성되더라도 올바른 위치에 컨택이 형성될 수 있어서, 종래 컨택 형성 방법에 의한 문제점을 해결할 수 있게 되는 것이다.Unlike the conventional contact formation process, the self-aligned contact formation process is a method using an etching selectivity between a hard mask thin film composed of nitride and an oxide film of another portion, and the nitride film used as the hard mask thin film has a dry etching rate compared to the oxide film Since it is slow, it refers to the process of forming a contact by allowing the etching to proceed only with respect to the oxide film. By using this, even if the mask is formed incorrectly, the contact can be formed at the correct position, thereby forming a conventional contact. The problem is solved by the method.

그러나, 반도체 소자가 계속적으로 미세화됨에 따라, 공정의 마진은 더욱 줄어들게 되었으며, 이 때문에, 상기와 같이, 질화막을 사용하여 하드마스크 박막을 형성한 후, 자기 정렬 방법을 사용하여 컨택을 형성하더라도, 하드마스크 박막을 구성하는 질화막이 손상됨으로써, 전극과 전극간의 절연 특성이 저하되는 문제점이 발생하게 되었으며, 이 때문에 상기 공정에 의하여 형성된 자기 정렬 컨택에 불량이 발생하는 문제점이 생기게 되었다.  However, as semiconductor devices continue to be miniaturized, the margin of the process is further reduced. Therefore, as described above, even after forming a hard mask thin film using a nitride film and forming a contact using a self-aligning method, the hard As the nitride film constituting the mask thin film is damaged, a problem arises in that the insulating property between the electrode and the electrode is deteriorated, which causes a problem in that a defect occurs in the self-aligned contact formed by the above process.

이하, 첨부한 도면을 참고로 하여, 상기와 같은 종래 기술의 문제점을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the problems of the prior art as described above.

도 1 내지 도 3은 상기와 같은 종래의 컨택 형성 공정의 일례를 나타낸 단면도들이다. 1 to 3 are cross-sectional views showing an example of the conventional contact forming process as described above.

이를 참조하면, 우선, 도 1은 워드라인을 형성한 후의 모습을 보여주는 도면이다. 이후, 상기 워드라인에 대해 건식 식각을 진행함으로써, 도 2에서 볼 수 있는 바와 같이, 자기 정렬 컨택을 형성하게 된다. 이 때, 도 1에서 볼 수 있는 바와 같이, 자기 정렬 컨택 형성 공정을 진행하기 전의 워드 라인은 그 상부가 평탄하지만, 이에 대해, 식각을 진행하여 컨택을 형성하면, 도 2에서 볼 수 있는 바와 같이, 상부의 질화막이 심하게 손상되게 된다. 이 때문에, 전극과 전극 간의 절연 특성이 저하되어, 도 3에서 볼 수 있는 바와 같이, 자기 정렬 컨택에 불량이 발생하는 문제점이 생기게 되는 것이다. Referring to this, first, FIG. 1 is a view showing a state after forming a word line. Thereafter, by performing dry etching on the word line, as shown in FIG. 2, a self-aligned contact is formed. In this case, as shown in FIG. 1, the word line before the self-aligned contact forming process is flat, but when the contact is formed by etching, the word line may be formed as shown in FIG. 2. The upper nitride film is severely damaged. For this reason, the insulating characteristic between an electrode and an electrode falls, and as shown in FIG. 3, the problem arises that a defect arises in a self-aligned contact.

이러한 종래 기술의 문제점으로 인하여, 자기 정렬 컨택 형성을 위한 식각 공정시 하드마스크가 손상되는 것을 최소화하여, 전극 간의 절연 특성이 저하되는 것을 방지할 수 있고, 이에 따라, 형성된 컨택에 불량이 생기는 것을 방지할 수 있는 반도체 소자의 컨택 형성 방법이 절실히 요구되고 있다.
Due to the problems of the prior art, it is possible to minimize the damage of the hard mask during the etching process for forming the self-aligned contact, and to prevent the insulation characteristics between the electrodes from deteriorating, thereby preventing the defective contact from being formed. There is an urgent need for a method of forming a contact for a semiconductor device.

따라서, 본 발명의 목적인 상기와 같은 종래 기술의 문제점을 해결하기 위하 여, 산화막에 대한 식각 선택비가 현저히 높은 탄탈륨옥시나이트라이드를 사용하여, 워드라인 또는 비트라인의 하드마스크 박막 및 스페이서 박막을 형성함으로써, 자기 정렬 컨택 형성 공정시 하드마스크 박막이 손상되는 것을 방지할 수 있고, 이에 따라, 컨택에 불량이 생기는 것을 방지할 수 있는 반도체 소자의 컨택 형성 방법을 제공하는데 있다.
Therefore, in order to solve the above problems of the prior art, which is an object of the present invention, by using a tantalum oxynitride having a significantly high etching selectivity with respect to an oxide film, a hardmask thin film and a spacer thin film of a word line or a bit line are formed. In the self-aligned contact forming process, the hard mask thin film may be prevented from being damaged, and accordingly, a method of forming a contact of a semiconductor device capable of preventing a defect from occurring in a contact may be provided.

상기의 목적을 달성하기 위하여, 본 발명은 하부 구조가 형성된 반도체 기판의 상부에 게이트 산화막 및 게이트 전극을 증착하는 단계;In order to achieve the above object, the present invention comprises the steps of depositing a gate oxide film and a gate electrode on the upper portion of the semiconductor substrate is formed;

상기 게이트 전극의 상부에 탄탈륨옥시나이트라이드를 사용하여 하드마스크 박막을 증착하는 단계;Depositing a hard mask thin film on the gate electrode using tantalum oxynitride;

상기 하드마스크 박막의 상부에 감광막을 형성하여, 워드라인 또는 비트라인 영역이 정의된 마스크를 통하여 노광 함으로써 패턴을 형성하고, 이에 따라 식각을 진행함으로써 워드라인 또는 비트라인을 형성하는 단계;Forming a photoresist film on the hard mask thin film, exposing a word line or a bit line region through a mask in which a pattern is defined, and forming a word line or bit line by etching accordingly;

상기 형성된 워드라인 또는 비트라인을 산화시키는 단계; Oxidizing the formed word line or bit line;

상기 워드라인 또는 비트라인의 측벽에 탄탈륨옥시나이트라이드를 이용하여 스페이서 박막을 형성하는 단계; Forming a spacer thin film on a sidewall of the word line or bit line using tantalum oxynitride;

상기 워드라인 또는 비트라인이 매립되도록 산화막을 증착하여 워드라인 또는 비트라인의 상부를 평탄화시키는 단계; 및 Depositing an oxide film to fill the word line or the bit line to planarize an upper portion of the word line or the bit line; And

상기 산화막의 상부에 컨택 마스크를 형성하고, 이에 따라 건식 식각을 진행 함으로써 컨택을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 컨택 형성 방법을 제공한다.And forming a contact by forming a contact mask on the oxide film and performing dry etching according to the contact mask, thereby providing a contact forming method of a semiconductor device.

즉, 본 발명에 의하면, 산화막보다 건식 식각 속도가 현저히 느린 탄탈륨옥시나이트라이드(산화막 : 탄탈륨옥시나이트라이드=수십 ~ 수백:1)를 사용하여 하드마스크 박막을 형성함으로써, 건식 식각을 통하여 자기 정렬 컨택을 형성하는 공정에 있어서, 하드마스크 박막이 손상되는 것을 방지할 수 있으며, 이에 따라, 액티브 지역의 실리콘 기질 상에 전위(dislocation) 및 서페이스 핏(surface pit)이 발생하는 것을 방지할 수 있어서, 소자의 리프레쉬 특성을 개선할 수 있다.That is, according to the present invention, a hard mask thin film is formed by using tantalum oxynitride (oxide: tantalum oxynitride = several tens to hundreds of one), which is significantly slower in dry etching than an oxide film, thereby forming a self-aligned contact through dry etching. In the process of forming a thin film, it is possible to prevent the hard mask thin film from being damaged, thereby preventing the occurrence of dislocations and surface pit on the silicon substrate in the active region, thereby Can improve the refresh characteristics.

상기 본 발명에 의한 컨택 형성 방법에 있어서, 상기 하드마스크 박막은 500-3000Å의 두께로 형성함이 바람직하며, 300 내지 600℃의 온도에서 LPCVD(Low-pressure chemical vapor deposition) 방법을 이용하여 증착할 수 있다.In the contact forming method according to the present invention, the hard mask thin film is preferably formed to a thickness of 500-3000-, it is deposited by using a low-pressure chemical vapor deposition (LPCVD) method at a temperature of 300 to 600 ℃ Can be.

또한, 탄탈륨옥시나이트라이드 대신 탄탈륨 옥사이드(Ta2O5)를 사용하여 하드마스크 박막을 증착함으로써, 본 발명이 의도하는 효과를 마찬가지로 거둘 수 있다. 상기 물질 또한 탄탈륨옥시나이트라이드와 마찬가지로 산화막에 비하여 건식 식각 속도가 현저히 느리므로, 하드마스크가 손상되는 것을 방지할 수 있으며, 다만, 이러한 물질을 증착하는데 있어서는, ALD(atomic layer deposition)방법을 이용하여 할 수 있다. In addition, by depositing a hard mask thin film using tantalum oxide (Ta 2 O 5 ) instead of tantalum oxynitride, the effect intended by the present invention can be similarly achieved. As the tantalum oxynitride material, the dry etching rate is significantly slower than that of the oxide film, so that the hard mask can be prevented from being damaged. However, in order to deposit such a material, an ALD (atomic layer deposition) method is used. can do.

그리고, 상기 소자의 속도를 개선시키기 위하여, 금속을 사용하여 전극을 형성하는 경우, 상기 워드라인을 산화시키는 공정은 상기 금속 전극을 산화시키지 않는 선택적인 산화 공정으로 진행하고, 스페이서 박막을 증착하는 공정을 진행하기 전에 탄탈륨 옥시나이트라이드에 포함된 산소에 의하여 금속이 산화되는 것을 방지하기 위하여, 상기 금속 박막의 측벽에 선택적으로 질화막을 10-40Å의 두께로 증착하는 공정을 진행함이 바람직하다.And, in order to improve the speed of the device, when forming an electrode using a metal, the step of oxidizing the word line proceeds to a selective oxidation process that does not oxidize the metal electrode, the process of depositing a spacer thin film In order to prevent the metal from being oxidized by the oxygen contained in the tantalum oxynitride before proceeding, it is preferable to proceed with the step of selectively depositing a nitride film to a thickness of 10-40 kPa on the sidewall of the metal thin film.

또한, 상기 스페이서 박막은 50-500Å의 두께로 증착함이 바람직하며, 이를 증착함에 있어서는 상기 하드마스크 박막을 증착하는 방법과 동일한 방법을 사용할 수 있다. In addition, the spacer thin film is preferably deposited to a thickness of 50-500Å, the same method as the method of depositing the hard mask thin film may be used in the deposition.

이하, 첨부한 도면을 참고로 하여, 본 발명에 의한 컨택 형성 방법의 바람직한 일실시예를 보다 상세히 설명하기로 한다. 다만, 본 발명의 권리 범위가 이에 의해 정해지는 것은 아니며, 다만, 하나의 예시로 제시된 것이다. Hereinafter, with reference to the accompanying drawings, a preferred embodiment of the contact forming method according to the present invention will be described in detail. However, the scope of the present invention is not defined by this, but is presented as an example.

도 4 내지 도 9는 본 발명에 의한 컨택 형성 방법을 나타낸 공정 순서도이다.4 to 9 are process flowcharts illustrating a method for forming a contact according to the present invention.

본 발명에 의한 방법에 따라, 컨택을 형성함에 있어서는 우선 도 4에서 볼 수 있는 바와 같이, 게이트 산화막(100) 및 게이트 전극(104)을 증착하게 된다. 상기 게이트 전극은 도프트 실리콘(doped Si), 텅스텐실리사이드(WSi), 텅스텐(W), 텅스텐나이트라이드(WN) 등을 사용하여 증착할 수 있으며, 단층 또는 다층 구조로 증착할 수 있다.According to the method according to the present invention, in forming the contact, as shown in FIG. 4, the gate oxide film 100 and the gate electrode 104 are first deposited. The gate electrode may be deposited using doped silicon, tungsten silicide (WSi), tungsten (W), tungsten nitride (WN), or the like, and may be deposited in a single layer or a multilayer structure.

다음으로, 도 5에서 볼 수 있는 바와 같이, 상기 게이트 전극(104)의 상부에 탄탈륨옥시나이트라이드를 500 내지 3000Å의 두게로 증착함으로써, 하드마스크(106)를 형성하게 된다. 이러한 하드마스크의 증착 공정을 구체적으로 살펴보면, 300 내지 600℃의 LPCVD 챔버에서 기상 반응을 억제시키면서 하기의 방 법으로 얻어진 화학 중기를 사용하여 비정질 박막을 증착하게 된다. 먼저 탄탈륨 성분의 화학 증기는 탄탈륨에틸레이트(Ta(OC2H5)5)와 같은 탄탈륨 화합물을 MFC(Mass Flow Controller)와 같은 유량 조절기를 통해 정량하여, 이를 증발기 또는 증발관으로 공급한 다음 일정량을 150-200℃의 온도 범위에서 증발시켜서 얻는다. 이와 같은 방법을 통해 얻어진 화학 증기 및 과량의 산소와 암모니아 기체를 10-1000sccm의 유량으로 정량한 것을 공급한 다음 300-600℃의 LPCVD 챔버 내에서 표면 반응시키면 비정질 박막을 탄탈륨옥시나이트라이드 박막을 얻을 수 있게 되는 것이다. 이 때, 탄탈륨에틸레이트 및 암모니아 기체만을 이용하더라도, 탄탈륨옥시나이트라이드 박막(106)을 얻을 수 있다.Next, as shown in FIG. 5, the hard mask 106 is formed by depositing tantalum oxynitride on the upper portion of the gate electrode 104 at a thickness of 500 to 3000 GPa. Looking specifically at the deposition process of such a hard mask, the amorphous thin film is deposited using chemical intermediates obtained by the following method while suppressing the gas phase reaction in an LPCVD chamber at 300 to 600 ° C. First, the chemical vapor of tantalum component quantifies a tantalum compound such as tantalum ethylate (Ta (OC 2 H 5 ) 5 ) through a flow controller such as a mass flow controller (MFC), and supplies it to an evaporator or an evaporator tube, Obtained by evaporation in the temperature range of 150-200 ° C. Chemical vapor and excess oxygen and ammonia gas obtained through this method were supplied at a flow rate of 10-1000 sccm, and then surface reacted in an LPCVD chamber at 300-600 ° C. to obtain an amorphous thin film of tantalum oxynitride. It will be possible. At this time, even if only tantalum ethylate and ammonia gas are used, the tantalum oxynitride thin film 106 can be obtained.

부가하여, 탄탈륨옥시나이트라이드 대신 탄탈륨옥사이드를 사용할 수 있으며, 다만, 이러한 물질을 증착하는 경우에는 ALD 방법으로 증착하게 된다. In addition, tantalum oxide may be used instead of tantalum oxynitride, but in the case of depositing such a material, the deposition is performed by the ALD method.

상기한 방법으로 하드마스크 박막(106)을 증착하고 나서, 후속 마스크 공정을 용이하게 하기 위하여, 선택적으로 반사방지막을 증착할 수 있으며, 이후, 상기 하드마스크 박막 또는 반사방지막의 상부에 감광막을 형성하여, 워드라인 영역이 정의된 워드라인 마스크를 통하여 노광함으로써 패턴을 형성하고, 이에 따라 식각을 진행함으로써, 도 6에서 볼 수 있는 바와 같이, 워드라인을 형성한다. After depositing the hard mask thin film 106 in the above-described manner, in order to facilitate subsequent mask processing, an antireflective film may be selectively deposited. Then, a photoresist film may be formed on the hard mask thin film or the antireflective film. The pattern is formed by exposing the word line region through a defined word line mask, and thus etching is performed to form the word line, as shown in FIG. 6.

그리고 나서, 워드라인을 산화시키게 되는 바, 텅스텐실리사이드 또는 도프트 실리콘을 사용하여 게이트 전극을 형성한 경우에는 직접적인 산화 공정을 진행할 수 있으나, 텅스텐 등의 금속을 사용하여 게이트 전극(104)을 형성한 경우에는 이러한 금속이 산화되지 않도록 선택적인 산화 공정을 진행하고, 탄탈륨옥시나이트 라이드에 포함되는 산소에 의하여, 상기 금속 전극이 산화되는 것을 방지하기 위하여, 도 7에서 볼 수 있는 바와 같이, 금속의 측벽에만 선택적으로 질화막(108)을 10-40Å의 두께로 증착한다.Then, the word line is oxidized. When the gate electrode is formed using tungsten silicide or doped silicon, a direct oxidation process may be performed, but the gate electrode 104 is formed using a metal such as tungsten. In this case, a selective oxidation process is performed so that the metal is not oxidized, and in order to prevent the metal electrode from being oxidized by oxygen included in tantalum oxynitride, as can be seen in FIG. Only the nitride film 108 is selectively deposited to a thickness of 10-40 kHz.

상기와 같이, 금속의 측벽에만 선택적으로 질화막(108)을 증착하기 위해서는 일반적인 노(Furnace) 장비에서 질화막을 증착할 때의 인큐베이션 타임을 응용하여 할 수 있다. As described above, in order to selectively deposit the nitride film 108 only on the sidewall of the metal, an incubation time when the nitride film is deposited in a general furnace equipment may be applied.

인큐베이션 타임이란 증착 소오스를 공급한 후, 기질의 표면과 상기 소오스 간의 반응이 시작될 때까지의 시간을 의미하는 것으로, 이러한 인큐베이션 타임 동안에는 증착이 진행되지 않는다. 그런데, 상기와 같은 증착 반응은 표면 조건 및 증착 온도에 따라 그 반응의 정도 및 이에 따른 증착 두께가 달라지게 되는 바, 에를 들어, 동일한 실리콘 웨이퍼에서 표면에 자연 산화막이 있는 경우와 세정을 통해 자연 산화막을 제거하는 경우에 각각 질화막을 증착하면, 세정을 하여 산화막을 제거하고 나서, 질화막을 증착한 경우에 15Å이상 더 두껍게 증착됨은 종래부터 잘 알려져 있다. 이는 기질의 표면이 산화막인 경우 질화막이 증착되기 위해서는 실리콘과 산소 사이의 결합을 깨고, 다시 Si-O-N의 결합을 형성해야 하므로, 많은 에너지가 소요되어 인큐베이션 타임이 길어지는 반면에, 산화막이 없는 경우에는 Si의 댕글링 결합(dangling bond)이 있어서, 실리콘과 질소 사이의 결합이 쉽게 이루어질 수 있으므로, 상대적으로 인큐베이션 타임이 작아지게 되며, 이에 따라, 질화막이 두껍게 증착될 수 있다.The incubation time means the time from when the deposition source is supplied to the start of the reaction between the surface of the substrate and the source, and the deposition does not proceed during this incubation time. However, the deposition reaction as described above, the degree of the reaction and the deposition thickness is changed according to the surface conditions and deposition temperature, for example, when the natural oxide film on the surface of the same silicon wafer and the natural oxide film through cleaning It is well known from the prior art that when the nitride film is deposited in the case of removing the oxide film, the oxide film is washed to remove the oxide film, and then, when the nitride film is deposited, it is deposited to a thickness of 15 kPa or more. This is because when the surface of the substrate is an oxide film, in order for the nitride film to be deposited, it is necessary to break the bond between silicon and oxygen and form a bond of Si-ON again, which requires a lot of energy, resulting in a long incubation time. Since there is a dangling bond of Si, since the bond between silicon and nitrogen can be easily made, the incubation time is relatively small, and thus the nitride film can be thickly deposited.

즉, 이와 동일한 원리로 워드라인에서 금속 전극을 제외한 나머지 부분을 선 택적으로 산화한 후, 인큐베이션 타임보다 짧은 시간 동안 노에서 질화막을 증착하면, 금속 전극의 측벽에만 선택적으로 질화막을 증착시킬 수 있게 되는 것이다. 이러한 사실은 자연 산화막이 있는 실리콘 웨이퍼에 텅스텐을 오염시킨 후, 질화막을 증착한 결과, 산화막에서 보다 약 35Å까지 두껍게 질화막이 증착됨을 확인함으로써 입증되었다. 다만, 인큐베이션 타임은 증착 온도에 따라, 달라지게 되는 바, 650℃에서는 약 20분, 710℃에서는 약 10분, 760℃에서는 약 5분 정도이며, 각 온도에서의 증착 속도가 약 2Å/min, 10Å/min, 25Å/min이므로, 충분이 짧은 시간 동안 질화막을 증착하여, 금속 전극상에만 선택적으로 증착할 수 있다.In other words, by selectively oxidizing the remaining portion of the word line except for the metal electrode, and depositing the nitride film in the furnace for a time shorter than the incubation time, the nitride film can be selectively deposited only on the sidewall of the metal electrode. will be. This was proved by confirming that the nitride film was deposited after contaminating tungsten on the silicon wafer having a natural oxide film, and that the nitride film was deposited to about 35 kW thicker than the oxide film. However, the incubation time will vary depending on the deposition temperature: about 20 minutes at 650 ° C, about 10 minutes at 710 ° C, about 5 minutes at 760 ° C, and the deposition rate at each temperature is about 2 μs / min, Since it is 10 s / min and 25 s / min, the nitride film can be deposited for a sufficiently short time and can be selectively deposited only on the metal electrode.

상기와 같은 방법으로, 선택적으로 질화막을 증착한 후에, 탄탈륨옥시나이트라이드를 사용하여, 워드라인의 측벽에 스페이서 박막(110)을 증착한다. 상기 스페이서 박막을 증착함에 있어서는 하드마스크 박막(106)을 증착하는 공정과 같은 방법을 사용하여 증착할 수 있으며, 50-500Å의 두께로 증착함이 바람직하다. 이후, 탄탈륨옥시나이트라이드 식각제를 사용하여 스페이서 식각을 진행함으로써, 도 8에서 볼 수 있는 바와 같이, 스페이서를 형성한다. In the same manner as above, after the nitride film is selectively deposited, the spacer thin film 110 is deposited on the sidewall of the word line using tantalum oxynitride. In depositing the spacer thin film, the hardmask thin film 106 may be deposited using the same method as the process of depositing the thin film. The thickness of the spacer thin film is preferably 50-500 Å. Thereafter, the spacer is etched using a tantalum oxynitride etchant to form the spacer, as shown in FIG. 8.

그리고 나서, 상기 워드라인이 매립되도록 산화막(112)을 증착하여 워드라인의 상부를 평탄화시키고, 상기 산화막의 상부에 컨택 마스크를 형성한 후, 이러한 컨택 마스크에 따라 건식 식각을 진행함으로써, 도 9에서 볼 수 있는 바와 같이, 컨택을 형성하게 된다.Then, the oxide film 112 is deposited to fill the word line to planarize the upper part of the word line, and a contact mask is formed on the oxide film, followed by dry etching according to the contact mask. As can be seen, a contact is formed.

이 때 상기한 바와 같이, 하드마스크를 형성하는 탄탈륨옥시나이트라이드 박막은 이에 대한 건식 식각 속도가 산화막에 비해 현저히 느리므로, 식각을 통해 자 기 정렬 컨택을 형성하더라도, 하드마스크 박막의 손상을 최소화할 수 있으며, 이에 따라, 컨택에 결합이 생기는 것을 방지할 수 있다.
At this time, as described above, the tantalum oxynitride thin film forming the hard mask has a significantly slower dry etching rate than that of the oxide film, so that even if a self-aligned contact is formed through etching, damage of the hard mask thin film is minimized. As a result, the bonding may be prevented from occurring in the contact.

상기한 바와 같이, 본 발명에 의한 컨택 형성 방법에 따르면, 건식 식각을 통한 자기 정렬 컨택 형성 공정시 하드마스크 박막의 손상을 최소화할 수 있어서, 전극간의 절연 특성을 향상시킬 수 있으며, 이에 따라, 자기 정렬 컨택에 결함이 생기는 것을 방지할 수 있다.As described above, according to the method for forming a contact according to the present invention, damage of the hard mask thin film may be minimized during the self-aligned contact forming process through dry etching, and thus, insulating properties between electrodes may be improved, and thus, magnetic It is possible to prevent defects in the alignment contacts.

Claims (8)

하부 구조가 형성된 반도체 기판의 상부에 게이트 산화막 및 게이트 전극을 증착하는 단계;Depositing a gate oxide film and a gate electrode on the semiconductor substrate on which the lower structure is formed; 상기 게이트 전극의 상부에 탄탈륨옥시나이트라이드를 사용하여 하드마스크 박막을 증착하는 단계;Depositing a hard mask thin film on the gate electrode using tantalum oxynitride; 상기 하드마스크 박막의 상부에 감광막을 형성하여, 워드라인 또는 비트라인 영역이 정의된 마스크를 통하여 노광 함으로써 패턴을 형성하고, 이에 따라 식각을 진행함으로써 워드라인 또는 비트라인을 형성하는 단계;Forming a photoresist film on the hard mask thin film, exposing a word line or a bit line region through a mask in which a pattern is defined, and forming a word line or bit line by etching accordingly; 상기 형성된 워드라인 또는 비트라인을 산화시키는 단계; Oxidizing the formed word line or bit line; 상기 워드라인 또는 비트라인의 측벽에 탄탈륨옥시나이트라이드를 이용하여 스페이서 박막을 형성하는 단계; Forming a spacer thin film on a sidewall of the word line or bit line using tantalum oxynitride; 상기 워드라인 또는 비트라인이 매립되도록 산화막을 증착하여 워드라인 또는 비트라인의 상부를 평탄화시키는 단계; 및 Depositing an oxide film to fill the word line or the bit line to planarize an upper portion of the word line or the bit line; And 상기 산화막의 상부에 컨택 마스크를 형성하고, 이에 따라 건식 식각을 진행함으로써 컨택을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 컨택 형성 방법.And forming a contact by forming a contact mask on the oxide film, and performing dry etching according to the contact mask. 제 1 항에 있어서, 상기 하드마스크 박막 및 스페이서 박막은 300 내지 600 ℃의 온도에서 LPCVD 방법을 이용하여 증착함을 특징으로 하는 컨택 형성 방법.The method of claim 1, wherein the hard mask thin film and the spacer thin film are deposited by using an LPCVD method at a temperature of 300 to 600 ° C. 6. 제 1 항에 있어서, 상기 탄탈륨옥시나이트라이드 대신 탄탈륨 옥사이드 (Ta2O5)를 사용하여 상기 하드마스크 박막 및 스페이서 박막을 증착함을 특징으로 하는 컨택 형성 방법.The method of claim 1, wherein the hard mask thin film and the spacer thin film are deposited using tantalum oxide (Ta 2 O 5 ) instead of the tantalum oxynitride. 제 3 항에 있어서, 상기 하드마스크 박막 및 스페이서 박막은 ALD 방법을 이용하여 증착함을 특징으로 하는 컨택 형성 방법. The method of claim 3, wherein the hard mask thin film and the spacer thin film are deposited using an ALD method. 제 1 항에 있어서, 상기 하드마스크 박막은 500-3000Å의 두께로 증착함을 특징으로 하는 컨택 형성 방법. The method of claim 1, wherein the hard mask thin film is deposited to a thickness of 500-3000Å. 제 1 항에 있어서, 상기 스페이서 박막은 50-500Å의 두께로 증착함을 특징으로 하는 컨택 형성 방법. The method of claim 1, wherein the spacer thin film is deposited to a thickness of 50-500Å. 제 1 항에 있어서, 금속을 사용하여 상기 게이트 전극을 형성하는 경우, 상기 워드라인을 산화시키는 공정은 상기 게이트 전극을 산화시키지 않는 선택적인 산화 공정으로 진행하고, 상기 스페이서 박막을 증착하는 공정을 진행하기 전에, 상기 금속 박막의 측벽에 선택적으로 질화막을 증착하는 공정을 부가적으로 진행함을 특징으로 하는 컨택 형성 방법. The method of claim 1, wherein in the case of forming the gate electrode using a metal, the step of oxidizing the word line proceeds to a selective oxidation process that does not oxidize the gate electrode, and the process of depositing the spacer thin film. Before the contact forming method, further comprising the step of selectively depositing a nitride film on the side wall of the metal thin film. 제 7 항에 있어서, 상기 질화막은 10-40Å의 두께로 증착함을 특징으로 하는 컨택 형성 방법. The method of claim 7, wherein the nitride film is deposited to a thickness of 10-40 kPa.
KR1020020013444A 2002-03-13 2002-03-13 Method for forming contact of semiconductor device KR100801727B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020013444A KR100801727B1 (en) 2002-03-13 2002-03-13 Method for forming contact of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020013444A KR100801727B1 (en) 2002-03-13 2002-03-13 Method for forming contact of semiconductor device

Publications (2)

Publication Number Publication Date
KR20030073737A KR20030073737A (en) 2003-09-19
KR100801727B1 true KR100801727B1 (en) 2008-02-11

Family

ID=32224540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020013444A KR100801727B1 (en) 2002-03-13 2002-03-13 Method for forming contact of semiconductor device

Country Status (1)

Country Link
KR (1) KR100801727B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100826643B1 (en) * 2006-06-20 2008-05-02 주식회사 하이닉스반도체 Method for fabricating spacer in Semiconductor device
KR100743998B1 (en) * 2006-06-29 2007-07-30 주식회사 하이닉스반도체 Method for manufacturing semiconductor memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010108779A (en) * 2000-05-31 2001-12-08 박종섭 Method for forming contact by using tantalum oxide etch barrier
KR20030032650A (en) * 2001-10-19 2003-04-26 주식회사 하이닉스반도체 Method of forming memory device within multi nitride spacer
KR20030057859A (en) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 Method for manufacturing spacer of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010108779A (en) * 2000-05-31 2001-12-08 박종섭 Method for forming contact by using tantalum oxide etch barrier
KR20030032650A (en) * 2001-10-19 2003-04-26 주식회사 하이닉스반도체 Method of forming memory device within multi nitride spacer
KR20030057859A (en) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 Method for manufacturing spacer of semiconductor device

Also Published As

Publication number Publication date
KR20030073737A (en) 2003-09-19

Similar Documents

Publication Publication Date Title
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
KR100586020B1 (en) Method for forming a gate in semiconductor device
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
KR19980064255A (en) Selective Removal of ＴｉｘＮｙ
US6984562B2 (en) Method for forming dielectric layer between gates in flash memory device
US6651678B2 (en) Method of manufacturing semiconductor device
JP3700231B2 (en) Method for forming connection hole
KR20050012611A (en) Fabricating method of semiconductor device with poly/tungsten gate electrode
KR100801727B1 (en) Method for forming contact of semiconductor device
KR100421049B1 (en) Method for manufacturing semiconductor memory device
US6921695B2 (en) Etching method for forming a square cornered polysilicon wordline electrode
US7179707B2 (en) Method of forming gate electrode in semiconductor device
JPH0831797A (en) Method of selective etching
JP3543504B2 (en) Method for manufacturing semiconductor device
KR101062835B1 (en) Method for manufacturing gate electrode of semiconductor device using double hard mask
US20070004105A1 (en) Method for fabricating semiconductor device
US6656847B1 (en) Method for etching silicon nitride selective to titanium silicide
US7981800B1 (en) Shallow trench isolation structures and methods for forming the same
KR100404480B1 (en) Method for forming the semiconductor device
KR20080002548A (en) Method of manufacturing semiconductor device prevented abnormal oxidation of metal electrode
KR100451319B1 (en) Method for forming the Isolation Layer of Semiconductor Device
KR100518236B1 (en) method for forming gate oxide of semocinductor device
KR20050068363A (en) Method for fabricating thin pattern using the hard mask
JPH0629252A (en) Manufacture of semiconductor device
KR20010109856A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee