KR100886699B1 - Method for forming metal-insulator-metal capacitor of semiconductor device - Google Patents

Method for forming metal-insulator-metal capacitor of semiconductor device Download PDF

Info

Publication number
KR100886699B1
KR100886699B1 KR1020020067033A KR20020067033A KR100886699B1 KR 100886699 B1 KR100886699 B1 KR 100886699B1 KR 1020020067033 A KR1020020067033 A KR 1020020067033A KR 20020067033 A KR20020067033 A KR 20020067033A KR 100886699 B1 KR100886699 B1 KR 100886699B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
lower electrode
layer
mim capacitor
Prior art date
Application number
KR1020020067033A
Other languages
Korean (ko)
Other versions
KR20040038154A (en
Inventor
민우식
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020067033A priority Critical patent/KR100886699B1/en
Publication of KR20040038154A publication Critical patent/KR20040038154A/en
Application granted granted Critical
Publication of KR100886699B1 publication Critical patent/KR100886699B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 하부 전극의 산화를 방지할 수 있는 반도체 소자의 MIM 캐패시터의 형성방법에 관한 것으로, 소정의 배선이 형성된 절연막상에 배리어층을 형성하는 단계; 상기 배리어층을 패터닝한 후 상기 배선과 연결되도록 하부 전극층을 형성하는 단계; 상기 하부 전극층상에 인시튜로 하부 전극 산화 방지층을 형성하는 단계; 상기 하부 전극 산화 방지층상에 고유전율 메탈층을 형성하는 단계; 상기 고유전율 메탈층을 고유전율 산화막으로 형성하는 단계; 상기 고유전율 산화막상에 상부 전극층을 형성하는 단계; 및 상기 상부 전극층, 고유전율 산화막, 하부 전극 산화 방지층 및 하부 전극층을 패터닝하여 캐패시터를 형성하는 것을 특징으로 하며, 캐패시터의 유전막으로 고유전율 재료를 증착할 때 하부 전극의 산화를 막을 수 있는 효과가 있는 것이다.The present invention relates to a method of forming a MIM capacitor of a semiconductor device capable of preventing oxidation of a lower electrode, the method comprising: forming a barrier layer on an insulating film on which a predetermined wiring is formed; Forming a lower electrode layer to be connected to the wiring after patterning the barrier layer; Forming a lower electrode antioxidant layer on the lower electrode layer in situ; Forming a high dielectric constant metal layer on the lower electrode antioxidant layer; Forming the high dielectric constant metal layer as a high dielectric constant oxide film; Forming an upper electrode layer on the high dielectric constant oxide film; And forming a capacitor by patterning the upper electrode layer, the high dielectric constant oxide film, the lower electrode antioxidant layer, and the lower electrode layer, and having an effect of preventing oxidation of the lower electrode when depositing a high dielectric constant material with the dielectric film of the capacitor. will be.

Description

반도체 소자의 ＭＩＭ 캐패시터 형성방법{METHOD FOR FORMING METAL-INSULATOR-METAL CAPACITOR OF SEMICONDUCTOR DEVICE}MIM capacitor formation method of a semiconductor device {METHOD FOR FORMING METAL-INSULATOR-METAL CAPACITOR OF SEMICONDUCTOR DEVICE}

도 1 내지 도 6은 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법을 설명하기 위한 공정별 단면도.1 to 6 are cross-sectional views for each process for explaining a method of forming a MIM capacitor of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100; 배선 110; 절연막100; Wiring 110; Insulating film

120,120a; 배리어 130; 하부 전극층120,120a; Barrier 130; Lower electrode layer

130a; 하부 메탈 전극 140,140a; 하부 전극 방지층130a; Lower metal electrodes 140 and 140a; Lower electrode protection layer

150; 고유전율층 150a; 고유전율 산화막150; High dielectric constant layer 150a; High dielectric constant oxide film

150b; 고유전막 160; 상부 전극층150b; High dielectric film 160; Upper electrode layer

160a; 상부 메탈 전극 170; MIM 캐패시터160a; Upper metal electrode 170; MIM Capacitor

본 발명은 반도체 소자의 MIM 캐패시터 형성방법에 관한 것으로, 보다 상세하게는 하부 전극의 산화를 방지할 수 있는 반도체 소자의 MIM 캐패시터 형성방법에 관한 것이다. The present invention relates to a method of forming a MIM capacitor of a semiconductor device, and more particularly, to a method of forming a MIM capacitor of a semiconductor device capable of preventing oxidation of a lower electrode.                         

높은 정밀도를 요구하는 씨모스 아이씨 로직 소자(CMOS IC Logic device)에 적용되는 아날로그 캐패시터(Analog Capacitor)는 어드벤스드 아날로그 모스 기술 (Advanced Analog MOS Technology), 특히, A/D 컨버터나 스위칭 캐패시터 필터 분야의 핵심 요소이다. 이러한 아날로그 캐패시터의 구조로는 PIP(Polysilicon-Insulator-Polysilicon), PIM(Polysilicon-Insulator-Metal), MIP(Metal-Insulator-Polysilicon) 및 MIM(Metal-Insulator-Metal) 등 다양한 구조들이 이용되어 왔다. Analog Capacitors applied to CMOS IC Logic devices that require high precision are used in Advanced Analog MOS Technology, especially in the field of A / D converters and switching capacitor filters. It is a key factor. As the structure of the analog capacitor, various structures such as polysilicon-insulator-polysilicon (PIP), polysilicon-insulator-metal (PIM), metal-insulator-polysilicon (MIP), and metal-insulator-metal (MIM) have been used.

이들 중에서, MIM 구조는 직렬 저항이 낮아 높은 캐패시턴스를 갖는 캐패시터를 구현할 수 있고, 특히, 써멀 버짓(Thermal Budget) 및 Vcc가 낮다는 잇점 때문에, 아날로그 캐패시터의 대표적 구조로 이용되고 있다.Among them, the MIM structure has a low series resistance and can implement a capacitor having a high capacitance. In particular, the MIM structure has been used as a representative structure of an analog capacitor due to its low thermal budget and low Vcc.

이러한 MIM 캐패시터는 반도체 회로에서 RF 회로, 아날로그 IC, 하이파워 MPU에서의 디커플링 캐패시터, 디램 셀 등 다양하게 응용되고 있다.Such MIM capacitors have been widely used in semiconductor circuits such as RF circuits, analog ICs, decoupling capacitors in high-power MPUs, and DRAM cells.

종래 주로 유전막으로 사용되고 있는 SiO2 또는 Si3N4 등의 캐패시턴스값은 비교적 낮은 값을 갖기 때문에 원하는 캐패시턴스를 갖기 위해서는 큰 면적이 요구된다. 예를 들어, Si3N4의 경우 1~2 fF/㎛2 이지만, 장래에는 대략 10 fF/㎛ 2 을 필요로 한다. 즉, 집적도가 높아짐에 따라 고유전율을 갖는 재료를 캐패시터의 유전막으로 사용해야 하는 것이 필연적이다.Since capacitance values, such as SiO 2 or Si 3 N 4 , which are conventionally mainly used as dielectric films, have relatively low values, a large area is required in order to have a desired capacitance. For example, in the case of Si 3 N 4 , it is 1 to 2 fF / μm 2, but approximately 10 fF / μm 2 is required in the future. That is, as the degree of integration increases, it is necessary to use a material having a high dielectric constant as the dielectric film of the capacitor.

이를 위하여 ZrO2, HfO2, Ta2O5 와 같은 고유전율 재료에 대한 연구가 활발히 진행되고 있는 실정이다. 그러나, 이와 같은 고유전율 재료를 캐패시터의 유전막으로 사용하는 데 있어서 가장 큰 문제점중의 하나는 고유전율 재료의 증착시 캐패시터의 하부 전극이 산화된다는 것이다.To this end, studies on high dielectric constant materials such as ZrO 2 , HfO 2 , and Ta 2 O 5 have been actively conducted. However, one of the biggest problems in using such a high dielectric constant material as the dielectric film of the capacitor is that the lower electrode of the capacitor is oxidized upon deposition of the high dielectric constant material.

이에 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 하부 전극을 형성한 후 하부 전극상에 산소에 대한 패시베이션 박막을 형성함으로써 고유전율 재료의 증착시 하부 전극이 산화되는 것을 방지할 수 있는 반도체 소자의 MIM 캐패시터 형성방법을 제공함에 있다.Accordingly, the present invention has been made to solve the above-mentioned problems in the prior art, and an object of the present invention is to form a passivation thin film for oxygen on the lower electrode after forming the lower electrode, so that the lower electrode is deposited when the high dielectric constant material is deposited. The present invention provides a method of forming a MIM capacitor of a semiconductor device capable of preventing oxidation.

상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법은, 소정의 배선이 형성된 절연막상에 배리어층을 형성하는 단계; 상기 배리어층을 패터닝한 후 상기 배선과 연결되도록 하부 전극층을 형성하는 단계; 상기 하부 전극층상에 인시튜로 하부 전극 산화 방지층을 형성하는 단계; 상기 하부 전극 산화 방지층상에 고유전율 메탈층을 형성하는 단계; 상기 고유전율 메탈층을 고유전율 산화막으로 형성하는 단계; 상기 고유전율 산화막상에 상부 전극층을 형성하는 단계; 및 상기 상부 전극층, 고유전율 산화막, 하부 전극 산화 방지층 및 하부 전극층을 패터닝하여 캐패시터를 형성하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of forming a MIM capacitor of a semiconductor device, the method including: forming a barrier layer on an insulating film on which predetermined wirings are formed; Forming a lower electrode layer to be connected to the wiring after patterning the barrier layer; Forming a lower electrode antioxidant layer on the lower electrode layer in situ; Forming a high dielectric constant metal layer on the lower electrode antioxidant layer; Forming the high dielectric constant metal layer as a high dielectric constant oxide film; Forming an upper electrode layer on the high dielectric constant oxide film; And forming a capacitor by patterning the upper electrode layer, the high dielectric constant oxide film, the lower electrode antioxidant layer, and the lower electrode layer.

본 발명에 의하면, 캐패시터의 유전막으로 고유전율 재료를 증착할 때 하부 전극의 산화를 막을 수 있게 된다.According to the present invention, oxidation of the lower electrode can be prevented when the high dielectric constant material is deposited into the dielectric film of the capacitor.

이하, 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법을 첨부한 도면을 참조하여 상세히 설명한다. Hereinafter, a method of forming a MIM capacitor of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.                     

도 1 내지 도 6은 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다.1 to 6 are cross-sectional views for each process for explaining a method of forming a MIM capacitor of a semiconductor device according to the present invention.

본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법은, 도 1에 도시된 바와 같이, 소정의 배선(100)이 형성된 절연막(110)상에 배리어층(120)을 형성한다. 이때, 상기 배선(100)은 구리(Cu)로 형성한다.In the method of forming a MIM capacitor of a semiconductor device according to the present invention, as shown in FIG. 1, a barrier layer 120 is formed on an insulating film 110 on which a predetermined wiring 100 is formed. In this case, the wiring 100 is made of copper (Cu).

다음으로, 도 2에 도시된 바와 같이, 상기 배리어층(120)을 패터닝하여 상기 배선(100)이 노출되도록 한다. 그런다음, 상기 패터닝된 배리어층(120a)상에 상기 배선(100)과 연결되도록 하부 전극층(130)을 형성한다.Next, as shown in FIG. 2, the barrier layer 120 is patterned to expose the wiring 100. Then, the lower electrode layer 130 is formed on the patterned barrier layer 120a to be connected to the interconnection 100.

상기 하부 전극층(130)은 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나로 CVD(Chemical Vapor Deposition;화학기상층착) 또는 PVD(Physical Vapor Deposition;물리기상증착) 방식으로 50~1,000Å 두께로 형성한다.The lower electrode layer 130 is any one selected from the group consisting of TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN, and WC (Chemical Vapor Deposition) or PVD (Physical Vapor Deposition) Vapor deposition) to form a thickness of 50 ~ 1,000Å.

그다음, 도 3에 도시된 바와 같이, 상기 하부 전극층(130)상에 알루미늄을 10~300Å 두께로 인시튜(in situ)로 하부 전극 산화 방지층(140)을 형성한다. 이때, 상기 하부 전극 산화 방지층(140)을 형성한 이후에 상기 하부 전극 산화 방지층(140)을 산화시키는 단계를 더 진행할 수 있다. Next, as shown in FIG. 3, the lower electrode antioxidant layer 140 is formed on the lower electrode layer 130 in situ to have a thickness of 10 to 300 μm. In this case, after the lower electrode antioxidant layer 140 is formed, the step of oxidizing the lower electrode antioxidant layer 140 may be further performed.

상기 하부 전극 산화 방지층(140)을 산화시키는 단계는 기체 분위기에서 열처리하거나, 또는 대기중에서 노출시켜 진행한다. 이때의 열처리는 150~450℃ 온도에서 진행하는데, 상기 열처리는 대기중, O2, N2, Ar, Ar와 O2의 혼합기체, Ar와 N2 의 혼합기체 및 N2와 O2의 혼합기체로 이루어진 군으로부터 선택된 어느 하나의 기체 분위기에서 진행하도록 한다. 한편, 상기 대기중에의 노출은 10~80%의 습도하에서 1~10초의 시간 동안 진행한다. The step of oxidizing the lower electrode antioxidant layer 140 is performed by heat treatment in a gas atmosphere or exposure in the atmosphere. The heat treatment at this time is carried out at a temperature of 150 ~ 450 ℃, the heat treatment is O 2 , N 2 , Ar, mixed gas of Ar and O 2 , mixed gas of Ar and N 2 and mixing of N 2 and O 2 It proceeds in any one gas atmosphere selected from the group consisting of gases. On the other hand, the exposure to the atmosphere proceeds for 1 to 10 seconds under the humidity of 10 to 80%.

그런다음, 상기 하부 전극 산화 방지층(140)상에 고유전율 메탈층(150)을 형성한다. 상기 고유전율 메탈층(150)은 Ti, Ru, Y, Sr, Ba, Zr, Hf, Ta중에서 어느 하나로 형성한다.Then, a high dielectric constant metal layer 150 is formed on the lower electrode antioxidant layer 140. The high dielectric constant metal layer 150 is formed of any one of Ti, Ru, Y, Sr, Ba, Zr, Hf, and Ta.

다음으로, 도 4에 도시된 바와 같이, 상기 고유전율 메탈층(150)을 150~450℃ 온도에서 열처리하여 AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx 및 이들의 각각에 N을 포함한 화합물로 이루어진 군으로부터 선택된 어느 하나로 형성되는 고유전율 산화막(150a)을 형성한다.Next, as shown in Figure 4, the high dielectric constant metal layer 150 is heat-treated at a temperature of 150 ~ 450 ℃ AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx and each of them A high dielectric constant oxide film 150a formed of any one selected from the group consisting of compounds including N is formed.

상기 AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx 및 이들의 각각에 N을 포함한 화합물로 이루어진 군으로부터 선택된 어느 하나는 CVD 또는 PVD로 형성한다.Any one selected from the group consisting of AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx and compounds including N in each of them is formed by CVD or PVD.

상기 CVD는 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 포함한 전구체를 이용하거나, 또는 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 포함한 메탈 타겟을 이용한 리엑티브 PVD를 이용한다.The CVD uses a precursor including any one selected from the group consisting of Al, Ti, Ru, Y, Sr, Ba, Zr, Hf and Ta, or Al, Ti, Ru, Y, Sr, Ba, Zr, Hf And a reactive PVD using a metal target including any one selected from the group consisting of Ta.

이와 같이, 고유전율 특성을 갖는 산화막(150a)을 형성할 때, 상기 하부 전극층(130)의 산화를 방지하기 위하여 하부 전극으로 사용되는 TiN, Ta, TaNx 등을 증착한 후 하부 전극 산화 방지층(140)으로서 알루미늄을 매우 얇게 증착한다. 상기 알루미늄으로 이루어진 하부 전극 방지층(140) 위에 Zr, Hf, Ta 등으로 고유전율층(150)을 증착하고 산화 분위기에서 열처리하면 고유전율 특성을 갖는 ZrO2, HfO2, Ta2O5 등과 같은 고유전율 산화막(150a)이 형성된다. As such, when the oxide film 150a having the high dielectric constant is formed, the lower electrode antioxidant layer 140 is deposited after TiN, Ta, TaNx, or the like, which is used as the lower electrode, is deposited to prevent oxidation of the lower electrode layer 130. Aluminum is deposited very thinly. When the high dielectric constant layer 150 is deposited on the lower electrode protection layer 140 made of aluminum with Zr, Hf, Ta, and the like, and heat-treated in an oxidizing atmosphere, it may be intrinsic, such as ZrO 2 , HfO 2 , Ta 2 O 5 , which has high dielectric constant characteristics. A tremor oxide film 150a is formed.

열처리시 증착한 Zr, Hf, Ta 등과 같은 고유전율층(150)이 모두 고유전율 산화막(150a)으로 산화된 후에는 하부의 알루미늄이나 산화알루미늄으로 이루어진 하부 전극 산화 방지층(140)이 산소 기체와 만나게 된다. 알루미늄 표면에 수십 Å 정도의 알루미늄 산화막이 형성되면 알루미늄 산화막 자체가 페시베이션(Passivation) 역할을 하게 되므로 알루미늄은 더이상 산화되지 않게 된다. 따라서, 알루미늄이나 산화알루미늄으로 이루어진 하부 전극 산화 방지층(140) 하부에 형성된 하부 전극층(130)은 전혀 산화되지 않게 되는 것이다.After all of the high dielectric constant layers 150 such as Zr, Hf, Ta, etc. deposited during the heat treatment are oxidized to the high dielectric constant oxide film 150a, the lower electrode anti-oxidation layer 140 made of aluminum or aluminum oxide at the bottom meets the oxygen gas. do. If the aluminum oxide film is formed on the surface of the aluminum dozens of Å, the aluminum oxide film itself acts as a passivation (Passivation), so the aluminum is no longer oxidized. Therefore, the lower electrode layer 130 formed under the lower electrode anti-oxidation layer 140 made of aluminum or aluminum oxide is not oxidized at all.

이어서, 도 5에 도시된 바와 같이, 상기 고유전율 산화막(150a)상에 상부 전극층(160)을 형성한다. 상기 상부 전극층(160)은 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나를 CVD 또는 PVD로 50~3,000Å 두께로 형성한다. Subsequently, as shown in FIG. 5, an upper electrode layer 160 is formed on the high dielectric constant oxide film 150a. The upper electrode layer 160 is formed of any one selected from the group consisting of TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN and WC to a thickness of 50 ~ 3,000Å by CVD or PVD.

이때, 상기 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 또는 WC 등은 대기중, O2, N2, Ar, Ar와 O2의 혼합기체, Ar와 N2의 혼합기체 및 N 2와 O2의 혼합기체로 이루어진 군으로부터 선택된 어느 하나의 기체 분위기에서 열처리를 하여 형성한다.At this time, the TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN or WC is in the atmosphere, O 2 , N 2 , Ar, mixed gas of Ar and O 2 , mixed gas of Ar and N 2 and N It is formed by heat treatment in any one gas atmosphere selected from the group consisting of a mixed gas of 2 and O 2 .

다음으로, 도 6에 도시된 바와 같이, 상기 상부 전극층(160), 고유전율 산화 막(150b), 하부 전극 산화 방지층(140) 및 하부 전극층(130)을 패터닝하여 상부 메탈 전극(160a)과 고유전막(150b)과 하부 전극 산화 방지층(140a) 및 하부 메탈 전극(130a)으로 이루어진 캐패시터(170)를 형성한다.Next, as shown in FIG. 6, the upper electrode layer 160, the high dielectric constant oxide film 150b, the lower electrode antioxidant layer 140, and the lower electrode layer 130 are patterned to be intrinsic to the upper metal electrode 160a. The capacitor 170 including the front layer 150b, the lower electrode antioxidant layer 140a, and the lower metal electrode 130a is formed.

이와 같이, 산화 방식으로 형성된 고유전율 산화막(150a) 위에 상부 전극층(160)을 증착함으로써 안정된 구조의 MIM(Metal-Insulator-Metal) 캐패시터를 형성할 수 있게 된다. As such, by depositing the upper electrode layer 160 on the high dielectric constant oxide film 150a formed by the oxidation method, it is possible to form a stable metal-insulator-metal (MIM) capacitor.

특히, 구리(Cu)/저유전율(low-k) 산화막을 적용한 배선 공정에서는 후속 열처리 온도가 400℃를 넘지 않으므로 알루미늄(140)이 두꺼워 일부가 산화되지 않고 남아 있더라도 하부의 배리어(120)와 반응하게 됨으로써 또 다른 누설 원인(leakage source)을 형성할 염려가 없게 된다.In particular, in a wiring process using a copper (Cu) / low dielectric constant (low-k) oxide film, since the subsequent heat treatment temperature does not exceed 400 ° C., the aluminum 140 is thick and reacts with the lower barrier 120 even if some remain unoxidized. This eliminates the risk of forming another leak source.

본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.Various embodiments can be easily implemented as well as self-explanatory to those skilled in the art without departing from the principles and spirit of the present invention. Accordingly, the claims appended hereto are not limited to those already described above, and the following claims are intended to cover all of the novel and patented matters inherent in the invention, and are also common in the art to which the invention pertains. Includes all features that are processed evenly by the knowledgeable.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법에 의하면, 캐패시터의 유전막으로 고유전율 재료를 증착할 때 하부 전극의 산화를 막을 수 있다. 따라서, 고유전율 재료를 사용한 MIM 캐패시터를 다양한 제 품에 응용할 수 있다.As described above, according to the method for forming a MIM capacitor of a semiconductor device according to the present invention, oxidation of the lower electrode can be prevented when the high dielectric constant material is deposited by the dielectric film of the capacitor. Therefore, MIM capacitors using high dielectric constant materials can be applied to various products.

Claims (19)

소정의 배선이 형성된 절연막상에 배리어층을 형성하는 단계;Forming a barrier layer on the insulating film on which the predetermined wiring is formed; 상기 배리어층을 패터닝한 후 상기 배선과 연결되도록 하부 전극층을 형성하는 단계;Forming a lower electrode layer to be connected to the wiring after patterning the barrier layer; 상기 하부 전극층상에 인시튜로 하부 전극 산화 방지층을 형성하는 단계;Forming a lower electrode antioxidant layer on the lower electrode layer in situ; 상기 하부 전극 산화 방지층상에 고유전율 메탈층을 형성하는 단계;Forming a high dielectric constant metal layer on the lower electrode antioxidant layer; 상기 고유전율 메탈층을 고유전율 산화막으로 형성하는 단계;Forming the high dielectric constant metal layer as a high dielectric constant oxide film; 상기 고유전율 산화막상에 상부 전극층을 형성하는 단계; 및Forming an upper electrode layer on the high dielectric constant oxide film; And 상기 상부 전극층, 고유전율 산화막, 하부 전극 산화 방지층 및 하부 전극층을 패터닝하여 캐패시터를 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.And forming a capacitor by patterning the upper electrode layer, the high dielectric constant oxide film, the lower electrode antioxidant layer, and the lower electrode layer. 제1항에 있어서,The method of claim 1, 상기 배선은 구리(Cu)로써 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The wiring is formed of copper (Cu), characterized in that the MIM capacitor forming method of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 하부 전극층은 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The lower electrode layer is formed of any one selected from the group consisting of TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN and WC MIM capacitor forming method of a semiconductor device. 제3항에 있어서,The method of claim 3, 상기 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나는 CVD 또는 PVD로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The method of forming a MIM capacitor of a semiconductor device, characterized in that any one selected from the group consisting of TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN and WC is formed by CVD or PVD. 제3항에 있어서,The method of claim 3, 상기 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나는 50~1,000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN and any one selected from the group consisting of WC MIM capacitor forming method of a semiconductor device, characterized in that formed to a thickness of 50 ~ 1,000Å. 제1항에 있어서,The method of claim 1, 상기 하부 전극 산화 방지층은 알루미늄으로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The lower electrode anti-oxidation layer is formed of aluminum, MIM capacitor formation method of a semiconductor device. 제6항에 있어서,The method of claim 6, 상기 알루미늄은 10~300Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The aluminum is MIM capacitor forming method of a semiconductor device, characterized in that formed to a thickness of 10 ~ 300Å. 제1항에 있어서,The method of claim 1, 상기 하부 전극 산화 방지층을 형성하는 단계 이후에 상기 하부 전극 산화 방지층을 산화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.And oxidizing the lower electrode antioxidant layer after the forming of the lower electrode antioxidant layer. 제8항에 있어서,The method of claim 8, 상기 하부 전극 산화 방지층을 산화시키는 단계는 기체 분위기에서 열처리하거나, 또는 대기중에서 노출시키는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The step of oxidizing the lower electrode anti-oxidation layer is a heat treatment in a gas atmosphere, or exposed in the atmosphere, MIM capacitor forming method of a semiconductor device. 제9항에 있어서,The method of claim 9, 상기 열처리는 150~450℃ 온도에서 진행되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The heat treatment is a method of forming a MIM capacitor of a semiconductor device, characterized in that at a temperature of 150 ~ 450 ℃. 제10항에 있어서,The method of claim 10, 상기 열처리는 대기중, O2, N2, Ar, Ar와 O2의 혼합기체, Ar와 N2 의 혼합기체 및 N2와 O2의 혼합기체로 이루어진 군으로부터 선택된 어느 하나의 분위기에서 진행되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The heat treatment is carried out in an atmosphere selected from the group consisting of O 2 , N 2 , Ar, a mixed gas of Ar and O 2 , a mixed gas of Ar and N 2 , and a mixed gas of N 2 and O 2 . A method of forming a MIM capacitor of a semiconductor device, characterized in that. 제9항에 있어서,The method of claim 9, 상기 대기중에의 노출은 10~80%의 습도하에서 1~10초의 시간 동안 진행되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The exposure to the atmosphere is a method of forming a MIM capacitor of a semiconductor device, characterized in that for 1 to 10 seconds under a humidity of 10 to 80%. 제1항에 있어서,The method of claim 1, 상기 고유전율 산화막층은 AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx 및 이들의 각각에 N을 포함한 화합물로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The high dielectric constant oxide layer is any one selected from the group consisting of AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx and a compound containing N in each of them, MIM capacitor formation of a semiconductor device Way. 제13항에 있어서,The method of claim 13, 상기 AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx 및 이들의 각각에 N을 포함한 화합물로 이루어진 군으로부터 선택된 어느 하나는 CVD 또는 PVD로 형성되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.MIM capacitor of the semiconductor device, characterized in that any one selected from the group consisting of AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx and each of these compounds containing N is formed by CVD or PVD Formation method. 제14항에 있어서,The method of claim 14, 상기 CVD는 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 포함한 전구체를 이용하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The CVD method of forming a MIM capacitor of a semiconductor device, characterized in that using a precursor containing any one selected from the group consisting of Al, Ti, Ru, Y, Sr, Ba, Zr, Hf and Ta. 제14항에 있어서,The method of claim 14, 상기 PVD는 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 포함한 메탈 타겟을 이용한 리엑티브 PVD인 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The PVD is a method of forming a MIM capacitor of a semiconductor device, characterized in that the reactive PVD using a metal target including any one selected from the group consisting of Al, Ti, Ru, Y, Sr, Ba, Zr, Hf and Ta. 제1항에 있어서,The method of claim 1, 상기 고유전율 산화막은 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 증착한 후 열처리하여 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The high dielectric constant oxide film is formed by depositing any one selected from the group consisting of Al, Ti, Ru, Y, Sr, Ba, Zr, Hf and Ta and heat treatment. 제17항에 있어서,The method of claim 17, 상기 열처리는 O2, N2, Ar, Ar와 O2의 혼합기체, Ar와 N2의 혼합기체 및 N2와 O2의 혼합기체로 이루어진 군으로부터 선택된 어느 하나의 기체 분위기에서 진행되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The heat treatment is performed in any one gas atmosphere selected from the group consisting of O 2 , N 2 , Ar, a mixed gas of Ar and O 2 , a mixed gas of Ar and N 2 , and a mixed gas of N 2 and O 2 . A method for forming a MIM capacitor of a semiconductor device. 제18항에 있어서,The method of claim 18, 상기 열처리는 150~450℃ 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.The heat treatment is a method of forming a MIM capacitor of a semiconductor device, characterized in that at a temperature of 150 ~ 450 ℃.
KR1020020067033A 2002-10-31 2002-10-31 Method for forming metal-insulator-metal capacitor of semiconductor device KR100886699B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020067033A KR100886699B1 (en) 2002-10-31 2002-10-31 Method for forming metal-insulator-metal capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067033A KR100886699B1 (en) 2002-10-31 2002-10-31 Method for forming metal-insulator-metal capacitor of semiconductor device

Publications (2)

Publication Number Publication Date
KR20040038154A KR20040038154A (en) 2004-05-08
KR100886699B1 true KR100886699B1 (en) 2009-03-04

Family

ID=37336401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067033A KR100886699B1 (en) 2002-10-31 2002-10-31 Method for forming metal-insulator-metal capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR100886699B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685635B1 (en) * 2004-06-25 2007-02-22 매그나칩 반도체 유한회사 A method for forming an mim capacitor in semiconductor device and an mim capacitor
KR100645930B1 (en) * 2004-12-30 2006-11-14 매그나칩 반도체 유한회사 Method for Forming of Copper Line of Semiconductor Device
KR101478767B1 (en) * 2009-08-17 2015-01-05 주식회사 원익아이피에스 Method of depositing thin film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960019721A (en) * 1994-11-16 1996-06-17 김광호 Capacitor and Manufacturing Method of Semiconductor Memory Device
KR19990027322A (en) * 1997-09-29 1999-04-15 윤종용 Semiconductor Device Using Conductive Diffusion Barrier Layer
KR100215830B1 (en) * 1996-12-14 1999-08-16 구본준 Forming method for metal wiring
KR100303186B1 (en) * 1999-07-01 2001-11-01 박종섭 Method for manufacturing gate electrode of semiconductor device
KR100799048B1 (en) * 2000-06-28 2008-01-28 주식회사 하이닉스반도체 Method of manufacturing a capacitor in a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960019721A (en) * 1994-11-16 1996-06-17 김광호 Capacitor and Manufacturing Method of Semiconductor Memory Device
KR100215830B1 (en) * 1996-12-14 1999-08-16 구본준 Forming method for metal wiring
KR19990027322A (en) * 1997-09-29 1999-04-15 윤종용 Semiconductor Device Using Conductive Diffusion Barrier Layer
KR100303186B1 (en) * 1999-07-01 2001-11-01 박종섭 Method for manufacturing gate electrode of semiconductor device
KR100799048B1 (en) * 2000-06-28 2008-01-28 주식회사 하이닉스반도체 Method of manufacturing a capacitor in a semiconductor device

Also Published As

Publication number Publication date
KR20040038154A (en) 2004-05-08

Similar Documents

Publication Publication Date Title
US6940117B2 (en) Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
US6777809B2 (en) BEOL decoupling capacitor
KR100264429B1 (en) Semiconductor device
KR0147640B1 (en) Capacitor of semiconductor device & its fabrication method
KR100269310B1 (en) Semiconductor device using conductive diffusion barrier layer
US8237208B2 (en) Semiconductor device including hydrogen barrier film for covering metal-insulator-meal capacitor and method of manufacturing the same
KR20040060443A (en) Capacitor of a semiconductor device and manufacturing method whereof
KR20010020907A (en) Feram cell with internal oxygen source and method of oxygen release
US7407897B2 (en) Capacitor of analog semiconductor device having multi-layer dielectric film and method of manufacturing the same
KR100532434B1 (en) Methods for manufacturing capacitor of semiconductor memory device
US8570706B2 (en) Tantalum-based electrode stack
KR100505397B1 (en) Method for fabricating capacitor of semiconductor device
CN105321886A (en) Capacitor structure and manufacturing method thereof
KR100886699B1 (en) Method for forming metal-insulator-metal capacitor of semiconductor device
KR100308131B1 (en) Method for fabricating capacitor of semiconductor device
KR100608325B1 (en) Method for forming metal-insulator-metal capacitor of semiconductor device
JPH1154703A (en) Manufacture of high dielectric capacitor
KR20040067012A (en) Method for forming metal-insulator-metal capacitor of semiconductor device
US20040197576A1 (en) Adhesion layer for Pt on SiO2
KR100504942B1 (en) Method of manufacturing a capacitor in semiconductor device
KR20040069391A (en) Method for forming mim capacitor in semiconductor device
KR100223893B1 (en) The manufacturing method of semiconductor memory device
TW202343725A (en) System and semiconductor structure with resistor and capacitor, and method of forming the same
KR100532851B1 (en) Method for fabricating capacitor of semiconductor device
KR100723237B1 (en) On chip decoupling capacitor, ic semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 12