KR20010005080A - Driving method of Plasma Display panel - Google Patents
Driving method of Plasma Display panel Download PDFInfo
- Publication number
- KR20010005080A KR20010005080A KR1019990025873A KR19990025873A KR20010005080A KR 20010005080 A KR20010005080 A KR 20010005080A KR 1019990025873 A KR1019990025873 A KR 1019990025873A KR 19990025873 A KR19990025873 A KR 19990025873A KR 20010005080 A KR20010005080 A KR 20010005080A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- section
- pdp
- sustain
- scan
- Prior art date
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
- F02M31/00—Apparatus for thermally treating combustion-air, fuel, or fuel-air mixture
- F02M31/02—Apparatus for thermally treating combustion-air, fuel, or fuel-air mixture for heating
- F02M31/12—Apparatus for thermally treating combustion-air, fuel, or fuel-air mixture for heating electrically
- F02M31/13—Combustion air
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 플라즈마 디스플레이 패널(Plasma display panel,이하 PDP라 함)의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel (hereinafter referred to as PDP).
도1은 종래의 PDP구동방법 중 ADS(Address-Display separation)구동의 전압 파형도를 도시한 것이다.1 shows a voltage waveform diagram of an address-display separation (ADS) drive in a conventional PDP driving method.
상기 PDP구동을 ADS방식으로 구동할 때, 각 서브프레임(Sub-frame)은 리셋(reset)구간, 어드레스(address) 구간, 유지(sustain) 구간으로 나뉘어진다. 이미 알려진 바와 같이 256계조를 실현하기 위하여 1개의 프레임은 8개의 서브프레임으로 나뉘어지고, 8개의 서브 프레임 각각은 다시 상기 리셋구간, 어드레스 구간, 유지 구간으로 나뉘어진다.When driving the PDP drive using the ADS method, each sub-frame is divided into a reset section, an address section, and a sustain section. As already known, one frame is divided into eight subframes, and each of the eight subframes is divided into the reset period, the address period, and the sustain period.
상기 리셋 구간은 그 시간이 상대적으로 짧아 도시되지는 않았지만, 방전을 개시하기 위한 전압을 인가하는 구간이다.The reset period is a period in which a voltage for starting discharge is applied, although the time is relatively short.
상기 어드레스 구간은 상기 전면판의 주사전극이 스캔(scan)할 때 어드레스 전극 전체에 데이터 전압을 동시에 인가한다. 어드레스의 목적은 방전해야 할 셀의 Y전극에 벽전하를 만들어 주는 것이다. 예를 들면, VGA급 PDP는 전면판에 각각 480개의 평행한 X, Y전극을 구비하며 배면판은 1개 셀의 중심부를 지나가며 X, Y전극에 수직한 2560개의 어드레스 전극을 구비한다. 데이터를 주는 어드레스 구간은 Y전극과 어드레스 전극에 동시에 펄스를 인가하여 방전시킨다. 즉, Y전극 1개의 라인에 주사펄스를 인가하고 동시에 2560개의 어드레스 라인에 펄스를 인가하여 방전시켜서 선택된 Y전극 1개의 라인에 벽전하를 만든다.The address section simultaneously applies a data voltage to the entire address electrode when the scan electrode of the front panel is scanned. The purpose of the address is to create a wall charge on the Y electrode of the cell to be discharged. For example, a VGA class PDP has 480 parallel X and Y electrodes on the front panel, and the back panel has 2560 address electrodes perpendicular to the X and Y electrodes, passing through the center of one cell. In the address section for giving data, pulses are simultaneously applied to the Y electrode and the address electrode to discharge the same. That is, a scanning pulse is applied to one line of the Y electrode and discharged by applying pulses to 2560 address lines at the same time to generate wall charges on one line of the selected Y electrode.
상기 유지기간은 실제로 PDP가 켜지는 구간이다. 1프레임 내의 8개의 서브프레임 각각 발광시간을 유지펄스를 통해 조정하여 원하는 화상을 표시한다. 결국 서로 다른 가중치를 가지는 서브프레임 8개가 순차적으로 동작하게 된다.The maintenance period is actually a period in which the PDP is turned on. Each of the eight subframes in one frame is adjusted by the sustain pulse to display a desired image. As a result, eight subframes having different weights operate sequentially.
상술한 바와 같이 종래의 ADS방식은 한정되어 있는 프레임시간에 대해서 어드레싱 시간이 차지하는 비율이 커서 휘도를 나타내는 유지펄스를 인가하는 시간적 비율이 낮아 휘도가 낮다는 문제점이 있다.As described above, the conventional ADS method has a problem that the luminance is low because the ratio of the addressing time to the limited frame time is large and the temporal ratio of applying the sustain pulse indicating the luminance is low.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로써, 종래와 같은 주사시간 내에 2개의 데이터를 동시에 어드레싱하여 결국 종래보다 어드레싱 시간을 단축하여 유지 구간의 시간을 증가시킴으로서 PDP의 휘도를 높게 하는 PDP구동방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the prior art as described above, by simultaneously addressing two data within the scanning time as in the prior art, and eventually shortening the addressing time compared with the conventional to increase the duration of the PDP It is an object of the present invention to provide a PDP driving method for increasing luminance.
도1은 종래의 플라즈마 디스플레이 패널의 어드레스구간 및 유지구간의 구동 전압 파형도,1 is a driving voltage waveform diagram of an address section and a sustain section of a conventional plasma display panel;
도2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 어드레스구간 및 유지구간의 구동 전압 파형도,2 is a driving voltage waveform diagram of an address section and a sustain section of a plasma display panel according to an embodiment of the present invention;
도3a는 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널의 어드레스구간 및 유지구간의 구동 전압 파형도,3A is a driving voltage waveform diagram of an address section and a sustain section of a plasma display panel according to another embodiment of the present invention;
도3b는 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 패널의 어드레스구간 및 유지구간의 구동 전압 파형도.3B is a driving voltage waveform diagram of an address section and a sustain section of the plasma display panel according to another embodiment of the present invention;
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
a1, a2, b1, b2 : 데이터 펄스a1, a2, b1, b2: data pulse
Vsa : 전압레벨이 낮은 유지펄스군 Vsb : 전압레벨이 높은 유지펄스군Vsa: Holding pulse group with low voltage level Vsb: Holding pulse group with high voltage level
상기 목적을 달성하기 위한 본 발명은, 3전극 면방전 PDP상에 화상을 표시하기 위하여 1프레임을 다수개의 서브필드로 분할구동하며, 상기 각 서브필드를 리셋구간, 어드레스구간, 유지구간으로 분할 구동하는 3전극 면방전 PDP의 구동방법에 있어서, 어드레싱 시 연속하는 상기 서브필드의 2비트 데이터를 순차적으로 하나의 주사펄스에 인가하여 주사전극에 형성되는 벽전하가 서로 달라지도록 하는 제1단계; 및 상기 유지구간에서 전압레벨이 서로 다른 가중치의 연속된 두 개의 유지펄스군을 순차적으로 인가하는 제2단계를 포함하여 이루어진다.In order to achieve the above object, the present invention divides one frame into a plurality of subfields for displaying an image on a three-electrode surface discharge PDP, and divides each subfield into a reset section, an address section, and a sustain section. A method of driving a three-electrode surface discharge PDP, comprising: a first step of sequentially applying two-bit data of the subfield consecutively to one scan pulse during addressing so that wall charges formed on the scan electrodes are different from each other; And a second step of sequentially applying two consecutive sustain pulse groups having weights having different voltage levels in the sustain period.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도2는 본 발명의 일실시예에 따른 PDP의 어드레스 구간 및 유지 구간의 구동 전압 파형도를 도시한 것이다.2 is a diagram illustrating driving voltage waveforms of an address period and a sustain period of a PDP according to an embodiment of the present invention.
도2를 참조하면, 종래와 같이 PDP의 구동부는 방전해야 할 셀을 나타내는 데이터(Data) 전극과 각 라인을 스캔(scan)하는 주사전극군(Y), 유지 방전을 위한 유지 전극군(X)으로 구성된다. 또한 방전을 개시하는 리셋구간, 데이터를 주는 어드레스 구간 및 방전을 유지하는 유지구간이 있다. 도2에서는 상대적으로 시간이 짧은 리셋 구간은 도시되지 않았다.Referring to FIG. 2, as in the prior art, the driving unit of the PDP includes a data electrode representing a cell to be discharged, a scan electrode group Y for scanning each line, and a sustain electrode group X for sustain discharge. It consists of. There is also a reset section for starting discharge, an address section for giving data, and a sustain section for holding the discharge. In FIG. 2, the reset section having a relatively short time is not shown.
데이터 구동 파형은 한 개의 주사펄스에 동기하여 두 데이터(an, bn)를 순차적으로 동시에 인가한다. 이 때, 인가되는 데이터 a1과 b1은 시간상 차이를 두고 인가하고 있기 때문에 이와 동기되는 주사펄스가 벽전하를 형성하는 시간의 길이가 서로 다르게 된다. 즉, 데이터 a1이 b1보다 더 오랫동안 주사펄스가 벽전하를 끌어당기므로 a1에 의한 벽전하의 양이 많다. 따라서, 데이터 a1과 b1에 의해서 형성되는 벽전압이 다르게 된다. 결국 데이터 a가 b보다 앞서 인가되므로 어드레싱 후 생성되는 벽전압 Vba(a에서 방전하여 형성된 벽전압)가 Vbb(b에서 방전하여 형성된 벽전압)보다 높고 주사라인의 끝까지 모두 어드레싱이 끝나면 서로 다른 가중치를 가지는 연속된 유지 펄스군이 인가된다.The data driving waveform sequentially applies two data an and bn in synchronization with one scan pulse. At this time, since the data a1 and b1 are applied with a difference in time, the lengths of time for which the scanning pulses synchronous with this form wall charges are different. That is, since the scanning pulse attracts wall charges for a longer time than data b1, the amount of wall charges by a1 is large. Therefore, the wall voltage formed by the data a1 and b1 is different. Eventually, since data a is applied before b, the wall voltage Vba (wall voltage formed by discharging at a) is higher than Vbb (wall voltage formed by discharging at b) after addressing. Branch is applied with a continuous sustain pulse group.
이때, 상기 유지 펄스군은 유지구간에서 전압레벨을 서로 달리한다. 도2와 같이 Vsa보다 Vsb를 높게 하면 벽전압이 낮은 경우는 Vsa에서는 방전을 하지 못하고, Vsb에서만 방전을 하게 된다. 이때, 상기 데이터 a, b는 각각 이진부호(on-off)를 갖는 것으로 10일 경우는 11일 때와 같은 결과가 발생하게 되는데, 이것은 데이터를 프레임 메모리에 저장하기 전에 데이터 변환을 하여 저장하면 상기와 같은 문제는 해결된다. 이때. 8비트를 9비트 또는 10비트로 변환을 할 수 있으므로, 이미지 보상까지 고려하여 변환하면 화질개선도 가능하다. 상기와 같은 구동방법으로써, 어드레싱 시간은 감소하고, PDP의 휘도를 높이는 것을 가능하게 할 수 있다.In this case, the sustain pulse group has a different voltage level in the sustain period. As shown in FIG. 2, when Vsb is made higher than Vsa, when the wall voltage is low, the discharge is not possible at Vsa, but only at Vsb. In this case, the data a and b each have a binary sign (on-off), and if the value is 10, the same result occurs as when 11, which is the data conversion before storing the data in the frame memory Problems like this are solved. At this time. Since 8-bit can be converted to 9-bit or 10-bit, the image quality can be improved by converting even considering image compensation. With the above driving method, the addressing time can be reduced and it is possible to increase the luminance of the PDP.
도3a는 본 발명의 다른 실시 예에 따른 구동 전압 파형도로서, 도시된 바와 같이 데이터a에 해당하는 데이터 전압(a1)을 데이터 b에 해당하는 전압(b1)보다 높게 지정하여 어드레싱 시 생성되는 벽전하의 차이를 더욱 현저하게 하여 더 정확한 구동을 할 수 있다.FIG. 3A is a waveform diagram of a driving voltage according to another exemplary embodiment of the present invention. As shown in FIG. 3A, a wall generated when addressing a data voltage a1 corresponding to data a is set higher than a voltage b1 corresponding to data b. The difference in charge can be made more pronounced for a more accurate driving.
도3b는 본 발명의 또 다른 실시예에 따른 구동 전압 파형도이다. 도시된 바와 같이 어드레스 구간에서 인가되는 주사펄스의 전압에 차이를 둔 것으로써, 어드레싱할 때 생성되는 벽전하의 차이를 더욱 현저하게 하기 위하여 이와 같이 구동하게 되면 벽전하의 양을 조정하여 더 정확한 구동을 할 수가 있다.3B is a driving voltage waveform diagram according to another embodiment of the present invention. As shown in the figure, the difference in the voltage of the scan pulse applied in the address period is driven in this way to make the difference in the wall charges generated when addressing more precise. You can do
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명은 PDP 구동방법에 있어서, 데이터 펄스의 펄스폭을 조정한 2개의 데이터를 동시에 어드레싱하여 선택기간의 시간을 축소하고 유지기간의 시간을 증가시켜 PDP의 휘도를 높게 할 수 있으며, 어드레싱 횟수를 줄이므로서 리셋방전에 의한 색대비 저하의 개선 효과가 있다.According to the present invention, in the PDP driving method, it is possible to increase the brightness of the PDP by reducing the time of the selection period and increasing the time of the holding period by simultaneously addressing two pieces of data in which the pulse widths of the data pulses are adjusted. The reduction in color contrast due to the reset discharge can be improved.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990025873A KR20010005080A (en) | 1999-06-30 | 1999-06-30 | Driving method of Plasma Display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990025873A KR20010005080A (en) | 1999-06-30 | 1999-06-30 | Driving method of Plasma Display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010005080A true KR20010005080A (en) | 2001-01-15 |
Family
ID=19597864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990025873A KR20010005080A (en) | 1999-06-30 | 1999-06-30 | Driving method of Plasma Display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010005080A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030008689A (en) * | 2001-07-19 | 2003-01-29 | 엘지전자 주식회사 | Plasma Display Panel and Driving Method Thereof |
KR100446935B1 (en) * | 2000-12-14 | 2004-09-08 | 가부시키가이샤 히타치세이사쿠쇼 | Display image displaying method |
KR100546584B1 (en) * | 1999-08-31 | 2006-01-26 | 엘지전자 주식회사 | Active Plasma Display Panel and Method for Driving the same |
KR100598182B1 (en) * | 1999-07-23 | 2006-07-10 | 엘지전자 주식회사 | Apparatus And Method For Driving of PDP |
KR100759460B1 (en) | 2005-12-29 | 2007-09-20 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
-
1999
- 1999-06-30 KR KR1019990025873A patent/KR20010005080A/en active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100598182B1 (en) * | 1999-07-23 | 2006-07-10 | 엘지전자 주식회사 | Apparatus And Method For Driving of PDP |
KR100546584B1 (en) * | 1999-08-31 | 2006-01-26 | 엘지전자 주식회사 | Active Plasma Display Panel and Method for Driving the same |
KR100446935B1 (en) * | 2000-12-14 | 2004-09-08 | 가부시키가이샤 히타치세이사쿠쇼 | Display image displaying method |
KR20030008689A (en) * | 2001-07-19 | 2003-01-29 | 엘지전자 주식회사 | Plasma Display Panel and Driving Method Thereof |
KR100759460B1 (en) | 2005-12-29 | 2007-09-20 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375702B2 (en) | Method for driving plasma display panel | |
JP2002014652A (en) | Driving method for display panel | |
EP1227461B1 (en) | Plasma display panel and its driving method | |
KR20060129919A (en) | Plasma display apparatus and driving method thereof | |
US6232935B1 (en) | Plasma display panel and method for driving the same | |
KR100284341B1 (en) | Method for driving a plasma display panel | |
US6667728B2 (en) | Plasma display panel and method of driving the same capable of increasing gradation display performance | |
JPH11119727A (en) | Ac type pdp driving method | |
KR20010005080A (en) | Driving method of Plasma Display panel | |
US20020126069A1 (en) | AC surface discharge plasma display panel and method for driving the same | |
KR100303319B1 (en) | Driving method of plasma display panel | |
KR20030083363A (en) | Method for driving of plasma display panel | |
JPH11265163A (en) | Driving method for ac type pdp | |
JP3390239B2 (en) | Driving method of plasma display panel | |
JP2006284729A (en) | Driving method for ac type plasma display panel | |
KR100484113B1 (en) | Method of driving a plasma display panel | |
JP2002189443A (en) | Driving method of plasma display panel | |
JPH08248916A (en) | Driving method for dc type plasma display | |
JP2002351397A (en) | Driving device for plasma display device | |
KR100529955B1 (en) | Driving method and driving circuit of three-electrode surface discharge plasma display panel | |
KR100251148B1 (en) | Method for driving three electrodes surface discharge plasma display panel | |
KR100564300B1 (en) | Method for driving plasma display | |
KR100260254B1 (en) | Plasma display panel driving method | |
KR100298932B1 (en) | Driving Method of Plasma Display Panel | |
KR100482333B1 (en) | Apparatus And Method For Controlling Gray Scale Of Plasma Display Panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |