KR20010005011A - 디지털 신호 처리기의 명령어 처리 장치 및 그 방법 - Google Patents

Abstract

본 발명은 디지털 신호 처리기의 명령어 처리 장치 및 그 방법에 관한 것이다. 그 장치는 명령어의 기능과 특성에 따라 이를 분류하기 위하여 각 명령어를 엔코딩하는 명령어 엔코딩부, 각 명령어에 대응되는 제어신호를 분류하기 위하여 이를 엔코딩하고, 모든 명령어에 공통되는 공통 제어신호를 발생하는 제어신호 엔코딩부, 상기 제어신호 엔코딩부에서 엔코딩된 제어신호를 각 타입별로 디코딩하는 제어신호 디코딩부, 및 상기 제어신호 디코딩부 및 상기 제어신호 엔코딩부로부터 입력되는 제어신호에 따라 각 명령어를 실행하는 실행부를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 제어신호 전송을 위한 와이어 개수를 크게 줄일 수 있으므로 칩 면적 및 소비 전력을 최소화할 수 있다.

Description

디지털 신호 처리기의 명령어 처리 장치 및 그 방법{Instruction processing device and method of digital signal processor}

본 발명은 디지털 신호 처리기의 명령어 처리 장치 및 그 방법에 관한 것으로, 특히 제어신호의 경로 개수를 최소화하여 칩 면적을 크게 줄일 수 있는 디지털 신호 처리기의 명령어 처리 장치 및 그 방법에 관한 것이다.

최근 들어 반도체 기술의 발전과 더불어서 점점 다양한 기능의 부가되고 고속 처리 능력을 필요로 하는 디지털 신호 처리기(Digital signal processor: DSP)에 대한 수요가 점차 증가하고 있다. 이러한 처리기는 처리 성능을 높이는 방법으로 파이프라인(pipeline) 기법을 주로 이용하고 있다. 이러한 파이프라인 기법으로 데이터를 처리하는 디지털 신호 처리기에서는 필연적으로 많은 종류의 명령어가 필요하게 되므로 제어 등의 관련 회로 부분들이 많아지면서 제어 신호의 개수도 많아지게 된다. 요구하는 제어 신호의 개수가 많아지게 되면 칩 내부에서 제어 신호의 전송을 위하여 많은 와이어(wire) 라우팅(routing) 면적이 증가하게 되고 아울러 신호 지연 및 소비 전력의 증가 등을 가져오게 된다.

도 1 및 도 2는 디지털 신호 처리기의 명령어 처리 방법을 설명하기 위한 도면으로, I1~I3은 명령어 페치(fetch) 구간을, D1~D3은 명령어 디코딩(decoding) 구간을, 그리고 E1~E3은 명령어 실행 구간을 각각 나타낸 것이다.

일반적으로 명령어의 수행 단계는 크게 명령어에 대한 페치(fetch), 명령어 해석(instruction decoding), 그리고 해석된 명령어의 실행(execution)으로 구분할 수 있다. 상술한 파이프라인 기법은 명령어를 수행함에 있어서 중첩되게 실행을 함으로써 단위 시간당 실행하는 명령어의 수를 많게 하는 방법이다. 도 1에 있어서, 명령어 처리 단계별 10ns의 시간이 걸린다고 할 때, 하나의 명령어를 처리하기 위하여 30ns가 걸린다. 따라서, 3개의 명령어를 처리하기 위해서는 총 90ns의 시간이 소요된다. 반면에, 도 2에 도시된 바와 같이, 파이프라인 기법을 이용하게 되면 명령어의 실행이 중첩되므로 1개의 명령어를 처리하는데 걸리는 시간은 동일하지만 3개의 명령어를 처리하는데는 50ns의 시간이 걸리게 된다. 따라서, 휠씬 빠르게 명령어를 처리할 수가 있게 된다.

도 3은 종래의 디지털 신호 처리기의 명령어 처리 장치를 설명하기 위한 도면으로, 도면 부호 30은 명령어 디코딩 및 제어부를, 그리고 31-1 ~ 31-n은 n개의 실행부를 각각 나타낸 것이다.

먼저, 명령어 디코딩 및 제어부(30)는 입력된 명령어를 디코딩하고, 명령어 실행에 필요한 각종 제어신호를 발생한다. n개의 실행부(31-1 ~ 31-n)는 입력된 제어신호에 따라 해석된 명령어를 실행하게 된다. 디지털 신호 처리기에서는 특성상 명령어의 반복적인 수행이 많게 되는데 각 명령어의 실행 시간이 동일한 RISC(Reduced Instruction Set Computer) 명령어 방식과 각 명령어의 실행 시간이 다른 CISC(Complexed Instruction Set Computer) 명령어 방식이 있다. 이때, RISC 방식은 CISC 방식에 비해 명령어의 개수가 많아야 되므로 이에 비례하여 제어신호의 수도 증가하게 된다. 따라서, RISC 방식의 디지털 신호 처리기의 경우 많은 제어신호를 전송하기 위하여 실제 레이아웃(layout)상에서 금속 와이어(metal wire)로 구현하기 위하여 많은 칩 면적을 차지하게 되고, 또한 이러한 와이어에서 발생되는 신호 지연을 제어하는데도 많은 어려움이 따르며, 소비 전력도 그만큼 증가하게 된다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 제어 신호의 경로 개수를 줄여 칩 면적 및 소비 전력을 크게 줄일 수 있는 디지털 신호 처리기의 명령어 처리 장치 및 그 방법을 제공하는데 그 목적이 있다.

도 1 및 도 2는 일반적인 디지털 신호 처리기의 명령어 처리 방법을 설명하기 위한 도면.

도 3은 종래의 디지털 신호 처리기의 명령어 처리 장치를 설명하기 위한 구성 블록도.

도 4는 본 발명에 따른 디지털 신호 처리기의 명령어 처리 장치를 설명하기 위한 구성 블록도.

도 5는 도 4에 도시된 명령어 엔코더의 상세 구성 블록도.

* 도면의 주요 부분에 대한 설명

30 : 명령어 디코딩 및 제어부

40 : 명령어 엔코더

50 : 제어신호 디코딩부

60 : 실행부

상기 목적을 달성하기 위한 본 발명에 따른 디지털 신호 처리기의 명령어 처리 장치는 명령어의 기능과 특성에 따라 이를 분류하기 위하여 각 명령어를 엔코딩하는 명령어 엔코딩부, 각 명령어에 대응되는 제어신호를 분류하기 위하여 이를 엔코딩하고, 모든 명령어에 공통되는 공통 제어신호를 발생하는 제어신호 엔코딩부, 상기 제어신호 엔코딩부에서 엔코딩된 제어신호를 각 타입별로 디코딩하는 제어신호 디코딩부, 및 상기 제어신호 디코딩부 및 상기 제어신호 엔코딩부로부터 입력되는 제어신호에 따라 각 명령어를 실행하는 실행부를 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 4는 본 발명에 따른 디지털 신호 처리기의 명령어 처리 장치를 설명하기 위한 구성 블록도를 도시한 것으로, 도면 부호 40은 명령어 엔코더(encoder)를, 50은 제어신호 디코딩부를, 그리고 60은 실행부를 각각 나타낸 것이다.

먼저, 명령어 엔코더(40)는 명령어 엔코딩부(42)와 제어신호 엔코딩부(44)로 구성되며, 명령어 및 제어신호를 엔코딩하여 유사한 동작을 수행하는 명령어 및 관련 제어신호를 분류한다. 즉, 미리 정한 유사한 동작을 수행하는 명령어들을 그 특성과 기능에 따라 분류한다. 또한, 유사한 동작을 수행하는 명령어들은 해당 실행 부분도 거의 동일하기 때문에 제어신호의 경로가 비슷하게 된다. 따라서, 분류된 명령어들에 따라서 해당 제어신호들을 엔코딩하여 이를 분류한다.

제어신호 디코딩부(50)는 타입별로 분류된 각 제어신호들의 디코딩을 수행하며, 타입별로 하나씩의 해당 디코딩부가 존재한다.

실행부(60)는 제어신호 디코딩부(50) 및 제어신호 디코딩부(44)로부터 인가되는 제어신호에 따라 해당 명령어를 실행하는 부분으로, 타입별 1개씩 실행부를 가진다.

도 5는 도 4에 도시된 명령어 디코더(40)에 대한 상세 블록도를 도시한 것으로, 명령어 디코딩부(42)는 n개의 부분으로 구분되며, 제어신호 엔코딩부(44)는 n개의 엔코딩부(46)와 공통 제어신호 발생부(45)로 구성된다.

이때, 공통 제어신호 발생부(45)는 모든 명령어들에서 동일한 제어신호들을 모아 놓은 것으로, 기본적인 명령어들의 페치(fetch) 동작 등이 이에 해당한다. 즉, 모든 명령어들이 공통적으로 발생하는 제어신호들을 공통적으로 발생하도록 하여 제어신호 전송 경로를 줄이는데 그 목적이 있다.

이하, 도 4 및 도 5를 참조하여 본 발명에 따른 디지털 신호 처리기의 명령어 처리 장치의 동작을 상세히 설명하면 다음과 같다.

디지털 신호 처리기의 명령어를 처리하는데 있어서, RISC 방식의 명령어 처리 방식에서 각 파이프라인 단계마다 동일한 동작을 수행하는 명령어들을 분류할 수 있다. 명령어 상호간에 많은 동작이 비숫한 경우가 많다. 특히, 명령어의 페치 동작과 디코딩 과정은 모든 명령어들이 동일하게 수행해야 하고, 해당 명령어의 실행할 때만 각 명령어마다 독특한 동작을 하게 된다. 따라서, 명령어들이 동일하게 동작하는 부분과 특별한 동작을 수행하는 부분을 분류하고, 분류된 명령어를 엔코딩한 후, 해당 명령어에 대응되는 제어신호들을, 즉 특별한 동작을 수행하는 부분의 제어신호들을 이진(binary) 엔코딩을 수행한 후, 제어신호 디코딩 부분을 제어신호를 받아들이는 실행 부분에 둔다면 제어신호의 개수를 많이 줄일 수 있게 된다. 또한, 모든 명령어에 공통되는 공통 제어신호는 별도로 발생한 후, 직접 명령어 실행부에 입력하도록 한다. 엔코딩하지 않았을 때, 제어신호의 수를 n개라 한다면 엔코딩했을 때는 최대 log₂n까지 줄일 수 있게 된다. 예를 들어, 제어신호의 수가 256개이라면 엔코딩하게 되면 8개로 줄게 된다. 그런데, 엔코딩 부분과 디코딩 부분이 추가되어야 하므로 칩 면적이 증가하게 되나, 제어신호를 전송하기 위한 금속 와이어의 수가 줄어드는 것으로 충분한 보상이 가능하다. 또한, 제어신호를 구동하는 드라이버의 수가 줄어들게 되므로 소비되는 전력도 줄어들게 되고, 드라이버 수가 줄게 되므로 칩 면적도 줄일 수 있다. 따라서, 많은 제어신호를 가지는 디지털 신호 처리기에서는 본 발명을 적용함에 의해 칩 면적의 감소와, 와이어 수가 감소에 따른 신호 지연 요인의 감소로 인하여 프로세서의 성능 향상에도 크게 도움이 된다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명에 따른 디지털 신호 처리기의 명령어 처리 장치 및 그 방법은 각 명령어의 기능 및 특성에 따라 동일하게 동작하는 부분과 특별한 동작을 수행하는 부분을 나누고, 특별한 동작을 수행하는 부분을 엔코딩한 후, 이에 대한 엔코딩 부분을 실행부에 둠으로써 제어신호를 위한 경로의 수를 크게 줄일 수 있게 된다. 따라서, 제어신호 전송을 위한 와이어 라우팅 면적이 크게 줄게 되므로 칩 면적을 줄일 수 있을 뿐만 아니라 신호 지연 문제를 해소할 수 있고 또한 소비 전력을 크게 줄일 수 있다는 효과가 있다.

Claims (5)

1. 명령어의 기능과 특성에 따라 이를 분류하기 위하여 각 명령어를 엔코딩하는 명령어 엔코딩부;

   각 명령어에 대응되는 제어신호를 분류하기 위하여 이를 엔코딩하고, 모든 명령어에 공통되는 공통 제어신호를 발생하는 제어신호 엔코딩부;

   상기 제어신호 엔코딩부에서 엔코딩된 제어신호를 각 타입별로 디코딩하는 제어신호 디코딩부; 및

   상기 제어신호 디코딩부 및 상기 제어신호 엔코딩부로부터 입력되는 제어신호에 따라 각 명령어를 실행하는 실행부를 포함하는 것을 특징으로 하는 디지털 신호 처리기의 명령어 처리 장치.
2. 제1항에 있어서, 상기 제어신호 엔코딩부는 모든 명령어에 공통된 제어신호를 발생하는 공통제어신호 발생부; 및

   각 타입별 명령어들을 엔코딩하는 제어신호 엔코딩부를 포함하는 것을 특징으로 하는 디지털 신호 처리기의 명령어 처리 장치.
3. 제1항에 있어서,

   상기 제어신호 엔코딩부는 이진수로 엔코딩하는 것을 특징으로 하는 디지털 신호 처리기의 명령어 처리 장치.
4. 각 명령어의 기능과 특성에 따라 유사 동작을 수행하는 명령어끼리 타입별로 분류하고, 분류된 명령어들을 엔코딩하는 제1단계;

   각 명령어에 대응하는 제어신호를 분류하여 엔코딩하고, 모든 명령어에 대해 동일한 제어신호를 공통 발생하는 제2단계;

   엔코딩된 제어신호들을 디코딩하는 제3단계;

   상기 제2단계에서 발생된 공통 제어신호와, 상기 제3단계에서 디코딩된 제어신호에 따라 해당 명령어를 실행하는 제4단계를 포함하는 것을 특징으로 하는 디지털 신호 처리기의 명령어 처리 방법.
5. 제4항에 있어서,

   상기 제2단계에서 제어신호의 엔코딩은 이진 엔코딩인 것을 특징으로 하는 디지털 신호 처리기의 명령어 처리 방법.