CN1246786C - 带有快速中断的数字信号处理器 - Google Patents
带有快速中断的数字信号处理器 Download PDFInfo
- Publication number
- CN1246786C CN1246786C CN 03115475 CN03115475A CN1246786C CN 1246786 C CN1246786 C CN 1246786C CN 03115475 CN03115475 CN 03115475 CN 03115475 A CN03115475 A CN 03115475A CN 1246786 C CN1246786 C CN 1246786C
- Authority
- CN
- China
- Prior art keywords
- unit
- digital data
- signal processor
- digital signal
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
一种带有快速中断的数字信号处理器，属于数字信号处理技术领域。主要包括：程序控制单元、指令选取控制模块，程序控制单元中包括下一条指令选取控制模块，指令寄存器连接到指令选取控制模块上。本发明数字信号处理器的快速中断可以在中断信号到来时不用清空现有的流水线，同时当中断服务程序结束时也不需要额外的时钟周期来恢复芯片处理中断前的状态。这样对于每个中断操作可以节约五到七个时钟周期，大大提高了系统的效率。
Description
技术领域
本发明涉及的是一种数字信号处理器，特别是一种带有快速中断的数字信号处理器，属于属于数字信号处理技术领域。
背景技术
1999年美国学术出版社(Academic Press)出版的《数字信号处理器集成电路(DSP Integrated Circuits)》(作者：Lars Wanhammar)公开了一种现有常规的数字信号处理器。在数字信号处理运算过程中，需要处理中断服务程序的情况在现代的数字信号处理器应用中中断越来越频繁的出现，现有的中断处理机制需要在得到有效中断信号时，首先清空现有的流水线，这需要等待若干个时钟周期，然后才开始中断向量地址的截取，从而运行中断服务程序。当中断服务程序结束后，还需要等待几个时钟周期以用于恢复当时系统的状态。整个中断的过程，不计服务程序本身的运行时间，额外的时间开销需要五到七个时钟周期，这一部分时间在整个芯片运作过程中没有起到任何实质的作用。原有的中断机制的设计对于芯片的整体效率而言是非常低的。
发明内容
本发明的目的在于克服现有技术中的不足，提供一种带有快速中断的数字信号处理器，这种快速中断可以在中断信号到来时不用清空现有的流水线，同时当中断服务程序结束时也不需要额外的时钟周期来恢复芯片处理中断前的状态。这样对于每个中断操作可以节约五到七个时钟周期，大大提高了系统的效率。
本发明是通过如下的技术方案实现的，本发明主要包括：地址发生器单元、指令译码单元、数字数据处理单元、数字数据存储器、程序控制单元、指令选取控制模块，程序控制单元中包括下一条指令选取控制模块，指令寄存器连接到指令选取控制模块上，指令译码单元连接到程序控制单元，程序控制单元连接到地址发生单元、指令译码单元和数字数据处理单元，数字数据处理单元双向连接到数字数据存储器，地址发生器单元由地址总线连接到数字数据存储器，同时数字数据存储器由数据总线连接到地址发生器单元、指令译码单元和数字数据处理单元，数字数据总线与数字数据存储器相连，地址发生器单元生成访问数字数据存储器的地址，程序控制单元根据所述指令生成控制所述数字信号处理器的其他单元的操作的命令信号。
数字数据存储器存储提供要由所述数字信号处理器操作的数字数据。指令译码单元为所述数字信号处理器提取构成程序的指令，并把指令翻译成控制信号和数据信号。数字数据处理单元根据控制信号对输入的数据进行数字运算或者逻辑运算。
本发明的数字信号处理器的工作原理如下：首先根据指令寄存器中的值判断下一条指令是否是跳转指令，如果不是跳转指令，就把中断服务程序的起始地址送到下一条指令的取址寄存器上，如果是跳转指令，程序的运行过程如同一般操作一样。
本发明具有实质性特点和显著进步，可以在中断信号到来时不用清空现有的流水线而运行中断服务程序，同时当中断服务程序结束时也不需要额外的时钟周期来恢复芯片处理中断前的状态。这样大大提高了程序运行的效率。
附图说明
图1本发明数字信号处理器的结构框图
图2本发明数字信号处理器中程序控制单元的快速中断处理部分的结构框图
具体实施方式
如图1所示，数字信号处理器核心5具有程序控制单元1、地址发生器单元2、指令译码单元3、和数字数据处理单元4，数字数据存储器6与数字信号处理器核心5相连。指令译码单元3把指令码翻译成数字信号处理器核心5内部的代表指令意义的控制信号，这些所述的控制信号连接到程序控制单元1，程序控制单元1向地址发生单元2、指令译码单元3和数字数据处理单元4发出控制这些模块工作所需的控制信号。数字数据处理单元接受来自数字数据存储器6的数据，对其进行运算。地址发生器单元2进行地址运算，地址运算的结果通过地址总线连接到数字数据存储器6上。数字数据存储器6根据地址发生器单元2产生的地址把相应的数字数据放到数据总线上，所述的数据总线连接到指令译码单元3和数据处理单元4，为它们提供指令和操作数。
如图2所示，快速中断处理控制是程序控制模块中的一部分，中断服务程序的起始地址。在指令选取控制模块15中，新的程序值的生成是根据指令寄存器16中的信号的不同而不同的。新的程序值传输到芯片的数字数据存储器6中，系统据此得到访问程序内存的地址。原始程序值总线和中断向量地址总线分别连接到指令选取控制模块15的两个输入端，当指令寄存器16中的值表示为跳转语句时，指令选取控制模块15选择原始程序值总线的信号放到新的程序值总线上，如果指令寄存器16中的值为非跳转语句时，指令选取控制模块15选择中断向量地址总线的信号放到新的程序值总线上。
举例来说，当指令寄存器16中的值表示为JSR指令时，指令选取控制模块15选择原始程序值总线的信号放到新的程序值总线上，如果指令寄存器16中的值为非跳转语句时，指令选取控制模块15选择中断向量地址总线的信号放到新的程序值总线上。这个地址值为内存空间的低端地址，比如0x002。
Claims (4)
1.一种具有带有快速中断的数字信号处理器，主要包括：地址发生器单元(2)、指令译码单元(3)、数字数据处理单元(4)、数字数据存储器(6)，其特征在于还包括程序控制单元(1)，程序控制单元(1)中包括指令选取控制模块(15)，指令寄存器连接到指令选取控制模块(15)上，指令译码单元(3)连接到程序控制单元(1)，程序控制单元(1)连接到地址发生单元、指令译码单元(3)和数字数据处理单元(4)，数字数据处理单元(4)双向连接到数字数据存储器(6)，地址发生器单元(2)由地址总线连接到数字数据存储器(6)，同时数字数据存储器(6)由数据总线连接到地址发生器单元(2)、指令译码单元(3)和数字数据处理单元(4)，数字数据总线与数字数据存储器(6)相连，地址发生器单元(2)生成访问数字数据存储器(6)的地址，程序控制单元(1)根据所述指令生成控制所述数字信号处理器的其他单元的操作的命令信号。
2.根据权利要求1所述的带有快速中断的数字信号处理器，其特征是，数字数据存储器(6)存储提供要由所述数字信号处理器操作的数字数据。
3.根据权利要求1所述的带有快速中断的数字信号处理器，其特征是，指令译码单元(3)为所述数字信号处理器提取构成程序的指令，并把指令翻译成控制信号和数据信号。
4.根据权利要求1所述的带有快速中断的数字信号处理器，其特征是，数字数据处理单元(4)根据控制信号对输入的数据进行数字运算或者逻辑运算。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03115475 CN1246786C (zh) | 2003-02-20 | 2003-02-20 | 带有快速中断的数字信号处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03115475 CN1246786C (zh) | 2003-02-20 | 2003-02-20 | 带有快速中断的数字信号处理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1523511A CN1523511A (zh) | 2004-08-25 |
| CN1246786C true CN1246786C (zh) | 2006-03-22 |
Family
ID=34284300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03115475 Expired - Fee Related CN1246786C (zh) | 2003-02-20 | 2003-02-20 | 带有快速中断的数字信号处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1246786C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661446B (zh) * | 2008-08-29 | 2011-04-06 | 智微科技股份有限公司 | 总线的存取方法 |
| CN105930133B (zh) * | 2016-04-19 | 2018-08-17 | 南京亚派科技股份有限公司 | 一种基于单片机系统的串行指令的发送方法 |
-
2003
- 2003-02-20 CN CN 03115475 patent/CN1246786C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1523511A (zh) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0740249B1 (en) | Data processing device with coprocessor | |
| KR100533296B1 (ko) | 리드/모디파이/라이트 유닛을 갖는 시스템 | |
| US6772355B2 (en) | System and method for reducing power consumption in a data processor having a clustered architecture | |
| WO1999014666A2 (en) | Data processor with parallel decoding and execution of data and address instructions | |
| CN105975252A (zh) | 一种处理指令的流水线的实现方法、装置及处理器 | |
| US7779240B2 (en) | System and method for reducing power consumption in a data processor having a clustered architecture | |
| JPH0594546A (ja) | デジタルプロセツサ | |
| CN100451951C (zh) | Risc cpu中的5+3级流水线设计方法 | |
| CN1246786C (zh) | 带有快速中断的数字信号处理器 | |
| CN101790719A (zh) | 低开销/省电处理器同步机制及其应用 | |
| KR19980018065A (ko) | 스칼라/벡터 연산이 조합된 단일 명령 복수 데이터 처리 | |
| JP5157129B2 (ja) | 情報処理装置およびその回路設計方法 | |
| CN105183697B (zh) | 嵌入式rsic‑dsp处理器系统及构建方法 | |
| US20050066151A1 (en) | Method and apparatus for handling predicated instructions in an out-of-order processor | |
| EP0898226B1 (en) | Data processor with register file and additional substitute result register | |
| CN202720631U (zh) | 基于单/双发射指令集的微处理器指令处理系统 | |
| CN103218207A (zh) | 基于单/双发射指令集的微处理器指令处理方法及系统 | |
| US5925122A (en) | Data processing unit which pre-fetches instructions of different lengths to conduct processing | |
| CN102043755B (zh) | 可重组态处理装置及其系统 | |
| CN105740179A (zh) | 并行数据采集系统 | |
| CN1255740C (zh) | 带有可重构系统硬件栈的数字信号处理器 | |
| US20020087834A1 (en) | System and method for encoding constant operands in a wide issue processor | |
| CN101539849A (zh) | 一种处理器以及一种寄存器选通方法 | |
| Lyons | Meeting the embedded design needs of automotive applications [RISC instruction set architecture] | |
| JP3729142B2 (ja) | 並列演算処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI JIAOTONG UNIV.; APPLICANT Free format text: FORMER OWNER: SHANGHAI HANXIN SEMICONDUCTOR TECHNOLOGY CO., LTD. Effective date: 20051111 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20051111 Address after: 200240 No. 800, Dongchuan Road, Shanghai, Minhang District Applicant after: Shanghai Jiao Tong University Co-applicant after: Shanghai Jiaotong University Han Yuan Technology Co., Ltd. Address before: 201109 Shanghai Jianchuan Road No. 468 Applicant before: Shanghai Hanxin Semiconductor Technology Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060322 |