KR20010004896A - 액정 디스플레이 컨트롤러의 자동 리셋 회로 - Google Patents

Abstract

본 발명은 액정 디스플레이의 구동 회로에 있어서, 액정 디스플레이 컨트롤러에서 오동작이 발생하는 경우에 자동으로 컨트롤러를 리셋시킬 수 있는 자동 리셋 회로에 관한 것이다.

본 발명은 액정 디스플레이 컨트롤러의 자동 리셋 회로에 있어서, 액정 디스플레이 컨트롤러에서 출력되는 신호를 이용하여 상기 컨트롤러의 동작 상태를 감지하기 위한 감지 수단과; 상기 감지 수단의 출력 신호에 따라 컨트롤러에서 오동작이 발생하는 경우에 자동으로 컨트롤러를 리셋시키기 위한 리셋 신호 발생부를 포함한다.

Description

액정 디스플레이 컨트롤러의 자동 리셋 회로{Auto reset circuit for Liquid Crystal Display controller}

본 발명은 액정 디스플레이(Liquid Crystal Display)의 컨트롤러(Controller)에 관한 것으로서, 보다 구체적으로는 액정 디스플레이 컨트롤러에서 출력되는 신호를 이용하여 상기 컨트롤러의 동작 상태를 감지하고, 컨트롤러에서 오동작이 발생하는 경우에 컨트롤러를 자동으로 리셋시키는 액정 디스플레이 컨트롤러의 자동 리셋 회로에 관한 것이다.

박막 트랜지스터-액정 디스플레이(Thin Film Transistor-Liquid Crystal Display: TFT-액정 디스플레이)의 모듈(Module)에는 상기 모듈에 오동작이 발생했을 경우에, 상기 모듈을 초기화시켜서 정상적인 동작을 수행하도록 하는 리셋 회로가 요구된다. 이와 같은 리셋 회로는 저항(Resistor)과 커패시터(Capacitor)를 이용하거나, 또는 여기에 리셋용 집적 회로(Integration Circuit: IC)를 사용하여 상승 시간(Rising Time)을 줄이는 방식을 사용하여 왔다.

그러나, TFT-액정 디스플레이 모듈이 동작하는 과정에서 인터페이스(Interface) 신호의 오류로 인해 타이밍(Timing) 컨트롤러에 오동작이 발생하는 경우에, 상기와 같은 종래의 리셋 회로는 이를 감지하지 못하여 리셋 기능을 수행하지 못한다. 결국, 액정 디스플레이 컨트롤러에 의한 오동작의 경우에는 시스템(System)을 수동으로 다시 시작시키는 수밖에 없는 문제점이 있다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로서, 액정 디스플레이 컨트롤러에서 출력되는 신호를 이용하여 컨트롤러에서 오동작이 발생하는 경우에 이를 감지하여 상기 컨트롤러를 자동으로 리셋시키는 회로를 제공하는 것을 목적으로 한다.

도 1은 본 발명의 실시예에 따른 액정 디스플레이 컨트롤러의 자동 리셋 회로도,

도 2는 본 발명의 실시예에 따른 액정 디스플레이 컨트롤러의 자동 리셋 회로에 있어서, 입력 신호에 따른 출력 신호의 파형을 나타낸 도면.

(도면의 주요 부분에 대한 부호의 명칭)

10: 감지 수단 20: 리셋 신호 발생부

11, 12, 13: D 플립 플롭 XOR1, XOR2: 배타적 OR 게이트

OR: OR 게이트

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 액정 디스플레이 컨트롤러의 자동 리셋 회로에 있어서, 액정 디스플레이 컨트롤러에서 출력되는 신호를 이용하여 상기 컨트롤러의 동작 상태를 감지하기 위한 감지 수단과; 상기 감지 수단의 출력 신호에 따라 컨트롤러에서 오동작이 발생하는 경우에 컨트롤러를 자동으로 리셋시키는 리셋 신호 발생부를 포함하는 것을 특징으로 한다.

상기 컨트롤러의 출력 신호는 1 프레임의 주기로 반전하는 프레임 신호를 이용하는 것을 특징으로 한다.

상기 감지 수단은 컨트롤러의 프레임 신호와 비교하기 위한 신호로서, 1 프레임의 주기를 가지는 수직 동기 신호(Vertical Synchronizing Pulse: Vsync)를 이용하는 것을 특징으로 한다.

상기 감지 수단은 액정 디스플레이 컨트롤러의 출력 신호와 수직 동기 신호를 비교하여 컨트롤러의 오동작을 감지하기 위한 다수의 D 플립 플롭(D Flip Flop)으로 이루어지는 것을 특징으로 한다.

상기 리셋 신호 발생부는 감지 수단을 구성하는 다수의 D 플립 플롭 중에서 해당하는 출력 신호를 입력으로 하는 배타적 OR 게이트(Exclusive OR Gate)와 상기 배타적 OR 게이트의 출력 신호를 입력으로 하는 OR 게이트로 이루어지는 것을 특징으로 한다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

도 1은 본 발명의 실시예에 따른 액정 디스플레이 컨트롤러의 자동 리셋 회로를 도시한 것이다. 도 1을 참조하면, 본 발명은 컨트롤러에서 출력되는 신호(Fr)를 입력으로 하여 컨트롤러의 동작 상태를 감지하기 위한 감지 수단(10)과; 상기 감지 수단(10)의 출력 신호를 이용하여 컨트롤러에서 오동작이 발생하는 경우에 컨트롤러를 자동으로 리셋시키기 위한 신호(Reset)를 발생시키는 리셋 신호 발생부(20)로 이루어진다.

이 때, 액정 디스플레이 컨트롤러의 동작 상태를 감지하기 위하여 상기 컨트롤러에서 1 프레임 주기로 반전되는 프레임 신호(Fr)를 입력 신호로 하고, 상기 프레임 신호(Fr)와 비교하기 위한 신호로 1 프레임 단위의 주기를 가지는 수직 동기 신호(Vsync)를 이용한다.

상기 감지 수단(10)은 컨트롤러의 프레임 신호(Fr)를 입력 신호로 하고, 수직 동기 신호(Vsync)를 클럭 신호로 제공받는 제 1 D 플립 플롭(11)과 상기 제 1 D 플립 플롭(11)의 출력 신호(Q1)를 입력 신호로 하고, 수직 동기 신호(Vsync)를 클럭 신호로 제공받는 제 2 D 플립 플롭(12)과 상기 제 2 D 플립 플롭(12)의 출력 신호(Q2)를 입력 신호로 하고, 수직 동기 신호(Vsync)를 클럭 신호로 제공받는 제 3 D 플립 플롭(13)으로 이루어진다. 이 때, 상기 제 1 및 제 2 D 플립 플롭(11, 12)의 클리어 단자(CLRb1, CLRb2)와 프리셋 단자(PRESETb1, PRESETb2)에는 각각 전원 전압(Vcc)과 지연된 전원 전압(Vcc_d)이 인가되고, 제 3 D 플립 플롭(13)은 상기와 반대로 클리어 단자(CLRb3)에는 지연된 전원 전압(Vcc_d)이 인가되고, 프리셋 단자(PRESETb3)에는 전원 전압(Vcc)이 인가된다.

상기 리셋 신호 발생부(20)는 상기 제 1 D 플립 플롭(11)의 출력 신호(Q1)와 제 2 D 플립 플롭(12)의 출력 신호(Q2)를 입력으로 하는 제 1 배타적 OR 게이트(XOR1)와, 상기 제 2 D 플립 플롭(12)의 출력 신호(Q2)와 제 3 D 플립 플롭(13)의 반전 출력 신호(QB3)를 입력으로 하는 제 2 배타적 OR 게이트(XOR2)와 상기 제 1 및 제 2 배타적 OR 게이트(XOR1, XOR2)의 출력 신호를 입력으로 하는 OR 게이트(OR)로 이루어진다.

상기와 같은 구조의 본 발명은 수직 동기 신호(Vsync)를 이용하여 컨트롤러 프레임 신호(Fr)가 1 프레임마다 극성이 바뀌는 것을 감지함으로써 상기 컨트롤러의 동작 상태를 판별하는데, 1 프레임마다 컨트롤러 프레임 신호(Fr)의 극성이 바뀌면 컨트롤러가 정상적으로 동작하는 것으로 인식하고, 프레임이 바뀌는 경우에 컨트롤러 프레임 신호(Fr)의 극성이 바뀌지 않으면 컨트롤러에서 오동작이 발생했음을 인식하여 컨트롤러를 초기화시키기 위한 리셋 신호(Reset)를 발생한다.

상기한 바와 같은 본 발명의 실시예에 따른 액정 디스플레이 컨트롤러의 자동 리셋 회로의 동작을 도 2의 신호 파형을 참조하여 자세히 설명하면 다음과 같다.

감지 수단(10)의 제 1 내지 제 3 D 플립 플롭(11, 12, 13)은 상승 에지(Edge)에서 동작하는 플립 플롭(Positive Edge Triggered Flip Flop)일 수도 있고, 하강 에지에서 동작하는 플립 플롭(Negative Edge Triggered Flip Flop)일 수도 있는데, 도 2에서는 상승 에지에서 동작하는 플립 플롭의 경우를 도시하였다.

상기 감지 수단(10)을 구성하는 제 1 내지 제 3 D 플립 플롭(11, 12, 13)은 하이 상태로 인가되는 전원 전압(Vcc)과 지연된 전원 전압(Vcc_d)에 의해 각 출력 단자(Q1, Q2, Q3)가 1, 1, 0으로 초기화된다. 따라서, 리셋 신호 발생부(20)의 제 1 및 제 2 배타적 OR 게이트(XOR1, XOR2)는 모두 하이 상태의 입력 신호에 의해 로우 상태의 신호를 출력하고 OR 게이트(OR)는 그에 따라 로우 상태의 리셋 신호(Reset)를 발생한다.

이 때, 수직 동기 신호(Vsync)가 로우 상태에서 하이 상태로 천이(V1)되는 클럭이 제 1 내지 제 3 D 플릅 플롭(11, 12, 13)의 클럭 단자(C)에 인가되면, 로우 상태의 컨트롤러 프레임 신호(Fr)에 의해 제 1 내지 제 3 D 플릅 플롭(11, 12, 13)의 출력 단자(Q1, Q2, Q3)는 각각 0, 1, 1로 바뀌고, 리셋 신호(Reset)는 로우 상태에서 하이 상태로 천이(21)된다. 컨트롤러를 초기화 시키기 위한 로우 상태에서 하이 상태로 천이하는 리셋 신호가 발생되는 것이다.

다시 수직 동기 신호(Vsync)가 로우 상태에서 하이 상태로 천이(V2)하여 제 1 내지 제 3 D 플릅 플롭(11, 12, 13)에 클럭이 인가되면, 이 때의 프레임 신호(Fr)는 하이 상태로 바뀐 상태이기 때문에, 제 1 내지 제 3 D 플릅 플롭(11, 12, 13)의 출력 단자(Q1, Q2, Q3)는 1, 0, 1로 되어 리셋 신호(Reset)는 하이 상태를 유지한다.

상기와 같이 수직 동기 신호(Vsync)가 로우 상태에서 하이 상태로 천이하는 1 프레임마다 컨트롤러의 프레임(Fr) 신호의 극성이 바뀌면, 제 1 내지 제 3 D 플릅 플롭의 출력 단자(Q1, Q2, Q3)는 각각 1, 0, 1 또는 0, 1, 0의 상태를 반복하게 된다. 이 때, 리셋 신호 발생부(20)는 상기의 1, 0, 1 또는 0, 1, 0의 신호에 의해 하이 상태의 리셋 신호(Reset)를 유지하는 것이다.

반대로, 초기에 컨트롤로의 프레임 신호(Fr)가 하이 상태로 있는 경우에는 제 1 내지 제 3 D 플립 플롭(11, 12, 13)의 출력 단자(Q1, Q2, Q3)가 1, 1, 0의 상태에 있다가, 수직 동기 신호(Vsync)의 상승 에지 부분에서 1, 1, 1의 상태로 바뀌어 마찬가지로 리셋 신호(Reset)가 로우 상태에서 하이 상태로 천이하여 컨트롤러는 초기화된다. 그 후, 제 1 내지 제 3 D 플릅 플롭의 출력 단자(Q1, Q2, Q3)는 1, 0, 1 → 0, 1, 0 → 1, 0, 1의 상태로 순차적으로 천이하여 리셋 신호(Reset)는 하이 상태를 유지한다. 즉, 컨트롤러 프레임 신호(Fr)가 프레임마다 극성이 변하여 제 1 내지 제 3 D 플립 플롭(11, 12, 13)을 통하여 1의 신호와 0의 신호가 교대로 전달되면, 리셋 신호(Reset)는 하이 상태를 유지하게 되어 컨트롤러는 정상적인 동작을 수행하고 있음을 나타낸다.

그러나, 컨트롤러에서 오동작이 발생하여 프레임 신호(Fr)가 1 프레임마다 극성이 변하지 않게 되면, 제 1 내지 제 3 D 플릅 플롭의 출력 단자(Q1, Q2, Q3)는 1, 1, 0 또는 0, 0, 1을 출력하여, 상기 감지 수단(10)은 2 프레임 동안 컨트롤러의 프레임 신호(Fr)가 변하지 않았음을 감지하게 된다.

컨트롤러에서 오동작이 발생(22)한 경우를 가정하면, 오동작이 발생하기 이전에 수직 동기 신호(Vsync)의 상승 에지(V6)의 경우에는 프레임 신호(Fr)가 하이 상태로 인식되고, 오동작이 발생한 다음 상승 에지(V7)의 경우에는 프레임 신호(Fr)가 로우 상태로 인식되기 때문에 컨트롤러의 동작은 정상적으로 인식되어 리셋 신호(Reset)가 하이 상태를 유지한다. 그러나, 다음 상승 에지(V8)에서도 프레임 신호(Fr)가 바로 전의 상태와 동일한 로우 상태로 인식되면 제 1 내지 제 3 D 플릅 플롭의 출력 단자(Q1, Q2, Q3)는 0, 0, 1로 바뀌게 된다.

그 결과, 리셋 신호 발생부(20)의 제 1 및 제 2 배타적 OR 게이트(XOR1, XOR2)에는 모두 0의 신호가 인가되어 리셋 신호(Reset)는 로우 상태로 천이(23)되고, 그 다음 상승 에지(V9)에서 리셋 신호(Reset)는 하이 상태로 천이(24)하여 컨트롤러를 초기화시키게 된다.

이상에서 자세히 설명된 바와 같이, 본 발명의 액정 디스플레이 컨트롤러의 자동 리셋 회로에 따르면, 컨트롤러에서 오동작이 발생하는 경우에 자동으로 리셋시킴으로써 액정 디스플레이를 수동으로 재시작하지 않고도 컨트롤러를 초기화시킬 수 있다.

따라서, 액정 디스플레이 모듈의 동작을 더욱 안정화시킬 수 있고, 제품의 신뢰도를 향상시킬 수 있는 이점이 있다.

이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

1. 액정 디스플레이 컨트롤러에서 오동작이 발생하는 경우에 상기 컨트롤러를 자동으로 리셋시키기 위한 회로에 있어서,

   컨트롤러에서 출력되는 프레임 신호와 수직 동기 신호를 입력으로 하여 상기 컨트롤러의 동작 상태를 감지하기 위한 감지 수단과;

   상기 감지 수단의 출력 신호를 이용하여 컨트롤러에서 오동작이 발생하는 경우에 상기 컨트롤러를 리셋시키기 위한 리셋 신호를 발생하는 리셋 신호 발생부로 이루어지는 것을 특징으로 하는 액정 디스플레이 컨트롤러의 자동 리셋 회로.
2. 제 1 항에 있어서, 상기 감지 수단은

   컨트롤러의 프레임 신호를 입력 신호로 하고, 수직 동기 신호를 클럭 신호로 제공받는 제 1 D 플립 플롭과;

   상기 제 1 D 플립 플롭의 출력 신호를 입력 신호로 하고, 수직 동기 신호를 클럭 신호로 제공받는 제 2 D 플립 플롭과;

   상기 제 2 D 플립 플롭의 출력 신호를 입력 신호로 하고, 수직 동기 신호를 클럭 신호로 제공받는 제 3 D 플립 플롭으로 이루어져서,

   상기 제 1 및 제 2 D 플립 플롭의 클리어 단자와 프리셋 단자에는 전원 전압과 지연된 전원 전압이 각각 인가되고,

   제 3 D 플립 플롭의 클리어 단자와 프리셋 단자에는 지연된 전원 전압과 전원 전압이 각각 인가되는 것을 특징으로 하는 액정 디스플레이 컨트롤러의 자동 리셋 회로.
3. 제 1 및 제 2 항에 있어서, 상기 리셋 신호 발생부는

   상기 제 1 및 제 2 D 플립 플롭의 출력 신호를 입력으로 하는 제 1 배타적 OR 게이트와;

   상기 제 2 D 플립 플롭의 출력 신호와 제 3 D 플립 플롭의 반전 출력 신호를 입력으로 하는 제 2 배타적 OR 게이트와;

   상기 제 1 및 제 2 배타적 OR 게이트의 출력 신호를 입력으로 하여 리셋 신호를 발생하기 위한 OR 게이트로 이루어지는 것을 특징으로 하는 액정 디스플레이 컨트롤러의 자동 리셋 회로.