KR20010004340A - structure of printed circuit board for semiconductor package and manufacturing method of good printed circuit board strip removed reject unit - Google Patents
structure of printed circuit board for semiconductor package and manufacturing method of good printed circuit board strip removed reject unit Download PDFInfo
- Publication number
- KR20010004340A KR20010004340A KR1019990024969A KR19990024969A KR20010004340A KR 20010004340 A KR20010004340 A KR 20010004340A KR 1019990024969 A KR1019990024969 A KR 1019990024969A KR 19990024969 A KR19990024969 A KR 19990024969A KR 20010004340 A KR20010004340 A KR 20010004340A
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- circuit board
- board unit
- cutting line
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0486—Replacement and removal of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/08—Monitoring manufacture of assemblages
- H05K13/0895—Maintenance systems or processes, e.g. indicating need for maintenance
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Operations Research (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
본 발명은 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조 방법에 관한 것으로, 보다 상세하게 설명하면 인쇄회로기판 스트립에서 불량 인쇄회로기판 유닛을 양호한 인쇄회로기판 유닛으로 교체하여 반도체패키지 제조 공정에서 반도체칩, 접착제, 봉지재 및 솔더 볼 등의 사용량을 줄여, 인쇄회로기판 및 반도체패키지의 생산원가를 줄일 수 있는 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조 방법에 관한 것이다.The present invention relates to a structure of a printed circuit board strip for a semiconductor package and to a method for manufacturing a good printed circuit board strip in which a defective unit is removed. More particularly, the present invention relates to a poor printed circuit board unit in a printed circuit board strip. By replacing the unit with the semiconductor chip, adhesive, encapsulant, and solder balls in the semiconductor package manufacturing process, the printed circuit board strip structure and defective unit can be eliminated, which can reduce the production cost of the printed circuit board and the semiconductor package. A preferred method of making a printed circuit board strip.
일반적으로, 반도체패키지용 인쇄회로기판은 반도체칩의 회로 설계에 입각하여 반도체칩의 입출력 패드가 접속되는 회로패턴을 포토 에칭(photo etching) 등의 기술에 의해 강체 또는 유연성(세라믹 또는 유기질)의 섭스트레이트(substrate, 수지층) 위에 적층시킨 기판으로 그 용도는 메인보드(main board)로의 전기 배선과 반도체칩 장착의 두 기능을 동시에 수행하는 자재를 말한다.In general, a printed circuit board for a semiconductor package has a rigid or flexible (ceramic or organic) subtraction of a circuit pattern to which an input / output pad of a semiconductor chip is connected based on a circuit design of a semiconductor chip by a technique such as photo etching. It is a substrate laminated on a straight layer (resist layer), and its use refers to a material that simultaneously performs two functions, electrical wiring to a main board and semiconductor chip mounting.
이러한 인쇄회로기판은 얇은 구리 박막을 적층시킨 섭스트레이트를 출발 재료로 하여 불필요한 부분을 에칭(etching) 방법 등으로 제거함으로써 회로패턴을 형성하는 에치드 포일(etched foil) 방법 또는 섭스트레이트 재료의 필요한 회로패턴 부분에만 선택적으로 구리 박막을 도금하여 회로패턴을 형성하는 애디티브(additive) 방법 등이 있다.The printed circuit board is a necessary circuit of an etched foil method or a substrate material, which forms a circuit pattern by removing unnecessary portions by etching, for example, by using a substrate containing a thin copper thin film as a starting material. There is an additive method of forming a circuit pattern by selectively plating a copper thin film only on the pattern portion.
이러한 인쇄회로기판은 IC(integrated circuit), LSI(large scale integrated circuit)등 고밀도의 입출력 핀 수를 가진 반도체칩의 요구를 만족할 수 있도록 회로패턴의 고밀도화와 회로패턴의 고신뢰성을 기대할 수 있기 때문에 최근의 볼 그리드 어레이 패키지(ball grid array package), 핀 그리드 어레이 패키지(pin grid array package), 칩 싸이즈 패키지(chip size package)등에 주로 이용되는 추세에 있다.These printed circuit boards can expect high density of circuit patterns and high reliability of circuit patterns in order to satisfy the demands of semiconductor chips having high density of input / output pins such as integrated circuit (IC) and large scale integrated circuit (LSI). Increasingly, ball grid array packages, pin grid array packages, chip size packages, and chip size packages are being used.
실제로 상기한 인쇄회로기판은 도1의 평면도에 도시된 바와 같이, 우선 다수(4~8개)의 인쇄회로기판 유닛(2)이 연결되어 하나의 인쇄회로기판 스트립(100)을 구성하고 있으며, 상기 각각의 인쇄회로기판 유닛(2)은 다음과 같이 이루어져 있다.In fact, as shown in the plan view of FIG. 1, the printed circuit board includes a plurality of printed circuit board units 2 connected to each other to form a single printed circuit board strip 100. Each of the printed circuit board units 2 is constituted as follows.
중앙부에는 다수의 도전성 비아홀(8)이 형성된 대략 사각의 반도체칩 안착 영역(4)이 형성되고, 상기 반도체칩 안착 영역(4)의 주변에는 방사상으로 그리고 고밀도로 도전성 회로패턴(6)(배선 영역)이 형성되어 있다. 또한, 상기 회로패턴(6)에는 도전성 비아홀(8)이 형성되어 타면에 형성된 볼랜드(도시되지 않음)와 전기적으로 접속되어 있다. 상기 볼랜드에는 차후 솔더볼(도시되지 않음)이 융착되고, 상기 솔더볼은 메인보드에 접속된다.A substantially rectangular semiconductor chip seating region 4 is formed in the central portion with a plurality of conductive via holes 8 formed therein, and the conductive circuit pattern 6 (wiring region) is radially and densely formed around the semiconductor chip seating region 4. ) Is formed. In the circuit pattern 6, a conductive via hole 8 is formed and electrically connected to a ball land (not shown) formed on the other surface. Subsequently, solder balls (not shown) are welded to the borland, and the solder balls are connected to the main board.
한편, 상기 회로패턴(6) 사이에는 상기 반도체칩 안착 영역(4)을 향하여 비교적 폭이 넓은 골드게이트(10)가 형성되어 있으며, 이 골드게이트(10)를 통하여는 차후 봉지재가 상기 반도체칩 안착 영역(4)에 접착된 반도체칩 등을 봉지하게 된다.On the other hand, a relatively wide gold gate 10 is formed between the circuit patterns 6 toward the semiconductor chip seating region 4, through which the encapsulant is subsequently seated. The semiconductor chip and the like adhered to the region 4 are sealed.
또한, 상기 골드게이트(10), 회로패턴(6)중 차후 반도체칩과 도전성와이어로 본딩되는 영역 및 차후 솔더볼이 융착되는 볼랜드를 제외한 표면 전체는 고분자 수지인 솔더마스크(12)가 코팅되어 상기 회로패턴(6) 등을 외부 환경으로부터 보호하도록 되어 있다.In addition, the entire surface of the gold gate 10 and the circuit pattern 6 is coated with a solder mask 12 made of a polymer resin except for a region bonded to a semiconductor chip and a conductive wire later and a ball land to which solder balls are fused later. The pattern 6 and the like are protected from the external environment.
도면중 미설명 부호 14, 16은 솔더볼 융착 공정 완료후 낱개의 반도체패키지로 분리될 싱귤레이션 라인 및 싱귤레이션 홀을 도시한 것이고, 부호 18은 인쇄회로기판 스트립(100)이 장비내로 용이하게 로딩되거나 또는 장비내에서 견고하게 고정되도록 하는 로딩홀이다.In the drawings, reference numerals 14 and 16 show singulation lines and singulation holes to be separated into individual semiconductor packages after completion of the solder ball fusion process, and reference numeral 18 denotes that the printed circuit board strip 100 is easily loaded into the equipment. Or it is a loading hole to be firmly fixed in the equipment.
한편, 상기와 같은 인쇄회로기판 스트립(100)은 통상 반도체패키지 제조 공정에 투입되기 전에 전기 검사 또는 육안 검사에 의해 불량 인쇄회로기판 유닛(22)의 존재 여부를 판정하게 된다. 상기와 같은 검사에 의해 불량 인쇄회로기판 유닛(22)이 있는 경우에는 도1에서와 같이 잉크를 사용하여 그 불량 인쇄회로기판 유닛(22)에 대략 "X"자 형태로 불량 표시(22a)를 하고 있다. 이러한 불량 인쇄회로기판 유닛(22)이 2개 이상 존재하는 인쇄회로기판 스트립(100)은 통상 반도체패키지의 생산 수율을 현저히 떨어뜨리므로, 반도체패키지 제조 공정에 투입되지 않고 바로 폐기 처분된다.On the other hand, the printed circuit board strip 100 as described above is to determine the presence of the defective printed circuit board unit 22 by electrical inspection or visual inspection before being put into the semiconductor package manufacturing process. In the case where the defective printed circuit board unit 22 is found by the above inspection, the defective printed circuit board 22a is formed on the defective printed circuit board unit 22 in an approximately "X" shape by using ink as shown in FIG. Doing. The printed circuit board strip 100 having two or more of these defective printed circuit board units 22 is generally degraded in the production yield of the semiconductor package, and is disposed of immediately without being put into the semiconductor package manufacturing process.
여기서, 상기한 구조의 인쇄회로기판 스트립을 이용한 반도체 패키지의 제조 방법을 간단히 설명하면 다음과 같다.Here, a method of manufacturing a semiconductor package using the printed circuit board strip of the above structure will be briefly described as follows.
1. 각각의 인쇄회로기판 유닛에 형성된 반도체칩 안착 영역에 반도체칩이 접착제에 의해 접착되는 반도체칩 접착 공정.1. A semiconductor chip bonding process in which a semiconductor chip is bonded by an adhesive to a semiconductor chip seating region formed in each printed circuit board unit.
2. 상기 반도체칩의 입출력 패드와 인쇄회로기판 유닛에 형성된 회로패턴을 도전성 와이어를 이용하여 본딩하는 와이어 본딩 공정.2. A wire bonding process of bonding a circuit pattern formed on the input / output pad of the semiconductor chip and the printed circuit board unit by using a conductive wire.
3. 상기 반도체칩과 도전성와이어 등을 외부 환경으로부터 보호하기 위해 에폭시 몰딩 컴파운드 또는 액상 봉지재 등의 봉지재로 봉지하는 봉지 공정.3. An encapsulation step of encapsulating the semiconductor chip and conductive wire with an encapsulant such as an epoxy molding compound or a liquid encapsulant to protect the semiconductor chip and the conductive wire from the external environment.
4. 상기 자재에서 메인보드로의 신호 입출 단자인 솔더볼을 융착시키는 솔더 볼 융착 공정.4. Solder ball fusion process of fusion | melting the solder ball which is a signal input / output terminal from the said material to a main board.
5. 상기 인쇄회로기판 스트립에서 하나의 인쇄회로기판 유닛을 포함하는 각각의 반도체 패키지로 절단하는 싱귤레이션 공정 등으로 이루어져 있다.5. A singulation process for cutting each semiconductor package including one printed circuit board unit from the printed circuit board strip.
여기서 주목할 만한 것은, 상기 모든 단계에서의 인쇄회로기판 유닛은 반도체 패키지의 수율 향상을 위하여 다수의 인쇄회로기판 유닛이 연결되어 형성된 인쇄회로기판 스트립 채로 취급된다는 것이다.It is noteworthy here that the printed circuit board unit in all the above steps is handled with a printed circuit board strip formed by connecting a plurality of printed circuit board units in order to improve the yield of the semiconductor package.
즉, 제조 단계에 있어서 상기 인쇄회로기판 스트립중 어느 하나의 인쇄회로기판 유닛이 불량이면 단지 그 인쇄회로기판 유닛에 불량 표시만을 할 뿐 반도체 칩 접착 공정, 와이어 본딩 공정, 봉지 공정, 솔더볼 융착 공정 등은 동일하게 이루어진다는 것이다. 따라서, 반도체칩, 반도체칩 접착을 위한 접착제, 와이어, 봉지재, 솔더볼 등이 불필요하게 많이 사용되어 생산원가를 높이는 문제가 있다.That is, if any one of the printed circuit board units of the printed circuit board strip is defective in the manufacturing step, only the defective display is displayed on the printed circuit board unit, but the semiconductor chip bonding process, wire bonding process, encapsulation process, solder ball fusion process, etc. Is done in the same way. Therefore, a semiconductor chip, an adhesive for bonding the semiconductor chip, a wire, an encapsulant, a solder ball, etc. are used unnecessarily a lot, thereby increasing the production cost.
다시 말하면, 제조 공정상에서 불량 인쇄회로기판 유닛이 정상 자재와 동일하게 취급되고 공정이 완료된 후에나 그 불량 인쇄회로기판 유닛 즉, 불량 반도체 패키지만을 골라내어 폐기 처분함으로써, 오히려 반도체 패키지의 수율 저하 및 생산성을 저하시키는 문제점이 있다.In other words, in the manufacturing process, the defective printed circuit board unit is treated in the same manner as the normal material, and after the process is completed or by only selecting and discarding the defective printed circuit board unit, that is, the defective semiconductor package, the yield reduction and productivity of the semiconductor package are rather reduced There is a problem of deterioration.
본 발명은 상기와 같은 문제점을 해결하기 위해 발명한 것으로, 인쇄회로기판 스트립에서 불량 인쇄회로기판 유닛을 양호한 인쇄회로기판 유닛으로 교체하여 반도체패키지 제조 공정에서 접착제, 봉지재 및 솔더 볼 등의 부적절한 사용량을 줄이고, 인쇄회로기판의 생산원가를 줄일 수 있는 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조 방법을 제공하는데 있다.The present invention has been invented to solve the above problems, improper usage of adhesives, encapsulants, solder balls, etc. in a semiconductor package manufacturing process by replacing a defective printed circuit board unit with a good printed circuit board unit in a printed circuit board strip. The present invention provides a method of manufacturing a good printed circuit board strip in which a structure of a printed circuit board strip and a defective unit are eliminated to reduce the cost and reduce the production cost of the printed circuit board.
도1은 일반적인 인쇄회로기판 스트립의 구조 및 불량 인쇄회로기판 유닛의 표시 상태를 도시한 평면도이다.1 is a plan view showing a structure of a general printed circuit board strip and a display state of a defective printed circuit board unit.
도2는 본 발명에 의한 반도체패키지용 인쇄회로기판 스트립의 구조를 도시한 평면도이다.2 is a plan view showing the structure of a printed circuit board strip for a semiconductor package according to the present invention.
도3a 내지 도3d는 본 발명에 의한 불량 인쇄회로기판 유닛을 제거하고 양호한 인쇄회로기판 유닛만으로 구성된 인쇄회로기판 스트립의 제조 방법을 도시한 평면도이다.3A to 3D are plan views showing a method of manufacturing a printed circuit board strip composed of only a good printed circuit board unit without the defective printed circuit board unit according to the present invention.
- 도면중 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
100; 인쇄회로기판 스트립(strip) 2; 인쇄회로기판 유닛(unit)100; Printed circuit board strip 2; Printed Circuit Board Unit
4; 반도체칩 안착 영역 6; 회로패턴4; A semiconductor chip seating region 6; Circuit pattern
8; 비아홀(via hole) 10; 골드게이트(gold gate)8; Via hole 10; Gold gate
12; 솔더마스크(solder mask)12; Solder mask
14; 싱귤레이션 라인(singulation line)14; Singulation line
16; 싱귤레이션 홀(hole) 18; 로딩 홀(loading hole)16; Singulation holes 18; Loading hole
20; 슬롯(slot)20; Slot
22; 불량 인쇄회로기판 유닛(reject PCB unit)22; Reject PCB unit
22a; 불량 표시22a; Bad indication
24; 양호한 인쇄회로기판 유닛(good PCB unit)24; Good PCB unit
26; 제1컷팅라인(cutting line) 28; 제2컷팅라인26; First cutting line 28; 2nd cutting line
30; 접착제30; glue
상기한 목적을 달성하기 위하여 본 발명에 의한 반도체패키지용 인쇄회로기판 스트립의 구조에 의하면, 반도체칩 안착 영역과, 상기 반도체칩 안착 영역의 주변에 방사상으로 형성된 회로패턴을 포함하는 인쇄회로기판 유닛이 슬롯을 경계로 다수 연결되어 이루어진 인쇄회로기판 스트립에 있어서, 상기 인쇄회로기판 유닛중 적어도 한 슬롯의 양단에는 바깥 방향을 향하여 제1컷팅라인이 형성되고, 상기 제1컷팅라인에는 그 제1컷팅라인과 치합되는 모양으로 제2컷팅라인이 형성된 또다른 인쇄회로기판 유닛이 접착제로 접착되어 이루어진 것을 특징으로 한다.According to the structure of a printed circuit board strip for a semiconductor package according to the present invention to achieve the above object, a printed circuit board unit comprising a semiconductor chip seating area and a circuit pattern formed radially around the semiconductor chip seating area. In a printed circuit board strip formed by connecting a plurality of slots as a boundary, a first cutting line is formed at both ends of at least one slot of the printed circuit board unit in an outward direction, and the first cutting line is formed at the first cutting line. Another printed circuit board unit formed with a second cutting line in a shape to be engaged with is characterized in that the adhesive is made.
여기서, 상기 제1컷팅라인과 제2컷팅라인은 상호 치합되는 대략 "S"자 모양으로 형성하여 접착면적이 최대가 되도록 함이 바람직하다.Here, the first cutting line and the second cutting line is preferably formed in a substantially "S" shape to be meshed with each other to maximize the adhesive area.
또한 상기 접착제는 열경화성 에폭시 접착제로 함이 바람직하다.In addition, the adhesive is preferably a thermosetting epoxy adhesive.
한편, 상기한 목적을 달성하기 위해 본 발명에 의한 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조 방법은 반도체칩 안착 영역과, 상기 반도체칩 안착 영역의 주변에 방사상으로 형성된 회로패턴을 포함하는 인쇄회로기판 유닛이 슬롯을 경계로 다수 연결되어 이루어진 인쇄회로기판 스트립을 검사하여 불량 인쇄회로기판 유닛이 있는 경우 그 유닛에 불량 표시를 하는 단계와; 상기 불량 인쇄회로기판 유닛과 양호한 인쇄회로기판 유닛 사이의 슬롯을 중심으로 그 양단에 제1컷팅라인이 형성되도록 컷팅하여 불량 인쇄회로기판 유닛을 제거하는 단계와; 적어도 한개 이상의 불량 인쇄회로기판 유닛을 포함하는 인쇄회로기판 스트립에서 불량 인쇄회로기판 유닛과 양호한 인쇄회로기판 유닛 사이의 슬롯을 중심으로 그 양단에 제2컷팅라인이 형성되도록 컷팅하여 양호한 인쇄회로기판 유닛을 제공하는 단계와; 상기 불량 인쇄회로기판 유닛이 제거된 인쇄회로기판 스트립의 제1컷팅라인과 양호한 인쇄회로기판 유닛의 제2컷팅라인 사이에 접착제를 개재하여 상호 치합 및 접착되도록 함으로써 하나의 인쇄회로기판 스트립이 모두 양호한 인쇄회로기판 유닛으로 이루어지도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.On the other hand, in order to achieve the above object, a method of manufacturing a good printed circuit board strip in which the defective unit according to the present invention is removed includes a semiconductor chip mounting region and a printed circuit pattern radially formed around the semiconductor chip mounting region. Inspecting a printed circuit board strip in which a plurality of circuit board units are connected at a border of a slot, and if there is a bad printed circuit board unit, marking a bad mark on the unit; Removing the defective printed circuit board unit by cutting the first cutting line at both ends of the slot between the defective printed circuit board unit and the preferred printed circuit board unit; In a printed circuit board strip including at least one bad printed circuit board unit, a second printed line is formed at both ends of the slot between the bad printed circuit board unit and the good printed circuit board unit so as to form a good printed circuit board unit. Providing a; All of the printed circuit board strips are made good by interfitting and bonding between the first cutting line of the printed circuit board strip from which the defective printed circuit board unit has been removed and the second cutting line of the good printed circuit board unit. Characterized in that it comprises a step to be made of a printed circuit board unit.
여기서, 상기 제1컷팅라인과 제2컷팅라인은 상호 치합 가능한 동시에 접착면적이 최대가 되도록 대략 "S"자 모양으로 형성함이 바람직하다.Here, the first cutting line and the second cutting line is preferably formed in an approximately "S" shape so as to be able to engage with each other and the adhesive area to the maximum.
이와 같이 함으로써 본 발명에 의한 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조 방법에 의하면, 반도체패키지 제조 공정에 투입되는 인쇄회로기판 스트립 전체가 양호한 인쇄회로기판 유닛만으로 구성됨으로써, 반도체패키지 제조 공정에서 접착제, 봉지재 및 솔더볼 등이 낭비되지 않고 모두 적절하게 사용되어 반도체패키지의 생산원가는 물론 인쇄회로기판의 생산 원가를 줄일 수 있게 된다.In this way, according to the method for manufacturing a printed circuit board strip of the semiconductor package according to the present invention and the method of manufacturing a good printed circuit board strip in which defective units are removed, the entire printed circuit board which is put into the semiconductor package manufacturing process is a good printed circuit board. Since only the unit is configured, adhesives, encapsulants, solder balls, etc. are not wasted in the semiconductor package manufacturing process, and all are properly used, thereby reducing the production cost of the semiconductor package and the printed circuit board.
또한 인쇄회로기판 스트립에서 슬롯의 양단에 형성되는 제1,2컷팅라인의 디자인을 대략 "S"자형으로 최적화함으로써 인쇄회로기판 유닛의 상호 치합은 물론 접착면적을 최대한 확보할 수 있음으로써, 그 접착면에서의 강성을 최대로 확보할 수 있게 된다.In addition, by optimizing the design of the first and second cutting lines formed at both ends of the slot in the printed circuit board strip to an approximately “S” shape, the mutual bonding between the printed circuit board units and the maximum adhesion area can be secured. Maximum rigidity in the plane can be secured.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.
도2는 본 발명에 의해 완성된 반도체패키지용 인쇄회로기판 스트립(100)의 구조를 도시한 평면도이다.2 is a plan view showing the structure of a printed circuit board strip 100 for semiconductor package completed by the present invention.
도시된 바와 같이 각 인쇄회로기판 유닛(2)은 중앙에 대략 사각 형상의 반도체칩 안착 영역(4)이 형성되고, 상기 반도체칩 안착 영역(4)의 주변에는 방사상으로 회로패턴(6)이 형성되어 있으며, 상기 반도체칩 안착 영역(4)을 향하여는 바깥둘레에서부터 일정 길이의 골드게이트(10)가 형성되어 있다. 또한 각 인쇄회로기판 유닛(2)마다 싱귤레이션 홀(16) 및 로딩 홀(18)이 형성되어 있고, 각 인쇄회로기판 유닛(2)의 경계 영역에는 일정 길이의 슬롯(20)이 형성되어 있다. 이상에서와 같은 인쇄회로기판 유닛(2)의 구조는 종래와 동일하므로 본 발명의 요지를 흐리지 않도록 더 이상의 설명은 생략한다.As illustrated, each printed circuit board unit 2 has a semiconductor chip mounting region 4 having a substantially rectangular shape at the center thereof, and a circuit pattern 6 is formed radially around the semiconductor chip mounting region 4. The gold gate 10 having a predetermined length is formed from the outer circumference toward the semiconductor chip seating region 4. In addition, a singulation hole 16 and a loading hole 18 are formed in each printed circuit board unit 2, and slots 20 having a predetermined length are formed in the boundary region of each printed circuit board unit 2. . Since the structure of the printed circuit board unit 2 as described above is the same as in the prior art, further description is omitted so as not to obscure the subject matter of the present invention.
한편, 상기 인쇄회로기판 유닛(2,20)중 적어도 한 슬롯(20)의 양단에는 바깥 방향을 향하여 제1컷팅라인(26)이 형성되어 있고, 상기 제1컷팅라인(26)과 대응하는 부분에는 그 제1컷팅라인(26)과 치합되는 모양으로 제2컷팅라인(28)이 형성된 또다른 인쇄회로기판 유닛(2,24)이 접착제(30)로 접착되어 있다. 상기 제1,2컷팅라인(26,28)은 상호 치합되는 동시에 접착면적이 최대가 되도록 대략 "S"자 모양으로 형성되어 있다.Meanwhile, a first cutting line 26 is formed at both ends of at least one slot 20 of the printed circuit board units 2 and 20 in an outward direction, and corresponds to the first cutting line 26. The other printed circuit board units 2 and 24 having the second cutting line 28 formed thereon in the form of meshing with the first cutting line 26 are bonded to each other with an adhesive 30. The first and second cutting lines 26 and 28 are formed in a substantially “S” shape so as to be engaged with each other and to have a maximum adhesive area.
더욱 구체적으로 상기 제1,2컷팅라인(26,28)은 슬롯(20)의 양단에서 시작하여 싱귤레이션 홀(16)과 로딩 홀(18) 사이를 통과하며, 인쇄회로기판 유닛(2)의 바깥 방향을 향하여 형성되어 있다. 이때, 상기 슬롯(20)의 상단에서 시작되는 제1컷팅라인(26) 및 제2컷팅라인(28)은 각각의 인쇄회로기판 유닛(2)에 형성된 골드게이트(10)를 침범하지 않토록 형성되어 있다. 따라서, 차후 봉지재가 흘러가는 동시에 금형과 접지되어 반도체칩의 정전기를 흡수함으로써 반도체칩의 파손을 방지하는(APMP, Au plated metal pad) 골드게이트(10)의 역활에는 이상이 없다. 또한, 반도체칩과 와이어 본딩 완료후 와이어 본딩의 이상 유무를 확인하기 위해 접지되는(WBMS, wire bonding monitoring system) 골드게이트(10)의 역할에도 이상이 없다.More specifically, the first and second cutting lines 26 and 28 pass between the singulation hole 16 and the loading hole 18, starting at both ends of the slot 20, and of the printed circuit board unit 2. It is formed to face outward. At this time, the first cutting line 26 and the second cutting line 28 starting at the upper end of the slot 20 are formed so as not to invade the gold gate 10 formed in each printed circuit board unit 2. It is. Therefore, there is no abnormality in the role of the gold gate 10 that prevents damage of the semiconductor chip (APMP, Au plated metal pad) by encapsulating the encapsulation material while being encapsulated with the mold and absorbing the static electricity of the semiconductor chip. In addition, there is no abnormality in the role of the gold gate 10 that is grounded (WBMS, wire bonding monitoring system) to confirm the abnormality of the wire bonding after completion of the semiconductor chip and wire bonding.
한편, 상기 접착제(30)는 인쇄회로기판 스트립(100)의 주재료와 유사한 화학적 성질을 갖는 열경화성 에폭시 접착제(30)를 이용함으로써 인쇄회로기판 스트립(100)의 강성을 견고히 유지하도록 한다.On the other hand, the adhesive 30 to maintain the rigidity of the printed circuit board strip 100 by using a thermosetting epoxy adhesive 30 having a chemical property similar to the main material of the printed circuit board strip 100.
도3a 내지 도3d는 본 발명에 의한 불량 인쇄회로기판 유닛(22)을 제거하고 양호한 인쇄회로기판 유닛(24)만으로 구성된 인쇄회로기판 스트립(100)의 제조 방법을 도시한 평면도이다.3A to 3D are plan views showing a method of manufacturing the printed circuit board strip 100 composed of only the good printed circuit board unit 24 by removing the defective printed circuit board unit 22 according to the present invention.
도시된 바와 같이 중앙에 대략 사각 형상의 반도체칩 안착 영역(4)이 형성되고, 상기 반도체칩 안착 영역(4)의 주변에는 방사상으로 회로패턴(6)이 형성되어 있으며, 상기 반도체칩 안착 영역(4)을 향하여는 바깥둘레에서부터 일정 길이의 골드게이트(10)가 형성된 인쇄회로기판 유닛(2)이 슬롯(20)을 경계로 다수 연결되어 이루어진 인쇄회로기판 스트립(100)을 검사하여 불량 인쇄회로기판 유닛(22)이 있는 경우 그 유닛에 잉크를 이용하여 "X"자 모양으로 불량 표시(22a)를 한다.As shown, a substantially rectangular semiconductor chip seating region 4 is formed in the center, and a circuit pattern 6 is radially formed around the semiconductor chip seating region 4, and the semiconductor chip seating region ( 4) the printed circuit board unit 2 having a predetermined length of the gold gate 10 is formed from the outer periphery to inspect the printed circuit board strip 100 formed by connecting a plurality of slots 20 to the borders. If there is a substrate unit 22, the defective mark 22a is made in the shape of " X " using ink on the unit.
그런후, 그 불량 인쇄회로기판 유닛(22)과 양호한 인쇄회로기판 유닛(24) 사이의 슬롯(20)을 중심으로 그 양단에 제1컷팅라인(26)이 형성되도록 컷팅하여 불량 인쇄회로기판(22)을 인쇄회로기판 스트립(100)으로부터 제거한다.Thereafter, the first cutting line 26 is cut at both ends of the slot 20 between the defective printed circuit board unit 22 and the good printed circuit board unit 24 to form a defective printed circuit board ( 22) is removed from the printed circuit board strip (100).
여기서, 상기 슬롯(20)의 양단에 형성되는 제1컷팅라인(26)은 각 인쇄회로기판 유닛(24,22)에 형성된 로딩 홀(18)과 싱귤레이션 홀(16) 사이로 연장하여 바깥 둘레까지 형성한다.Here, the first cutting line 26 formed at both ends of the slot 20 extends between the loading hole 18 and the singulation hole 16 formed in each printed circuit board unit 24 and 22 to the outer circumference. Form.
상기 슬롯(20)의 하단에 형성되는 제1컷팅라인(26)은 불량 인쇄회로기판 유닛(22)에 형성된 로딩 홀(18) 및 싱귤레이션 홀(16)을 통과하여 바깥 둘레까지 연장하여 형성함이 바람직하지만, 양호한 인쇄회로기판 유닛(24)의 로딩 홀(18) 및 싱귤레이션 홀(16) 사이를 통과하여 바깥 둘레에 까지 연장하여 형성해도 무방하다.(도3a)The first cutting line 26 formed at the lower end of the slot 20 extends to the outer circumference through the loading hole 18 and the singulation hole 16 formed in the defective printed circuit board unit 22. This is preferable, but it may be formed extending through the loading hole 18 and the singulation hole 16 of the preferred printed circuit board unit 24 to the outer circumference thereof (Fig. 3A).
다음으로 적어도 한개 이상의 불량 인쇄회로기판 유닛(22)을 포함하는 인쇄회로기판 스트립(100)에서 양호한 인쇄회로기판 유닛(24)을 분리한다. 이때에도 마찬가지로 슬롯(20)을 중심으로 그 양단에 제2컷팅라인(28)이 형성되도록 컷팅하되, 상기 제1컷팅라인(26)과 치합 가능한 모양으로 한다. 즉, 제1컷팅라인(26)과 치합 가능한 동시에 접착면적이 최대가 되도록 제1컷팅라인(26) 및 제2컷팅라인(28)은 모두 대략 "S"자 모양으로 형성함이 바람직하다.Next, the good printed circuit board unit 24 is separated from the printed circuit board strip 100 including at least one bad printed circuit board unit 22. In this case as well, the second cutting line 28 is cut at both ends of the slot 20 so that the cutting line 28 is formed, and the first cutting line 26 can be engaged with the shape. That is, it is preferable that both the first cutting line 26 and the second cutting line 28 are formed to have an approximately "S" shape so that they can be engaged with the first cutting line 26 and the adhesive area is maximized.
이때, 상기 슬롯(20)의 상단에 형성되는 제2컷팅라인(28)은 양호한 인쇄회로기판 유닛(24)에 형성된 골드게이트(10)를 통과하지 않토록 함이 바람직하다. 즉, 상기 골드게이트(10)는 차후 APMP 및 WBMS로 사용되기 때문에 단락시키지 않는 것이 바람직하다.(도3b)At this time, it is preferable that the second cutting line 28 formed at the upper end of the slot 20 does not pass through the gold gate 10 formed in the good printed circuit board unit 24. That is, the gold gate 10 is preferably used for APMP and WBMS in the future, so it is preferable not to short-circuit it (Fig. 3B).
계속해서, 상기 불량 인쇄회로기판 유닛(22)이 제거된 인쇄회로기판 스트립(100)의 제1컷팅라인(26)과 양호한 인쇄회로기판 유닛(24)의 제2컷팅라인(28) 사이에 접착제(30)를 개재하여 상호 치합 및 접착함으로써 하나의 인쇄회로기판 스트립(100)이 모두 양호한 인쇄회로기판 유닛(24)만으로 이루어지도록 한다. 이때, 상기 접착제(30)는 인쇄회로기판 스트립(100)의 주요 재료와 유사한 열경화성 에폭시 접착제(30)를 사용함으로써 상기 인쇄회로기판 스트립(100)이 외부로부터의 충격 및 스트레스에 충분히 대응가능하도록 한다.(도3c 내지 도3d)Subsequently, an adhesive is formed between the first cutting line 26 of the printed circuit board strip 100 from which the defective printed circuit board unit 22 has been removed and the second cutting line 28 of the good printed circuit board unit 24. Interlocking and adhering to each other via the (30) so that one printed circuit board strip 100 is all made of a good printed circuit board unit 24 only. In this case, the adhesive 30 uses a thermosetting epoxy adhesive 30 similar to the main material of the printed circuit board strip 100 to allow the printed circuit board strip 100 to sufficiently cope with the impact and stress from the outside. (FIGS. 3C-3D)
본 발명은 비록 이상에서와 같은 실시예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남 없이 여러 가지의 변형과 수정이 이루어 질 수 있을 것이다.Although the present invention has been described only in the embodiments as described above, it is not limited thereto and various modifications and changes may be made without departing from the scope and spirit of the present invention.
따라서 본 발명은, 반도체패키지 제조 공정에 투입되는 인쇄회로기판 스트립 전체가 양호한 인쇄회로기판 유닛만으로 구성되도록 함으로써, 반도체패키지 제조 공정 중에 반도체칩은 물론 접착제, 봉지재 및 솔더볼 등이 낭비되지 않고 모두 적절하게 사용되어 반도체패키지의 생산원가는 물론 인쇄회로기판의 생산 원가를 줄일 수 있는 효과가 있다.Therefore, the present invention is to ensure that the entire printed circuit board strip introduced into the semiconductor package manufacturing process is composed of only good printed circuit board units, so that not only the semiconductor chip but also the adhesive, the encapsulant, the solder ball, etc. are not wasted during the semiconductor package manufacturing process. It can be used to reduce the production cost of semiconductor packages as well as the cost of printed circuit boards.
또한 인쇄회로기판 스트립에서 슬롯의 양단에 형성되는 제1컷팅라인 및 제2컷팅라인의 디자인을 대략 "S"자형으로 함으로써 인쇄회로기판 유닛의 상호 치합은 물론 접착면적을 최대한 확보하게 되어, 외부로부터의 충격 스트레스에 대해 충분히 견딜수 있는 효과도 있다.In addition, the design of the first cutting line and the second cutting line formed at both ends of the slot in the printed circuit board strip has an approximately "S" shape to ensure mutual bonding between the printed circuit board units as well as to secure the maximum adhesion area. There is also an effect that can withstand the impact stress.
더불어, 인쇄회로기판 유닛의 슬롯 상단에 형성되는 제1컷팅라인 및 제2컷팅라인은 모두 골드게이트를 침범하지 않토록 형성됨과 동시에 또한 싱귤레이션 홀 바깥 영역에 형성됨으로써, APMP 및 WBMS로서의 골드게이트 역할을 그대로 유지할 수 있고, 또한 반도체칩과 솔더볼을 전기적으로 접속하여주는 회로패턴의 역할도 그대고 유지할 수 있는 효과가 있다.In addition, the first cutting line and the second cutting line formed at the upper end of the slot of the printed circuit board unit are both formed so as not to invade the gold gate and are also formed outside the singulation hole, thereby serving as gold gates as APMP and WBMS. It can be maintained as it is, and also has the effect of maintaining the role of the circuit pattern for electrically connecting the semiconductor chip and the solder ball.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0024969A KR100384336B1 (en) | 1999-06-28 | 1999-06-28 | structure of printed circuit board for semiconductor package and manufacturing method of good printed circuit board strip removed reject unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0024969A KR100384336B1 (en) | 1999-06-28 | 1999-06-28 | structure of printed circuit board for semiconductor package and manufacturing method of good printed circuit board strip removed reject unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004340A true KR20010004340A (en) | 2001-01-15 |
| KR100384336B1 KR100384336B1 (en) | 2003-05-16 |
Family
ID=19596425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0024969A KR100384336B1 (en) | 1999-06-28 | 1999-06-28 | structure of printed circuit board for semiconductor package and manufacturing method of good printed circuit board strip removed reject unit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100384336B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030087783A (en) * | 2002-05-09 | 2003-11-15 | 엘지전자 주식회사 | Marking method of inferior PCB and PCB unit packaging method |
| KR100810054B1 (en) * | 2006-04-20 | 2008-03-05 | 박운용 | Method for Replacing Bad Array Board in the Printed Circiut Board |
| KR20160080844A (en) * | 2014-12-29 | 2016-07-08 | 삼성전기주식회사 | Bonded substrate sheet and connecting method of substrate sheet |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101479041B1 (en) | 2014-01-06 | 2015-01-05 | (주)대신서키트 | Printed circuit board panel having replaced printed circuit board and manufacturing method of the same |
| KR102359873B1 (en) | 2015-06-16 | 2022-02-08 | 삼성전자주식회사 | Package substrate and semiconductor package including the same |
-
1999
- 1999-06-28 KR KR10-1999-0024969A patent/KR100384336B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030087783A (en) * | 2002-05-09 | 2003-11-15 | 엘지전자 주식회사 | Marking method of inferior PCB and PCB unit packaging method |
| KR100810054B1 (en) * | 2006-04-20 | 2008-03-05 | 박운용 | Method for Replacing Bad Array Board in the Printed Circiut Board |
| KR20160080844A (en) * | 2014-12-29 | 2016-07-08 | 삼성전기주식회사 | Bonded substrate sheet and connecting method of substrate sheet |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100384336B1 (en) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100236633B1 (en) | Printed circuit strip sturucture and making method of semiconductor package using the same | |
| US9230938B2 (en) | Method of manufacturing semiconductor device | |
| US6855626B2 (en) | Wiring substrate having position information | |
| JP2895022B2 (en) | Manufacturing method of chip scale package | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| KR20050009036A (en) | Stack package and manufacturing method thereof | |
| JP2000299425A (en) | Restorable multichip module package | |
| KR100384336B1 (en) | structure of printed circuit board for semiconductor package and manufacturing method of good printed circuit board strip removed reject unit | |
| KR100652440B1 (en) | Semiconductor package, stack package using the same package and method of fabricating the same stack package | |
| KR100471625B1 (en) | Substrate for semiconductor device and semiconductor device fabrication method using the same | |
| JP4889359B2 (en) | Electronic equipment | |
| US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2006196734A (en) | Semiconductor device and its manufacturing method | |
| KR100533761B1 (en) | semi-conduSSor package | |
| JP2005347651A (en) | Wiring board and crack detecting method of wiring board | |
| US6291260B1 (en) | Crack-preventive substrate and process for fabricating solder mask | |
| US5519579A (en) | Method and apparatus for replacing directly attached chip | |
| KR20070019359A (en) | Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same | |
| JP2007067060A (en) | Circuit board and semiconductor device | |
| KR100369396B1 (en) | circuit board and manufacturing method of semiconductor package using the same | |
| JPH04329649A (en) | Tab device and tape carrier | |
| KR100694425B1 (en) | manufacturing method of semiconductor package | |
| TWI627694B (en) | Panel assembly of molded interconnect substrates (mis) and the method for manufacturing the same | |
| KR20010019260A (en) | PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same | |
| JP2006071508A (en) | Semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080502 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |