KR20010019260A - PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same - Google Patents

PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same Download PDF

Info

Publication number
KR20010019260A
KR20010019260A KR1019990035590A KR19990035590A KR20010019260A KR 20010019260 A KR20010019260 A KR 20010019260A KR 1019990035590 A KR1019990035590 A KR 1019990035590A KR 19990035590 A KR19990035590 A KR 19990035590A KR 20010019260 A KR20010019260 A KR 20010019260A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
wiring pattern
semiconductor chip
chip mounting
Prior art date
Application number
KR1019990035590A
Other languages
Korean (ko)
Inventor
류재봉
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990035590A priority Critical patent/KR20010019260A/en
Publication of KR20010019260A publication Critical patent/KR20010019260A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE: A printed circuit board with a dam for preventing adhesive from overflowing is provided to maintain bonding reliability between a bonding wire and a substrate pad in a wire bonding process and to prevent an electrical short between adjacent substrate pads, by forming a dam between the substrate pad and a chip mounting region. CONSTITUTION: A substrate body includes an upper surface and a lower surface. The upper surface has a chip mounting region(117) in which a semiconductor chip is to be mounted. An external terminal for connection is formed on the lower surface opposite to the upper surface. A circuit trace pattern is formed on the upper and lower surfaces. An upper trace pattern is formed outside the chip mounting region, and includes a substrate pad(114a) electrically connected to the semiconductor chip to be adhered to the chip mounting region. A lower trace pattern is formed on the lower surface, and is electrically connected to the upper trace pattern. The external terminal for connection is connected to the lower trace pattern. A dam(170) of a predetermined height is formed between the chip mounting region and the substrate pad, so that adhesive for adhering the semiconductor chip in the chip mounting region is prevented from overflowing and contaminating the substrate pad.

Description

접착제 범람 방지 댐이 형성된 인쇄회로기판 및 그를 이용한 파인 피치 볼 그리드 어레이 패키지{PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same}PCB having dam for protecting adhesive overflow and fine pitch ball grid array (FBGA) package using the same}

본 발명은 인쇄회로기판 및 그를 이용한 반도체 패키지에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 칩 실장 영역에 반도체 칩을 부착시키는 접착제가 번져 인쇄회로기판의 기판 패드를 오염시키는 것을 방지할 수 있는 접착제 범람 방지 댐이 형성된 인쇄회로기판 및 그를 이용한 파인 피치 볼 그리드 어레이 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board and a semiconductor package using the same, and more particularly, an adhesive that can prevent an adhesive that adheres a semiconductor chip to a chip mounting region of a printed circuit board from spreading and contaminating the pad of the printed circuit board. The present invention relates to a printed circuit board having an overflow protection dam and a fine pitch ball grid array package using the same.

오늘날 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 특히, 디지털 캠코더, 노트북 컴퓨터, 메모리 카드 및 휴대 전화기, 개인 정보 통신 기기(personal digital assistants; PDA) 등과 같이 박형화, 경량화, 소형화가 요구되는 제품들은 반도체 집적회로 칩의 크기에 거의 근접한 크기를 갖는 패키지를 요구하고 있다. 이러한 요구에 따라 근간에 개발된 패키지들 중에 박형의 인쇄회로기판을 이용한 파인 피치 볼 그리드 어레이(fine pitch ball grid array; FBGA) 패키지가 있다.The trend in today's electronics industry is to make products that are lighter, smaller, faster, more versatile, more powerful and more reliable. In particular, products requiring thinning, weight reduction, and miniaturization, such as digital camcorders, notebook computers, memory cards and mobile phones, personal digital assistants (PDAs), and the like, are packages having a size close to that of a semiconductor integrated circuit chip. Is asking. One such package developed in recent years is a fine pitch ball grid array (FBGA) package using a thin printed circuit board.

도 1은 종래기술에 따른 FBGA 패키지(100)를 나타내는 단면도이다. 도 2는 도 1의 인쇄회로기판(10)을 나타내는 평면도이다. 도 3은 도 2의 인쇄회로기판(10)에 반도체 칩(20)이 실장된 상태를 나타내는 평면도이다.1 is a cross-sectional view showing an FBGA package 100 according to the prior art. 2 is a plan view illustrating the printed circuit board 10 of FIG. 1. 3 is a plan view illustrating a semiconductor chip 20 mounted on the printed circuit board 10 of FIG. 2.

도 1 내지 도 3을 참조하면, 반도체 칩(20)은 인쇄회로기판(10; Printed Circuit Board; PCB) 상부면에 은-에폭시(Ag-epoxy) 재질의 도전성 접착제(30)에 의해 부착되고, 반도체 칩(20)과 인쇄회로기판(10)은 본딩 와이어(40; bonding wire)에 의해 전기적으로 연결된다. 인쇄회로기판(10) 상부면의 반도체 칩(20)과 본딩 와이어(40)를 성형수지로 봉합하여 수지 봉합부(50; resin encapsulation part)가 형성된다. 그리고, 인쇄회로기판(10)의 하부면에 솔더 볼(60; solder ball)들이 접속되어 반도체 칩(20)과 전기적으로 연결된다.1 to 3, the semiconductor chip 20 is attached to the upper surface of the printed circuit board 10 by a conductive adhesive 30 of Ag-epoxy material. The semiconductor chip 20 and the printed circuit board 10 are electrically connected by a bonding wire 40. The resin encapsulation part 50 is formed by sealing the semiconductor chip 20 and the bonding wire 40 on the upper surface of the printed circuit board 10 with a molding resin. In addition, solder balls 60 are connected to the lower surface of the printed circuit board 10 to be electrically connected to the semiconductor chip 20.

인쇄회로기판(10)은 소정의 두께를 가지는 절연판 즉, 기판 몸체(12; substrate body)의 양면에 회로 배선 패턴(13; circuit trace pattern)이 인쇄된 기판이다. 기판 몸체(12)의 상부면은 반도체 칩(20)이 실장될 수 있는 칩 실장 영역(17)으로 활용된다. 회로 배선 패턴(13)은 기판 몸체(12)의 상부면에 형성되며 반도체 칩(20)이 부착될 칩 실장 영역(17)에 근접하게 형성되어 본딩 와이어(40)에 의해 전기적으로 연결되는 기판 패드(14a)들을 포함하는 상부 배선 패턴(14; trace pattern)과, 기판 몸체(12)의 하부면에 성형되며 솔더 볼(60)이 접속되는 솔더 볼 패드(15a)를 포함하는 하부 배선 패턴(15)으로 구성된다. 이때, 상부 배선 패턴(14)과 하부 배선 패턴(15)은 기판 몸체(12)를 관통하는 비아 홀(18; via hole)을 통하여 서로 전기적으로 연결된다.The printed circuit board 10 is an insulating plate having a predetermined thickness, that is, a substrate on which circuit trace patterns 13 are printed on both surfaces of the substrate body 12. The upper surface of the substrate body 12 is utilized as a chip mounting region 17 in which the semiconductor chip 20 may be mounted. The circuit wiring pattern 13 is formed on the upper surface of the substrate body 12 and is formed in close proximity to the chip mounting region 17 to which the semiconductor chip 20 is to be attached and electrically connected by the bonding wire 40. A lower wiring pattern 15 including an upper wiring pattern 14 including traces 14a and solder ball pads 15a formed on a lower surface of the substrate body 12 and to which solder balls 60 are connected. It is composed of In this case, the upper wiring pattern 14 and the lower wiring pattern 15 are electrically connected to each other through via holes 18 penetrating through the substrate body 12.

통상적인 BGA 패키지의 경우, 기판 패드를 포함한 상부 배선 패턴은 칩 실장 영역의 외측에 형성된다. 하지만, FBGA 패키지(100)는 인쇄회로기판(10)의 크기를 최대한으로 축소하기 위해서 기판 패드(14a)는 반도체 칩(20)이 실장될 칩 실장 영역(17)의 외측에 형성되며, 기판 패드(14a)에 각기 연결된 상부 배선 패턴(14) 및 비아 홀(18)은 기판 패드(14a)들 사이의 영역 즉 칩 실장 영역(17)에 형성된다. 이때, 기판 패드(14a) 및 솔더 볼 패드(15a)를 제외한 기판 몸체(12)의 전면은 포토 솔더 레지스트(16; photo solder resist; PSR)로 덮여지기 때문에, 도전성 접착제(30)를 이용하여 칩 실장 영역(17)에 반도체 칩(20)을 부착하더라도 상부 배선 패턴(14)과 반도체 칩(20) 사이의 전기적 쇼트 현상은 발생하지 않는다.In a typical BGA package, an upper wiring pattern including a substrate pad is formed outside the chip mounting area. However, in order to reduce the size of the printed circuit board 10 to the FBGA package 100, the substrate pad 14a is formed outside the chip mounting region 17 on which the semiconductor chip 20 is to be mounted. The upper wiring patterns 14 and the via holes 18 respectively connected to the 14a are formed in the area between the substrate pads 14a, that is, the chip mounting area 17. At this time, the front surface of the substrate body 12 except for the substrate pad 14a and the solder ball pad 15a is covered with a photo solder resist (PSR), so that the chip is formed using the conductive adhesive 30. Even if the semiconductor chip 20 is attached to the mounting region 17, an electrical short phenomenon between the upper wiring pattern 14 and the semiconductor chip 20 does not occur.

그렇지만, 전술된 바와 같이 FBGA 패키지(100)를 구현하기 위해서, 인쇄회로기판(10)의 기판 패드(14a)와 칩 실장 영역(17)에 부착된 반도체 칩(20) 사이의 간격은 좁을 수밖에 없다. 반도체 칩(20)과 인쇄회로기판(10) 사이의 양호한 접착성을 유지하기 위해서 충분한 도전성 접착제(30)를 공급할 경우에, 칩 실장 영역(17)에 부착된 반도체 칩(20)의 외곽으로 일부 도전성 접착제(30)가 번지게 된다.However, in order to implement the FBGA package 100 as described above, the distance between the substrate pad 14a of the printed circuit board 10 and the semiconductor chip 20 attached to the chip mounting region 17 is inevitably narrow. . In the case of supplying a sufficient conductive adhesive 30 to maintain good adhesion between the semiconductor chip 20 and the printed circuit board 10, a portion of the semiconductor chip 20 attached to the chip mounting region 17 is partly surrounded. The conductive adhesive 30 is smeared.

따라서, 반도체 칩(20)을 칩 실장 영역(17)에 부착한 이후에 도전성 접착제(30)의 일부가 반도체 칩(20) 외곽의 기판 패드(14a)를 침범하여 기판 패드(14a)를 오염시킬 우려가 크다. 이 경우, 후속되는 와이어 본딩 공정에서 본딩 와이어(40)와 기판 패드(14a) 사이의 접속 신뢰성이 떨어질 수 있고, 특히 이웃하는 기판 패드(14a)가 함께 도전성 접착제(30)에 의해 오염될 경우에, 전기적 쇼트를 유발할 수 있다.Therefore, after attaching the semiconductor chip 20 to the chip mounting region 17, a portion of the conductive adhesive 30 may invade the substrate pad 14a outside the semiconductor chip 20 to contaminate the substrate pad 14a. There is great concern. In this case, in the subsequent wire bonding process, the connection reliability between the bonding wire 40 and the substrate pad 14a may be deteriorated, especially when the neighboring substrate pads 14a are contaminated by the conductive adhesive 30 together. This may cause an electrical short.

물론, 반도체 칩이 실장되는 지점과 기판 패드 사이의 간격을 충분히 유지하게 되면 전술된 바와 같은 불량은 발생되지 않겠지만, 인쇄회로기판 크기의 증가에 따른 패키지의 크기가 증가하여 FBGA 패키지로 구현되지 못하는 불량이 발생될 수 있다.Of course, if the gap is sufficiently maintained between the point where the semiconductor chip is mounted and the substrate pad, the defect as described above will not occur, but the size of the package increases due to the increase in the size of the printed circuit board. Defects may occur.

또는 도포되는 도전성 접착제의 양을 줄이는 방안을 검토할 수 있지만, 이 경우 반도체 칩과 도전성 접착제 사이의 접착력이 떨어져 수지 봉합부를 형성하는 공정 특히, 수지 봉합부를 형성하는 성형수지를 경화시키는 과정에서 반도체 칩이 칩 실장 영역에서 들뜨는 불량이 발생될 수 있다.Alternatively, a method of reducing the amount of the conductive adhesive applied may be considered, but in this case, the adhesive force between the semiconductor chip and the conductive adhesive is reduced, thereby forming a resin encapsulation, particularly in the process of curing the molding resin forming the resin encapsulation. Lifting defects may occur in this chip mounting area.

따라서, 본 발명의 목적은 반도체 칩과 인쇄회로기판 사이의 양호한 접착성을 유지할 수 있도록 기존과 동일하게 충분한 도전성 접착제를 사용하면서, 기판 패드가 도전성 접착제에 의해 오염되는 것을 방지할 수 있도록 하는 데 있다.Accordingly, an object of the present invention is to prevent the substrate pads from being contaminated by the conductive adhesive while using sufficient conductive adhesive as in the past to maintain good adhesion between the semiconductor chip and the printed circuit board. .

도 1은 종래기술에 따른 인쇄회로기판을 이용한 파인 피치 볼 그리드 어레이(FBGA) 패키지를 나타내는 단면도,1 is a cross-sectional view showing a fine pitch ball grid array (FBGA) package using a printed circuit board according to the prior art;

도 2는 도 1의 인쇄회로기판을 나타내는 평면도,2 is a plan view illustrating a printed circuit board of FIG. 1;

도 3은 도 2의 인쇄회로기판에 반도체 칩이 도전성 접착제에 의해 부착된 상태를 나타내는 평면도,3 is a plan view illustrating a semiconductor chip attached to a printed circuit board of FIG. 2 by a conductive adhesive;

도 4는 본 발명에 따른 접착제 범람 방지 댐이 형성된 파인 피치 볼 그리드 어레이(FBGA) 패키지용 인쇄회로기판을 나타내는 평면도,4 is a plan view showing a printed circuit board for a fine pitch ball grid array (FBGA) package having an adhesive overflow prevention dam according to the present invention;

도 5는 도 4의 인쇄회로기판에 반도체 칩이 도전성 접착제에 의해 부착된 상태를 나타내는 평면도,FIG. 5 is a plan view illustrating a semiconductor chip attached to a printed circuit board of FIG. 4 by a conductive adhesive; FIG.

도 6은 도 5의 6-6선 단면도로서, 파인 피치 볼 그리드 어레이(FBGA) 패키지를 나타내는 단면도이다.6 is a cross-sectional view taken along line 6-6 of FIG. 5 and showing a fine pitch ball grid array (FBGA) package.

* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing

10, 110 : 인쇄회로기판 14a, 114a : 기판 패드10, 110: printed circuit board 14a, 114a: substrate pad

17, 117 : 칩 실장 영역 20, 120 : 반도체 칩17, 117: chip mounting area 20, 120: semiconductor chip

30, 130 : 도전성 접착제 40, 140 : 본딩 와이어30, 130: conductive adhesive 40, 140: bonding wire

50, 150 : 수지 봉합부 60, 160 : 솔더 볼50, 150: resin seal 60, 160: solder ball

100, 200 : FBGA 패키지 170 : 댐100, 200: FBGA Package 170: Dam

상기 목적을 달성하기 위하여, 본 발명은 FBGA 패키지용 인쇄회로기판으로서, 반도체 칩이 실장될 칩 실장 영역을 갖는 상부면과, 그에 반대되며 외부접속단자가 형성되는 하부면을 갖는 기판 몸체와; 상기 상부면과 하부면에 형성된 회로 배선 패턴으로, 상기 칩 실장 영역의 외측에 형성되고 상기 칩 실장 영역에 부착될 반도체 칩과 전기적으로 연결되는 기판 패드를 포함하는 상부 배선 패턴과, 상기 하부면에 형성되며 상기 상부 배선 패턴과 전기적으로 연결되고 외부접속단자가 접속되는 하부 배선 패턴으로 구성된 회로 배선 패턴과; 상기 칩 실장 영역에 반도체 칩을 부착시키는 접착제가 범람하여 상기 기판 패드를 오염시키는 것을 방지하기 위해서, 상기 칩 실장 영역과 기판 패드 사이에 소정의 높이로 형성된 댐;을 포함하는 것을 특징으로 하는 접착제 범람 방지 댐이 형성된 인쇄회로기판을 제공한다.In order to achieve the above object, the present invention provides a printed circuit board for an FBGA package, comprising: a substrate body having an upper surface having a chip mounting region on which a semiconductor chip is to be mounted, and a lower surface opposite thereto and having external connection terminals formed thereon; A circuit wiring pattern formed on the upper and lower surfaces, the upper wiring pattern including a substrate pad formed outside the chip mounting region and electrically connected to a semiconductor chip to be attached to the chip mounting region; A circuit wiring pattern formed on the lower wiring pattern electrically connected to the upper wiring pattern and connected to an external connection terminal; And a dam formed at a predetermined height between the chip mounting region and the substrate pad in order to prevent the adhesive that attaches the semiconductor chip to the chip mounting region from overflowing and contaminating the substrate pad. Provided is a printed circuit board having a prevention dam.

기판 패드를 제외한 상부 배선 패턴은 칩 실장 영역 상에 형성되고, 기판 패드와 외부접속단자가 형성된 하부 배선 패턴 부분을 제외한 인쇄회로기판의 전면에 포토 솔더 레지스트 층이 형성되어 있다.The upper wiring pattern except for the substrate pad is formed on the chip mounting region, and a photo solder resist layer is formed on the entire surface of the printed circuit board except for the lower wiring pattern portion where the substrate pad and the external connection terminal are formed.

그리고, 댐은 절연성의 플라스틱 수지로 형성하는 것이 바람직하다.The dam is preferably formed of an insulating plastic resin.

본 발명은 또한 전술된 인쇄회로기판을 이용한 FBGA 패키지를 제공한다. 즉, 인쇄회로기판을 이용한 FBGA 패키지로서, (A) 복수개의 전극 패드를 갖는 반도체 칩과; (B) (a) 상기 반도체 칩이 실장될 칩 실장 영역을 갖는 상부면과, 그에 반대되는 하부면을 갖는 기판 몸체와, (b) 상기 상부면과 하부면에 형성된 회로 배선 패턴으로, 상기 칩 실장 영역의 외측에 형성된 기판 패드를 포함하는 상부 배선 패턴과, 상기 하부면에 형성되며 상기 상부 배선 패턴과 전기적으로 연결된 하부 배선 패턴으로 구성된 회로 배선 패턴을 포함하는 인쇄회로기판과; (C) 상기 반도체 칩을 상기 인쇄회로기판의 칩 실장 영역에 부착시키는 접착제와; (D) 상기 반도체 칩의 전극 패드와 상기 기판 패드를 전기적으로 연결하는 본딩 와이어와; (E) 상기 인쇄회로기판 상부면 상의 반도체 칩, 본딩 와이어 및 기판 패드 부분을 봉합하여 형성된 수지 봉합부; 및 (F) 상기 하부 배선 패턴에 형성된 복수개의 외부접속단자;를 포함하며, 상기 접착제가 범람하여 상기 기판 패드를 오염시키는 것을 방지하기 위해서, 상기 칩 실장 영역과 기판 패드 사이에 소정의 높이로 댐이 형성된 것을 특징으로 하는 접착제 범람 방지 댐이 형성된 인쇄회로기판을 이용한 FBGA 패키지를 제공한다.The present invention also provides an FBGA package using the above-described printed circuit board. That is, an FBGA package using a printed circuit board, comprising: (A) a semiconductor chip having a plurality of electrode pads; (B) (a) an upper surface having a chip mounting region on which the semiconductor chip is to be mounted, a substrate body having a lower surface opposite thereto, and (b) a circuit wiring pattern formed on the upper and lower surfaces, wherein the chip A printed circuit board including an upper wiring pattern including a substrate pad formed outside the mounting area and a lower wiring pattern formed on the lower surface and electrically connected to the upper wiring pattern; (C) an adhesive for attaching the semiconductor chip to the chip mounting area of the printed circuit board; (D) bonding wires electrically connecting the electrode pads of the semiconductor chip to the substrate pads; (E) a resin encapsulation portion formed by sealing a semiconductor chip, a bonding wire, and a substrate pad portion on an upper surface of the printed circuit board; And (F) a plurality of external connection terminals formed on the lower wiring pattern, wherein the plurality of external connection terminals are disposed at a predetermined height between the chip mounting area and the substrate pad to prevent the adhesive from overflowing and contaminating the substrate pad. Provided is an FBGA package using a printed circuit board having an adhesive overflow prevention dam, characterized in that formed.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 4는 본 발명에 따른 접착제 범람 방지 댐(170)이 형성된 FBGA 패키지용 인쇄회로기판(110)을 나타내는 평면도이다. 도 5는 도 4의 인쇄회로기판(110)에 반도체 칩(120)이 도전성 접착제(130)에 의해 부착된 상태를 나타내는 평면도이다. 그리고, 도 6은 도 5의 6-6선 단면도로서, FBGA 패키지(200)를 나타내는 단면도이다.4 is a plan view illustrating a printed circuit board 110 for an FBGA package in which an adhesive overflow preventing dam 170 according to the present invention is formed. 5 is a plan view illustrating a state in which the semiconductor chip 120 is attached to the printed circuit board 110 of FIG. 4 by the conductive adhesive 130. 6 is a cross-sectional view taken along line 6-6 of FIG. 5 and showing the FBGA package 200.

도 4 내지 도 6에 도시된 바와 같이, 인쇄회로기판(110)은 소정의 두께를 가지는 절연판 즉 기판 몸체(112)의 상하부면에 회로 배선 패턴(113)이 인쇄된 기판이다. 기판 몸체(112)의 상부면은 반도체 칩(120)이 실장될 수 있는 칩 실장 영역(117)을 제공한다. 회로 배선 패턴(113)은 기판 몸체(112)의 상부면에 형성되는 상부 배선 패턴(114)과, 기판 몸체(112)의 하부면에 형성되는 하부 배선 패턴(115)으로 구성된다. 상부 배선 패턴(114)은 반도체 칩(120)이 부착되는 칩 실장 영역(117)에 근접하게 형성되어 반도체 칩(120)과 전기적으로 연결되는 기판 패드(114a)들을 포함하고, 하부 배선 패턴(115)은 솔더 볼(160)이 접속되는 솔더 볼 패드(115a)들을 포함한다. 이때, 상부 배선 패턴(114)과 하부 배선 패턴(115)은 기판 몸체(112)를 관통하는 비아 홀(118)을 통하여 서로 전기적으로 연결된다.4 to 6, the printed circuit board 110 is an insulating plate having a predetermined thickness, that is, a substrate on which the circuit wiring pattern 113 is printed on upper and lower surfaces of the substrate body 112. An upper surface of the substrate body 112 provides a chip mounting region 117 in which the semiconductor chip 120 may be mounted. The circuit wiring pattern 113 includes an upper wiring pattern 114 formed on the upper surface of the substrate body 112 and a lower wiring pattern 115 formed on the lower surface of the substrate body 112. The upper wiring pattern 114 includes substrate pads 114a that are formed in close proximity to the chip mounting region 117 to which the semiconductor chip 120 is attached and electrically connected to the semiconductor chip 120. ) Includes solder ball pads 115a to which the solder balls 160 are connected. In this case, the upper wiring pattern 114 and the lower wiring pattern 115 are electrically connected to each other through the via hole 118 penetrating the substrate body 112.

인쇄회로기판(110)의 크기를 최소로 하면서 FBGA 패키지(200)를 구현할 수 있도록, 기판 패드(114a)를 제외한 상부 배선 패턴(114)과 비아 홀(118)은 칩 실장 영역(117)에 형성된다. 기판 패드(114a) 및 솔더 볼 패드(115a)를 제외한 기판 몸체(112)의 전면은 포토 솔더 레지스트(116)로 덮여 있다.In order to implement the FBGA package 200 while minimizing the size of the printed circuit board 110, the upper wiring patterns 114 and the via holes 118 except the substrate pad 114a are formed in the chip mounting region 117. do. The front surface of the substrate body 112 except for the substrate pad 114a and the solder ball pad 115a is covered with a photo solder resist 116.

그리고, 본 발명에 따른 인쇄회로기판(110)은 도전성 접착제(130)의 범람을 방지할 수 있도록 칩 실장 영역(117)과 기판 패드(114a) 사이에 소정의 높이로 댐(170)이 형성되어 있다. 도 5에 도시된 바와 같이 댐(170)은, 반도체 칩(120)을 칩 실장 영역(117)에 은-에폭시 재질의 도전성 접착제(130)를 개재하여 부착할 때, 반도체 칩(120) 외곽으로 번지는 도전성 접착제(130)가 기판 패드(114a)를 오염시키는 것을 방지하는 역할을 담당한다. 댐(170)은 절연성의 플라스틱 수지로 형성하는 것이 바람직하다. 도 4에는 기판 몸체(112) 상부면의 양쪽에 기판 패드(114a)들이 배열된 인쇄회로기판(110) 개시되어 있기 때문에, 칩 실장 영역(117)으로 뻗어 있는 상부 배선 패턴(114)을 수직으로 가로지르는 방향으로 댐(170)이 형성되어 있다. 반도체 칩(120)과 인쇄회로기판(110) 사이의 양호한 접착성을 유지할 수 있을 정도의 도전성 접착제(130)를 공급하면서 도전성 접착제(130)가 번질 수 있는 면적을 충분히 확보할 수 있도록, 댐(170)은 기판 패드(114a)에 근접하게 형성하는 것이 바람직하다.In the printed circuit board 110 according to the present invention, a dam 170 is formed at a predetermined height between the chip mounting region 117 and the substrate pad 114a so as to prevent the overflow of the conductive adhesive 130. have. As shown in FIG. 5, the dam 170 is attached to the outside of the semiconductor chip 120 when the semiconductor chip 120 is attached to the chip mounting region 117 via a conductive adhesive 130 made of silver-epoxy material. The bungee plays a role of preventing the conductive adhesive 130 from contaminating the substrate pad 114a. The dam 170 is preferably formed of an insulating plastic resin. In FIG. 4, since the printed circuit board 110 includes substrate pads 114a arranged on both sides of the upper surface of the substrate body 112, the upper wiring pattern 114 extending to the chip mounting region 117 is vertically disposed. The dam 170 is formed in the crossing direction. While supplying the conductive adhesive 130 to the extent that the good adhesion between the semiconductor chip 120 and the printed circuit board 110 can be maintained, it is possible to secure enough area for the conductive adhesive 130 to spread. 170 is preferably formed close to the substrate pad 114a.

한편, 도 4에서는 하나의 반도체 칩(120)이 실장될 수 있는 인쇄회로기판(110) 부분만을 도시하였지만, 인쇄회로기판(110)은 복수개의 FBGA 패키지를 동시에 제조할 수 있도록 형성된다. 예를 들면, n행×m렬(n, m : 자연수)로 FBGA 패키지를 동시에 제조할 수 있는 인쇄회로기판의 제공이 가능하다. 통상적으로 인쇄회로기판을 이용하여 복수개의 BGA 패키지를 제조할 때, 반도체 칩이 실장된 부분에 대한 개별적인 성형 공정을 진행하지만, 본 발명에서는 복수개의 반도체 칩이 실장된 부분을 동시에 봉합하는 성형 공정이 이루어진다. 이와 같이 성형 공정을 진행하는 첫째 이유는, 여러 개의 FBGA 패키지를 동시에 연속적으로 제조함으로써 생산성을 높일 수 있기 때문이다. 둘째 이유는, 수지 봉합부의 형성시 몰딩 금형의 사용과 관련된 것이다. 인쇄회로기판의 가장자리는 몰딩 금형에 물려 있어야 하기 때문에, 수지 봉합부가 형성되지 않으며, 그 만큼 패키지 크기에 있어서 손해를 본다. 그러나 여러 개의 반도체 칩이 실장된 부분을 동시에 성형한 후 개별 FBGA 패키지들로 절단하게 되면, 도 6에 도시된 바와 같은 패키지 모양을 얻을 수 있다. 즉, 수지 봉합부와 인쇄회로기판은 그 옆면들이 동일 평면을 형성하며, 그 만큼 패키지 크기에 있어서 이득을 보기 때문에, 반도체 칩 크기에 근접한 패키지를 구현할 수 있기 때문이다.Meanwhile, although only a portion of the printed circuit board 110 in which one semiconductor chip 120 may be mounted is illustrated in FIG. 4, the printed circuit board 110 may be formed to simultaneously manufacture a plurality of FBGA packages. For example, it is possible to provide a printed circuit board capable of simultaneously manufacturing an FBGA package in n rows x m columns (n, m: natural numbers). In general, when manufacturing a plurality of BGA packages using a printed circuit board, a separate molding process for the portion on which the semiconductor chip is mounted proceeds, but in the present invention, a molding process for simultaneously sealing the portions on which the plurality of semiconductor chips are mounted is performed. Is done. The first reason for the molding process as described above is that productivity can be increased by continuously manufacturing several FBGA packages simultaneously. The second reason is related to the use of a molding die in the formation of the resin seal. Since the edges of the printed circuit board must be bitten by the molding die, the resin seal is not formed, which causes a loss in package size. However, if a plurality of semiconductor chips are mounted at the same time and then cut into individual FBGA packages, a package shape as shown in FIG. 6 may be obtained. That is, since the side surfaces of the resin encapsulation portion and the printed circuit board form the same plane, and the gain in the package size is increased, the package close to the semiconductor chip size can be realized.

본 발명에 따른 인쇄회로기판(120)을 이용한 FBGA 패키지(200)를 도 6을 참조하여 설명하면, 활성면에 복수개의 전극 패드(122)가 형성된 반도체 칩(120)이 인쇄회로기판(110)의 칩 실장 영역(117)에 도전성 접착제(130)에 의해 부착되고, 반도체 칩(120)의 전극 패드(122)와 인쇄회로기판(110)의 기판 패드(114a)는 본딩 와이어(145)에 의해 각기 전기적으로 연결된다. 인쇄회로기판(110) 상부면의 반도체 칩(120)과 본딩 와이어(140)를 성형수지로 봉합하여 수지 봉합부(150)를 형성한다. 그리고, 인쇄회로기판(110)의 하부면에 형성될 솔더 볼 패드(115a)들에 각기 솔더 볼(160)을 접속하여 반도체 칩(120)과 전기적으로 연결시킨다.The FBGA package 200 using the printed circuit board 120 according to the present invention will be described with reference to FIG. 6, where the semiconductor chip 120 having the plurality of electrode pads 122 formed on the active surface is a printed circuit board 110. Is attached to the chip mounting region 117 of the semiconductor chip 120 by the conductive adhesive 130, and the electrode pad 122 of the semiconductor chip 120 and the substrate pad 114a of the printed circuit board 110 are bonded by the bonding wire 145. Each is electrically connected. The resin chip 150 is formed by sealing the semiconductor chip 120 and the bonding wire 140 on the upper surface of the printed circuit board 110 with a molding resin. The solder balls 160 are connected to the solder ball pads 115a to be formed on the lower surface of the printed circuit board 110 to be electrically connected to the semiconductor chip 120.

이때, 도전성 접착제(130)는 댐(170) 안쪽의 칩 실장 영역(117)에 공급되며, 반도체 칩(120)을 칩 실장 영역(117)에 부착하여 반도체 칩(120)을 가압하는 과정에서 반도체 칩(120)의 외곽으로 번지는 도전성 접착제(130)는 댐(170)에 막혀 기판 패드(114a)를 오염시키지 못한다.In this case, the conductive adhesive 130 is supplied to the chip mounting region 117 inside the dam 170, and in the process of pressing the semiconductor chip 120 by attaching the semiconductor chip 120 to the chip mounting region 117. The conductive adhesive 130 spreading to the outside of the chip 120 is blocked by the dam 170 and does not contaminate the substrate pad 114a.

따라서, 본 발명의 구조를 따르면 댐이 기판 패드와 칩 실장 영역 사이에 형성되어 반도체 칩을 인쇄회로기판에 부착시키는 도전성 접착제가 기판 패드를 오염시키는 것을 막기 때문에, 후속되는 와이어 본딩 공정에서의 본딩 와이어와 기판 패드 사이의 본딩 신뢰성을 유지시킬 수 있고 이웃하는 기판 패드들 사이의 전기적 쇼트 발생을 방지할 수 있다.Therefore, according to the structure of the present invention, since a dam is formed between the substrate pad and the chip mounting region to prevent the conductive adhesive that adheres the semiconductor chip to the printed circuit board from contaminating the substrate pad, the bonding wire in the subsequent wire bonding process Bonding reliability between the substrate pad and the substrate pad can be maintained and electrical short between the adjacent substrate pads can be prevented.

Claims (6)

파인 피치 볼 그리드 어레이(FBGA) 패키지용 인쇄회로기판으로서,A printed circuit board for a fine pitch ball grid array (FBGA) package, 반도체 칩이 실장될 칩 실장 영역을 갖는 상부면과, 그에 반대되며 외부접속단자가 형성되는 하부면을 갖는 기판 몸체와;A substrate body having an upper surface having a chip mounting region on which a semiconductor chip is to be mounted, and a lower surface opposite thereto and on which external connection terminals are formed; 상기 상부면과 하부면에 형성된 회로 배선 패턴으로, 상기 칩 실장 영역의 외측에 형성되고 상기 칩 실장 영역에 부착될 반도체 칩과 전기적으로 연결되는 기판 패드를 포함하는 상부 배선 패턴과, 상기 하부면에 형성되며 상기 상부 배선 패턴과 전기적으로 연결되고 외부접속단자가 접속되는 하부 배선 패턴으로 구성된 회로 배선 패턴과;A circuit wiring pattern formed on the upper and lower surfaces, the upper wiring pattern including a substrate pad formed outside the chip mounting region and electrically connected to a semiconductor chip to be attached to the chip mounting region; A circuit wiring pattern formed on the lower wiring pattern electrically connected to the upper wiring pattern and connected to an external connection terminal; 상기 칩 실장 영역에 반도체 칩을 부착시키는 접착제가 범람하여 상기 기판 패드를 오염시키는 것을 방지하기 위해서, 상기 칩 실장 영역과 기판 패드 사이에 소정의 높이로 형성된 댐;을 포함하는 것을 특징으로 하는 접착제 범람 방지 댐이 형성된 인쇄회로기판.And a dam formed at a predetermined height between the chip mounting region and the substrate pad in order to prevent the adhesive that attaches the semiconductor chip to the chip mounting region from overflowing and contaminating the substrate pad. Printed circuit board with prevention dam. 제 1항에 있어서, 상기 기판 패드를 제외한 상부 배선 패턴은 상기 칩 실장 영역 상에 형성되고, 상기 기판 패드와, 상기 외부접속단자가 형성된 하부 배선 패턴 부분을 제외한 상기 인쇄회로기판의 전면에 포토 솔더 레지스트 층이 형성된 것을 특징으로 하는 접착제 범람 방지 댐이 형성된 인쇄회로기판.2. The photo solder of claim 1, wherein an upper wiring pattern excluding the substrate pad is formed on the chip mounting area, and a front solder is formed on the entire surface of the printed circuit board except for the lower wiring pattern portion on which the substrate pad and the external connection terminal are formed. A printed circuit board having an adhesive overflow preventing dam, wherein the resist layer is formed. 제 1항 또는 제 2항에 있어서, 상기 댐은 플라스틱 수지로 형성된 것을 특징으로 하는 접착제 범람 방지 댐이 형성된 인쇄회로기판.The printed circuit board according to claim 1 or 2, wherein the dam is formed of a plastic resin. 인쇄회로기판을 이용한 파인 피치 볼 그리드 어레이(FBGA) 패키지로서,A fine pitch ball grid array (FBGA) package using a printed circuit board, (A) 복수개의 전극 패드를 갖는 반도체 칩과;(A) a semiconductor chip having a plurality of electrode pads; (B) (a) 상기 반도체 칩이 실장될 칩 실장 영역을 갖는 상부면과, 그에 반대되는 하부면을 갖는 기판 몸체와, (b) 상기 상부면과 하부면에 형성된 회로 배선 패턴으로, 상기 칩 실장 영역의 외측에 형성된 기판 패드를 포함하는 상부 배선 패턴과, 상기 하부면에 형성되며 상기 상부 배선 패턴과 전기적으로 연결된 하부 배선 패턴으로 구성된 회로 배선 패턴을 포함하는 인쇄회로기판과;(B) (a) an upper surface having a chip mounting region on which the semiconductor chip is to be mounted, a substrate body having a lower surface opposite thereto, and (b) a circuit wiring pattern formed on the upper and lower surfaces, wherein the chip A printed circuit board including an upper wiring pattern including a substrate pad formed outside the mounting area and a lower wiring pattern formed on the lower surface and electrically connected to the upper wiring pattern; (C) 상기 반도체 칩을 상기 인쇄회로기판의 칩 실장 영역에 부착시키는 접착제와;(C) an adhesive for attaching the semiconductor chip to the chip mounting area of the printed circuit board; (D) 상기 반도체 칩의 전극 패드와 상기 기판 패드를 전기적으로 연결하는 본딩 와이어와;(D) bonding wires electrically connecting the electrode pads of the semiconductor chip to the substrate pads; (E) 상기 인쇄회로기판 상부면 상의 반도체 칩, 본딩 와이어 및 기판 패드 부분을 봉합하여 형성된 수지 봉합부; 및(E) a resin encapsulation portion formed by sealing a semiconductor chip, a bonding wire, and a substrate pad portion on an upper surface of the printed circuit board; And (F) 상기 하부 배선 패턴에 형성된 복수개의 외부접속단자;를 포함하며,(F) a plurality of external connection terminals formed on the lower wiring pattern; 상기 접착제가 범람하여 상기 기판 패드를 오염시키는 것을 방지하기 위해서, 상기 칩 실장 영역과 기판 패드 사이에 소정의 높이로 댐이 형성된 것을 특징으로 하는 접착제 범람 방지 댐이 형성된 인쇄회로기판을 이용한 파인 피치 볼 그리드 어레이(FBGA) 패키지.In order to prevent the adhesive from overflowing and contaminating the substrate pad, a fine pitch ball using a printed circuit board having an adhesive overflow preventing dam is formed between the chip mounting region and the substrate pad. Grid Array (FBGA) Package. 제 4항에 있어서, 상기 기판 패드를 제외한 상부 배선 패턴은 상기 칩 실장 영역 상에 형성되고, 상기 기판 패드와, 상기 외부접속단자가 형성된 하부 배선 패턴 부분을 제외한 상기 인쇄회로기판의 전면에 포토 솔더 레지스트 층이 형성된 것을 특징으로 하는 접착제 범람 방지 댐이 형성된 인쇄회로기판을 이용한 파인 피치 볼 그리드 어레이(FBGA) 패키지.5. The photo solder of claim 4, wherein an upper wiring pattern except for the substrate pad is formed on the chip mounting area, and a front surface of the printed circuit board is formed except for a portion of the lower wiring pattern on which the substrate pad and the external connection terminal are formed. A fine pitch ball grid array (FBGA) package using a printed circuit board on which an adhesive overflow prevention dam is formed, wherein the resist layer is formed. 제 4항 또는 제 5항에 있어서, 상기 접착제 범람 방지 댐은 플라스틱 수지로 형성된 것을 특징으로 하는 접착제 범람 방지 댐이 형성된 인쇄회로기판을 이용한 파인 피치 볼 그리드 어레이(FBGA) 패키지.The fine pitch ball grid array (FBGA) package of claim 4 or 5, wherein the adhesive overflow preventing dam is formed of a plastic resin.
KR1019990035590A 1999-08-26 1999-08-26 PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same KR20010019260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990035590A KR20010019260A (en) 1999-08-26 1999-08-26 PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990035590A KR20010019260A (en) 1999-08-26 1999-08-26 PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same

Publications (1)

Publication Number Publication Date
KR20010019260A true KR20010019260A (en) 2001-03-15

Family

ID=19608739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035590A KR20010019260A (en) 1999-08-26 1999-08-26 PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same

Country Status (1)

Country Link
KR (1) KR20010019260A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386635B1 (en) * 2000-12-29 2003-06-02 앰코 테크놀로지 코리아 주식회사 Method for manufacturing substrate in semiconductor package
KR100818079B1 (en) * 2002-02-21 2008-03-31 주식회사 하이닉스반도체 A method for manufacturing of ball grid array package
US8253034B2 (en) 2010-05-24 2012-08-28 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and semiconductor package with the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386635B1 (en) * 2000-12-29 2003-06-02 앰코 테크놀로지 코리아 주식회사 Method for manufacturing substrate in semiconductor package
KR100818079B1 (en) * 2002-02-21 2008-03-31 주식회사 하이닉스반도체 A method for manufacturing of ball grid array package
US8253034B2 (en) 2010-05-24 2012-08-28 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and semiconductor package with the same

Similar Documents

Publication Publication Date Title
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US9768124B2 (en) Semiconductor package in package
KR100237328B1 (en) Structure of semiconductor package and manufacturing method
US7098407B2 (en) Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate
US6864434B2 (en) Warpage-preventive circuit board and method for fabricating the same
KR100608608B1 (en) Semiconductor chip package having bonding pad structure of mixing type and manufacturing method thereof
EP1096567A2 (en) BGA package and method for fabricating the same
KR100212607B1 (en) Semiconductor chip package
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US6246124B1 (en) Encapsulated chip module and method of making same
US20070166884A1 (en) Circuit board and package structure thereof
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US20070194417A1 (en) Semiconductor apparatus containing multi-chip package structures
KR20010019260A (en) PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same
US20140118978A1 (en) Package substrate and chip package using the same
US8283779B2 (en) Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
KR20060017294A (en) Small sized semiconductor integrated circuit package and printed circuit substrate
JP4336407B2 (en) Circuit board
US6875639B2 (en) Semiconductor device and method of manufacturing the same
KR20070019359A (en) Two sided mount type substrate having window for encapsulating and method for manufacturing a multi-chip package using the same
JP2001267452A (en) Semiconductor device
KR100247641B1 (en) Package and method of manufacturing the same
JP3271500B2 (en) Semiconductor device
KR20000044989A (en) Multi chip ball grid array package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid