KR20010004003A - Repair fuse circuit - Google Patents
Repair fuse circuit Download PDFInfo
- Publication number
- KR20010004003A KR20010004003A KR1019990024588A KR19990024588A KR20010004003A KR 20010004003 A KR20010004003 A KR 20010004003A KR 1019990024588 A KR1019990024588 A KR 1019990024588A KR 19990024588 A KR19990024588 A KR 19990024588A KR 20010004003 A KR20010004003 A KR 20010004003A
- Authority
- KR
- South Korea
- Prior art keywords
- repair
- current
- repair fuse
- reference current
- fuse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 메모리 소자에 관한 것으로서, 보다 구체적으로는 리페어 퓨즈(Repair Fuse)를 통하여 흐르는 전류와 기준 전류를 비교하여 불량(Fail)이 발생한 메모리 셀을 정상적인 리페어 셀(Repair Cell)로 바꾸어 주는 개선된 리페어 퓨즈 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device. More specifically, the present invention compares a current flowing through a repair fuse and a reference current to change a memory cell in which a failure occurs to a normal repair cell. To a repaired fuse circuit.
일반적인 반도체 메모리 소자의 경우, 각 메모리 칩(Memory Chip)의 메모리 용량 외에 부가적으로 일정량의 리페어 셀을 추가하여, 특정 메모리 셀에 불량이 발생하는 경우에 불량이 발생한 메모리 셀을 여분의 리페어 셀로 바꾸어 줌으로써 수율 향상 및 제조 비용의 최소화를 도모하고 있다. 상기와 같은 대부분의 리페어 회로는 폴리실리콘(Poly Silicon)으로 만든 리페어 퓨즈와 불량이 발생했을 경우 상기 리페어 퓨즈를 레이저 빔(Laser Beam)으로 절단할 수 있는 레이저 리페어 장비가 짝을 이루어 사용되는데, 불량 상태에 의한 리페어 퓨즈 절단 유무에 따라 리페어 신호를 출력하여, 미리 삽입해 둔 정상적인 리페어 셀로 바꾸어 주는 것이다.In the case of a general semiconductor memory device, in addition to the memory capacity of each memory chip, a certain amount of repair cells are additionally added, and when a failure occurs in a specific memory cell, the defective memory cell is replaced with a spare repair cell. In order to improve the yield and minimize manufacturing costs. Most repair circuits described above are used in combination with a repair fuse made of polysilicon and a laser repair device that can cut the repair fuse with a laser beam when a failure occurs. The repair signal is output according to whether the fuse is cut by the state and replaced with a normal repair cell inserted in advance.
도 1은 종래의 반도체 메모리 소자의 리페어 퓨즈 회로를 도시한 것이다. 도 1을 참조하면, 종래의 리페어 퓨즈 회로는 전원 전압(Vcc)과 제 1 노드(n1) 사이에 연결된 리페어용 퓨즈(11)와 상기 제 1 노드(n1)에 입력이 연결되어 제 1 노드(n1)의 전위를 반전시켜 주기 위한 제 1 인버터(Inverter: INV1)와, 상기 제 1 노드(n1)와 접지에 드레인(Drain)과 소오스(Source)가 각각 연결되고 제 1 인버터(INV1)의 출력이 게이트(Gate)에 인가되는 NMOS 트랜지스터(N-channel Metal Oxide Semiconductor Transistor: NMOS)와, 상기 제 1 인버터(INV1)의 출력을 입력으로 하여 제 1 인버터(INV1)의 출력을 반전시켜 주기 위한 제 2 인버터(INV2)로 이루어진다.1 illustrates a repair fuse circuit of a conventional semiconductor memory device. Referring to FIG. 1, in the conventional repair fuse circuit, a repair fuse 11 connected between a power supply voltage Vcc and a first node n1 and an input to the first node n1 are connected to a first node. A first inverter (INV1) for inverting the potential of n1), a drain and a source are connected to the first node n1 and the ground, respectively, and an output of the first inverter (INV1). An NMOS transistor (NMOS) applied to the gate and an output of the first inverter INV1 as an input to invert the output of the first inverter INV1. It consists of two inverters (INV2).
상기에서 전원 전압(Vcc)의 정상 동작에 의해서 리페어 퓨즈(11)가 절단되지 않았을 경우에는 제 1 노드(n1)는 하이(High)의 상태가 되고 제 1 인버터(INV1)의 출력 신호는 로우(Low)의 상태가 되는데, 상기 제 1 인버터(INV1)의 출력 신호(로우)에 의해 상기 NMOS 트랜지스터(NMOS)는 턴-오프(Turn-Off)되어 제 1 노드(n1)는 하이의 상태를 유지한다. 따라서, 제 2 인버터(INV2)의 출력단은 하이의 리페어 신호(Out)를 출력하여 레이저 절단(Laser Cutting)이 발생하지 않고 정상적인 동작이 이루어짐을 나타낸다.When the repair fuse 11 is not cut by the normal operation of the power supply voltage Vcc, the first node n1 becomes high and the output signal of the first inverter INV1 is low. Low state, the NMOS transistor (NMOS) is turned off (Turn-Off) by the output signal (low) of the first inverter (INV1), the first node (n1) maintains a high state do. Accordingly, the output terminal of the second inverter INV2 outputs a high repair signal Out to indicate that normal operation is performed without laser cutting.
한편, 메모리 셀에 불량이 발생하여 리페어 퓨즈(11)가 절단되었을 경우에는 제 1 노드(n1)는 로우의 상태가 되고 제 1 인버터(INV1)의 출력 신호는 하이의 상태가 되는데, 상기 제 1 인버터(INV1)의 출력 신호에 의해 NMOS 트랜지스터(NMOS)는 턴-온(Turn-On)됨으로써 제 1 노드(n1)는 로우의 상태를 유지한다. 따라서, 제 2 인버터(INV2)의 출력 신호인 리페어 신호(Out)는 로우의 상태로 출력되어 메모리 셀의 불량에 의한 레이저 절단이 발생하였음을 나타낸다.Meanwhile, when the repair fuse 11 is disconnected due to a defect in the memory cell, the first node n1 becomes low and the output signal of the first inverter INV1 becomes high. The NMOS transistor NMOS is turned on by the output signal of the inverter INV1, so that the first node n1 maintains a low state. Therefore, the repair signal Out, which is an output signal of the second inverter INV2, is output in a low state to indicate that laser cutting due to a defective memory cell occurs.
그러나, 상기한 바와 같은 종래의 리페어 퓨즈 회로에 있어서, 폴리 실리콘으로 만든 리페어 퓨즈(11)를 사용하여 리페어를 하게 되는 경우에 불량이 발생한 메모리 셀의 리페어 퓨즈(11)가 완전히 끊어지지 않고 소량의 폴리 실리콘이 남게 되는 경우가 있다. 이 때는 전원 전압(Vcc)의 증가 시간에 따라 리페어 신호(Out)가 틀려지게 된다.However, in the conventional repair fuse circuit as described above, when the repair is performed using the repair fuse 11 made of polysilicon, the repair fuse 11 of the memory cell in which the failure occurs is not completely blown and a small amount of Polysilicon may remain. At this time, the repair signal Out becomes wrong according to the increase time of the power supply voltage Vcc.
전원 전압(Vcc)의 증가가 빠른 시간에 일어나는 경우에는 메모리 소자 사이의 내부 커패시턴스(Capacitance)의 영향에 의해 제 1 노드(n1)의 전위가 전원 전압(Vcc)을 따라가지 못하고 로우의 상태가 되고 결국 제 1 인버터(INV1)를 지난 제 2 인버터(INV2)의 리페어 신호(Out)는 로우의 상태가 되어 레이저 절단이 발생했음을 나타낸다. 이때, 상기 NMOS 트랜지스터(NMOS)는 제 1 인버터(INV1)의 하이의 출력 신호에 의해 턴-온되어 제 1 노드(n1)의 전위는 로우의 상태를 유지함으로써 결국 리페어 신호(Out)도 로우의 신호를 유지하게 된다.When the increase in the power supply voltage Vcc occurs at a rapid time, the potential of the first node n1 cannot go along the power supply voltage Vcc and becomes low due to the influence of internal capacitance between the memory devices. As a result, the repair signal Out of the second inverter INV2 passing through the first inverter INV1 becomes low, indicating that laser cutting has occurred. In this case, the NMOS transistor NMOS is turned on by the high output signal of the first inverter INV1 so that the potential of the first node n1 is kept low, so that the repair signal Out is also low. Keep the signal.
반면에, 전원 전압(Vcc)의 증가가 3㎲ 이상 정도의 느린 속도로 발생하는 경우에는 절단되지 않고 남아있는 소량의 폴리 실리콘으로 인해, 상기 NMOS 트랜지스터(NMOS)가 턴-온되지 않은 상태에서, 리페어 퓨즈(11)를 흐르는 전류가 상기 제 1 노드(n1)의 전위를 서서히 하이의 상태로 변화시키게 된다. 결국, 제 2 인버터(INV2)의 리페어 신호(Out)는 하이의 상태가 되고 NMOS 트랜지스터(NMOS)는 턴-오프되어 레이저 절단이 발생하지 않은 것과 같은 신호가 출력된다.On the other hand, when the increase in the power supply voltage Vcc occurs at a slow speed of about 3 kHz or more, due to the small amount of polysilicon remaining uncut, the NMOS transistor NMOS is not turned on. The current flowing through the repair fuse 11 gradually changes the potential of the first node n1 to a high state. As a result, the repair signal Out of the second inverter INV2 becomes high and the NMOS transistor NMOS is turned off to output a signal such that no laser cutting occurs.
이것은 전원 전압(Vcc)의 상승 속도에 따라 리페어용 메모리 셀이 선택될 수도 있고, 불량이 발생한 메모리 셀이 선택될 수도 있음을 의미한다.This means that the repair memory cell may be selected according to the rising speed of the power supply voltage Vcc, or the memory cell in which the failure occurs may be selected.
또한, 리페어 신호(Out)가 하이의 정상적인 상태로 출력되는 경우에도 리페어 퓨즈(11)의 저항이 상대적으로 낮은 경우에는 전원 전압(Vcc)과 접지 사이에 전류 경로가 형성됨으로써, 메모리 셀이 동작하지 않는 대기(Stand-by) 상태에서도 전력 소모가 생기고 이로 인한 불량이 발생할 수 있다.Also, even when the repair signal Out is output in a normal state of high, when the resistance of the repair fuse 11 is relatively low, a current path is formed between the power supply voltage Vcc and the ground, thereby preventing the memory cell from operating. Even in a stand-by state, power is consumed and failures can occur.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로서, 리페어 퓨즈를 통하여 흐르는 전류와 기준 전류를 비교함으로써 리페어 퓨즈가 완전하게 절단되지 않고 폴리 실리콘이 남아있는 경우라도 정상적인 리페어 동작을 수행할 수 있는 리페어 퓨즈 회로를 제공하는 데 그 목적이 있다.The present invention is to solve the problems as described above, by comparing the current flowing through the repair fuse and the reference current repair that can perform a normal repair operation even if the repair fuse is not completely disconnected and polysilicon remains The purpose is to provide a fuse circuit.
또한, 본 발명은 칩 선택(Chip Select) 신호에 의해 리페어 전류와 기준 전류를 비교하기 위한 수단을 제어함으로써, 리페어 퓨즈의 저항이 작은 경우에 대기 상태에서 흐르는 전류를 차단함으로써 전력 소모에 의한 불량이 발생하지 않도록 하는데 그 목적이 있다.In addition, the present invention controls the means for comparing the repair current and the reference current by a chip select signal, thereby preventing the defect caused by power consumption by cutting off the current flowing in the standby state when the resistance of the repair fuse is small. The purpose is to prevent it from happening.
도 1은 종래의 반도체 메모리 소자의 리페어 퓨즈 회로,1 is a repair fuse circuit of a conventional semiconductor memory device,
도 2는 본 발명의 실시예에 따른 반도체 메모리 소자의 리페어 퓨즈 회로.2 is a repair fuse circuit of a semiconductor memory device according to an embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
100: 전류 비교부 10: 리페어 퓨즈 연결부100: current comparator 10: repair fuse connection
20: 기준 전류 발생부 30: 전류 비교 수단20: reference current generator 30: current comparison means
40: 전류 제어부 50: 리페어 신호 출력부40: current control unit 50: repair signal output unit
11: 리페어 퓨즈 P1, P2, P3: PMOS 트랜지스터11: Repair fuse P1, P2, P3: PMOS transistor
N1, N2, N3: NMOS 트랜지스터 INV1, INV2, INV3: 인버터N1, N2, N3: NMOS transistors INV1, INV2, INV3: Inverter
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 리페어 퓨즈를 이용하여 불량이 발생한 메모리 셀을 정상적인 리페어 셀로 바꾸어 주는 리페어 퓨즈 회로에 있어서, 전원 전압에 리페어 퓨즈가 연결된 리페어 퓨즈 연결부; 상기 리페어 퓨즈를 흐르는 전류와 기준 전류를 비교하기 위한 전류 비교부; 및, 상기 전류 비교부의 출력 신호를 입력으로 하여 리페어 신호를 발생하는 리페어 신호 출력부로 이루어지는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention provides a repair fuse circuit that replaces a defective memory cell with a normal repair cell using a repair fuse, the repair fuse connection portion connected to the repair fuse to the power supply voltage; A current comparator for comparing the current flowing through the repair fuse with a reference current; And a repair signal output unit configured to generate a repair signal by using the output signal of the current comparator as an input.
상기 전류 비교부는 기준 전류를 발생시키기 위한 기준 전류 발생부와; 리페어 퓨즈를 흐르는 전류와 상기 기준 전류를 비교하기 위한 전류 비교 수단과; 칩 선택(Chip Select) 신호에 의해 상기 전류 비교 수단의 구동을 제어함으로써 전원 전압과 접지 사이에 흐르는 전류에 의한 전력 소모를 줄이고 그에 따른 불량을 방지하는 전류 제어부로 이루어지는 것을 특징으로 한다.The current comparator includes a reference current generator for generating a reference current; Current comparing means for comparing the current flowing through the repair fuse with the reference current; By controlling the driving of the current comparing means by a chip select signal (Chip Select) characterized in that the current control unit to reduce the power consumption by the current flowing between the power supply voltage and the ground and thereby prevent the failure.
상기 기준 전류 발생부는 턴-온 전압이 충분히 큰 PMOS 트랜지스터(P-channel Metal Oxide Semiconductor)를 이용하여 기준 전류를 발생시키는 것을 특징으로 한다.The reference current generator generates a reference current by using a PMOS transistor (P-channel metal oxide semiconductor) having a sufficiently large turn-on voltage.
상기 전류 비교 수단은 제 1 및 제 2 CMOS(Complementary Metal Oxide Semiconductor)로 이루어져서 리페어 퓨즈를 흐르는 전류와 기준 전류를 비교하여 출력 신호를 결정하는 것을 특징으로 한다.The current comparing means may include a first and a second complementary metal oxide semiconductor (CMOS) to compare the current flowing through the repair fuse with a reference current to determine an output signal.
상기 전류 제어부는 칩 선택 신호를 입력으로 하는 NMOS 트랜지스터로 구성되어 리페어 퓨즈의 저항이 작은 경우에 대기 상태에서 흐르는 전류를 차단함으로써 전력 소모와 그에 따른 불량을 방지하는 것을 특징으로 한다.The current control unit is configured of an NMOS transistor having a chip select signal as an input, and when the resistance of the repair fuse is small, the current flowing in the standby state is characterized in that it prevents power consumption and the defect thereof.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 반도체 메모리 소자의 전류 비교를 이용한 리페어 퓨즈 회로를 도시한 것이다. 도 2를 참조하면, 본 발명의 실시예에 따른 리페어 퓨즈 회로는 전원 전압(Vcc)에 리페어 퓨즈(11)가 연결된 리페어 퓨즈 연결부(10); 상기 리페어 퓨즈(11)를 흐르는 전류와 기준 전류를 비교하기 위한 전류 비교부(100); 및, 상기 전류 비교부(100)의 출력 신호를 입력으로 하여 리페어 신호(Out)를 발생하는 리페어 신호 출력부(50)로 이루어지는 것을 특징으로 한다.2 illustrates a repair fuse circuit using current comparison of a semiconductor memory device according to an exemplary embodiment of the present invention. Referring to FIG. 2, a repair fuse circuit according to an embodiment of the present invention includes a repair fuse connection unit 10 in which a repair fuse 11 is connected to a power supply voltage Vcc; A current comparator 100 for comparing the current flowing through the repair fuse 11 with a reference current; And a repair signal output unit 50 generating a repair signal Out by inputting the output signal of the current comparator 100 as an input.
상기 리페어 퓨즈 연결부(10)는 전원 전압(Vcc)에 리페어 퓨즈(11)가 연결되어 상기 리페어 퓨즈(11)를 통하여 흐르는 전류가 상기 전류 비교부(100)로 제공된다.In the repair fuse connection unit 10, a repair fuse 11 is connected to a power supply voltage Vcc so that a current flowing through the repair fuse 11 is provided to the current comparator 100.
상기 전류 비교부(100)는 기준 전류를 발생하는 기준 전류 발생부(20)와; 리페어 퓨즈를 흐르는 전류와 기준 전류를 비교하는 전류 비교 수단(30)과; 상기 전류 비교 수단(30)의 구동을 제어하는 전류 제어부(40)를 구비한다.The current comparison unit 100 includes a reference current generator 20 for generating a reference current; Current comparing means (30) for comparing the current flowing through the repair fuse with the reference current; And a current controller 40 for controlling the driving of the current comparison means 30.
상기 기준 전류 발생부(20)는 드레인이 전원 전압(Vcc)에 연결되고, 소오스가 상기 전류 비교 수단(30)의 출력 노드(n2)에 연결되며, 게이트는 접지 전원에 연결되어 항상 턴-온되어 있는 PMOS 트랜지스터(P3)로 구성된다. 이 때, 상기 PMOS 트랜지스터(P3)는 리페어 퓨즈(11) 물질의 공정 변수를 고려하여 충분히 큰 값의 턴-온 저항을 가지도록 설계된다.The reference current generator 20 has a drain connected to a power supply voltage Vcc, a source connected to an output node n2 of the current comparison means 30, and a gate connected to a ground power supply, which is always turned on. It consists of the PMOS transistor P3. In this case, the PMOS transistor P3 is designed to have a sufficiently large turn-on resistance in consideration of process variables of the repair fuse 11 material.
상기 전류 비교 수단(30)은 게이트가 서로 연결되고 드레인이 서로 연결된 PMOS 트랜지스터(P1, P2)와 NMOS 트랜지스터(N1, N2)로 구성된 제 1 및 제 2 CMOS(31, 32)로 이루어지는데, 상기 제 1 CMOS(31)의 게이트(n1)는 상기 리페어 퓨즈 연결부(10)와 제 2 CMOS(32)의 출력단에 연결되고, 제 2 CMOS(32)의 게이트(n2)는 제 1 CMOS(31)의 출력단과 상기 기준 전류 발생부(20)에 연결되어 상기 제 2 노드(n2)의 출력을 리페어 신호 출력부(50)로 제공한다.The current comparing means 30 comprises first and second CMOSs 31 and 32 composed of PMOS transistors P1 and P2 and NMOS transistors N1 and N2 having gates connected to each other and drains connected to each other. The gate n1 of the first CMOS 31 is connected to the repair fuse connection 10 and the output terminal of the second CMOS 32, and the gate n2 of the second CMOS 32 is the first CMOS 31. It is connected to the output terminal of the and the reference current generator 20 to provide the output of the second node (n2) to the repair signal output unit (50).
상기 전류 제어부(40)는 상기 NMOS 트랜지스터(N1, N2)의 소오스에 드레인이 연결되고, 소오스에 접지 전원이 연결되며, 칩 선택 신호(CS)가 게이트에 인가되는 NMOS 트랜지스터(N3)로 이루어지는데, 메모리 셀이 선택되지 않아서 칩 선택 신호(CS)가 로우 상태로 인가되는 경우에는 상기 NMOS 트랜지스터(N3)를 턴-오프시킴으로써 대기 상태에서 흐르는 전류를 차단하여 전력 소모에 의한 불량을 방지한다.The current control unit 40 includes a NMOS transistor N3 having a drain connected to a source of the NMOS transistors N1 and N2, a ground power source connected to a source, and a chip select signal CS applied to a gate. When the chip select signal CS is applied in a low state because no memory cell is selected, the NMOS transistor N3 is turned off to block a current flowing in a standby state to prevent a failure due to power consumption.
상기 리페어 신호 출력부(50)는 직렬로 연결된 홀수 개의 인버터(INV1, ... , INV3, ...)로 구성된다.The repair signal output unit 50 includes an odd number of inverters INV1, ..., INV3, ... connected in series.
상기한 바와 같은 본 발명의 실시예에 따른 리페어 퓨즈 회로의 동작을 설명하면 다음과 같다.The operation of the repair fuse circuit according to the embodiment of the present invention as described above is as follows.
먼저, 칩 선택 신호(CS)가 하이로 인가되어 제 3 NMOS 트랜지스터(N3)가 턴-온되어 있고 전원 전압(Vcc)의 정상 동작으로 리페어 퓨즈(11)가 절단되지 않은 경우에, 제 1 노드(n1)는 전원 전압(Vcc)과 동일한 전위를 가지게 되어 상기 리페어 퓨즈(11)를 통하여 흐르는 전류는 제 3 PMOS 트랜지스터(P3)를 통하여 흐르는 기준 전류보다 충분히 크게 된다. 따라서, 상기 전류 비교 수단(30)의 전류 센싱(Current Sensing)에 의해 제 1 CMOS(31)는 로우 상태의 출력을 제 2 CMOS(32) 입력단(n2)으로 전달하게 되고 결국 제 3 인버터(INV3)를 통한 리페어 신호(Out)는 리페어 퓨즈(11)의 절단이 없음을 나타내는 하이의 신호를 출력하게 된다.First, when the chip select signal CS is applied high and the third NMOS transistor N3 is turned on and the repair fuse 11 is not disconnected due to the normal operation of the power supply voltage Vcc, the first node. n1 has the same potential as the power supply voltage Vcc so that the current flowing through the repair fuse 11 is sufficiently larger than the reference current flowing through the third PMOS transistor P3. Therefore, the first CMOS 31 transmits the low state output to the second CMOS 32 input terminal n2 by the current sensing of the current comparing means 30, and thus the third inverter INV3. The repair signal Out through) outputs a high signal indicating that the repair fuse 11 is not disconnected.
반면에, 불량이 발생하여 리페어 퓨즈(11)가 절단되면 상기 리페어 퓨즈(11)를 통하여 흐르는 전류보다 기준 전류가 충분히 크기 때문에, 기준 전류가 흐르는 제 2 노드(n2)는 하이의 상태가 되어 결국, 제 3 인버터(INV3)를 통한 리페어 신호(Out)는 불량이 발생하여 리페어 퓨즈(11)가 절단되었음을 나타내는 로우의 신호가 출력된다.On the other hand, when the repair fuse 11 is broken due to a failure, the reference current is sufficiently larger than the current flowing through the repair fuse 11, so that the second node n2 through which the reference current flows becomes high and eventually becomes high. When the repair signal Out through the third inverter INV3 is defective, a low signal indicating that the repair fuse 11 is cut is output.
또한, 전원 전압(Vcc)이 느린 속도로 증가하여 메모리 셀에 불량이 발생했지만, 리페어 퓨즈(11)가 완전하게 절단되지 않고 소량의 폴리 실리콘이 남아 있는 경우라도, 상기 제 1 노드(n1)를 통하여 흐르는 전류는 기준 전류보다 작게 되어 제 2 노드(n2)는 하이의 상태가 된다. 따라서, 리페어 퓨즈(11)가 완전하게 절단되지 않은 경우에도 로우 상태의 리페어 신호(Out)를 출력함으로써 본 발명에 따른 리페어 퓨즈 회로는 리페어 동작을 정상적으로 수행한다.In addition, even when the power supply voltage Vcc increases at a slow speed and a defect occurs in the memory cell, even if the repair fuse 11 is not completely cut and a small amount of polysilicon remains, the first node n1 may be disconnected. The current flowing through is smaller than the reference current so that the second node n2 is in a high state. Therefore, even when the repair fuse 11 is not completely cut, the repair fuse circuit according to the present invention performs a repair operation by outputting a repair signal Out in a low state.
이상에서 자세히 설명된 바와 같이, 본 발명의 리페어 퓨즈 회로에 따르면, 리페어 퓨즈를 통하여 흐르는 전류와 기준 전류를 비교함으로써 불량이 발생한 메모리 셀의 리페어 퓨즈가 완전하게 절단되지 않고 소량의 폴리 실리콘이 남아있는 경우라도 리페어 성능을 향상시킬 수 있는 이점이 있다. 이에 따라, 리페어가 발생된 메모리 셀의 불량률을 감소시키고 반도체 메모리 소자의 수율을 향상시킬 뿐만아니라 제품의 제조 원가를 줄일 수 있는 이점이 있다.As described in detail above, according to the repair fuse circuit of the present invention, by comparing the current flowing through the repair fuse with the reference current, the repair fuse of the defective memory cell is not completely cut and a small amount of polysilicon remains. Even in this case, there is an advantage of improving the repair performance. Accordingly, there is an advantage of reducing the defective rate of the repaired memory cell, improving the yield of the semiconductor memory device, and reducing the manufacturing cost of the product.
또한, 본 발명은 리페어 퓨즈의 저항이 상대적으로 낮기 때문에 대기 상태일 때 전원 전압에서 접지로 흐르는 전류를 칩 선택 신호를 이용하여 차단함으로써, 전력 소모에 의한 불량을 방지할 수 있는 이점이 있다.In addition, since the resistance of the repair fuse is relatively low, the current flowing from the power supply voltage to the ground is cut off using the chip select signal in the standby state, thereby preventing the failure due to power consumption.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.Hereinafter, this invention can be implemented in various changes in the range which does not deviate from the summary.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0024588A KR100505406B1 (en) | 1999-06-28 | 1999-06-28 | Repair fuse circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0024588A KR100505406B1 (en) | 1999-06-28 | 1999-06-28 | Repair fuse circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004003A true KR20010004003A (en) | 2001-01-15 |
| KR100505406B1 KR100505406B1 (en) | 2005-08-04 |
Family
ID=19595792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0024588A KR100505406B1 (en) | 1999-06-28 | 1999-06-28 | Repair fuse circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100505406B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969124A (en) * | 1989-03-07 | 1990-11-06 | National Semiconductor Corporation | Method for vertical fuse testing |
| KR0164378B1 (en) * | 1995-04-13 | 1999-02-18 | 김광호 | Fusing status detection circuit of semiconductor memory |
| KR100220555B1 (en) * | 1996-10-30 | 1999-09-15 | 윤종용 | Redundancy decoding circuit for use in decoding address fail |
| KR100255149B1 (en) * | 1997-08-30 | 2000-05-01 | 김영환 | Repair fuse control circuit |
-
1999
- 1999-06-28 KR KR10-1999-0024588A patent/KR100505406B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100505406B1 (en) | 2005-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100336953B1 (en) | Semiconductor memory device with redundancy circuit | |
| JP3665511B2 (en) | Antifuse programming circuit | |
| KR100321168B1 (en) | Repair circuit of redundancy circuit with antifuse | |
| JP3660828B2 (en) | Antifuse programming circuit using variable voltage generator | |
| KR100306469B1 (en) | Circuit and Method for Fuse Option in Integrate Circuit | |
| KR101124250B1 (en) | Fuse circuit and operating method thereof | |
| KR100519512B1 (en) | Low Power Column Repair Circuit Using Anti-Fuse | |
| US5825698A (en) | Redundancy decoding circuit for a semiconductor memory device | |
| KR0179550B1 (en) | Redundancy circuit of semiconductor memory device | |
| KR100505406B1 (en) | Repair fuse circuit | |
| JP2006185582A (en) | Semiconductor device | |
| KR100904468B1 (en) | Anti-fuse repair control circuit | |
| KR100535021B1 (en) | Repair device | |
| KR100752645B1 (en) | Fuse circuit capable of cutting off leakage current path in fuse circuit | |
| KR100253395B1 (en) | Row/column selection circuit | |
| KR100256820B1 (en) | Low-column repair circuit | |
| KR100480906B1 (en) | Repair circuit of semiconductor memory device | |
| KR100652428B1 (en) | Redundancy circuit for semiconductor memory device | |
| KR0179549B1 (en) | Semiconductor memory device having stable repair function | |
| JP2583362B2 (en) | Modification circuit for integrated circuits | |
| KR0172244B1 (en) | Sub-row decoder circuit | |
| KR100315027B1 (en) | Repair circuit of semiconductor memory device | |
| KR100632617B1 (en) | Repair circuit | |
| KR100871376B1 (en) | Fuse Circuit | |
| KR100245274B1 (en) | Redundant predecoder circuit of sram |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |