KR20000074536A - 고속 락 위상동기루프 주파수 합성장치 및 방법 - Google Patents

고속 락 위상동기루프 주파수 합성장치 및 방법 Download PDF

Info

Publication number
KR20000074536A
KR20000074536A KR1019990018549A KR19990018549A KR20000074536A KR 20000074536 A KR20000074536 A KR 20000074536A KR 1019990018549 A KR1019990018549 A KR 1019990018549A KR 19990018549 A KR19990018549 A KR 19990018549A KR 20000074536 A KR20000074536 A KR 20000074536A
Authority
KR
South Korea
Prior art keywords
frequency
high level
current
base station
holding time
Prior art date
Application number
KR1019990018549A
Other languages
English (en)
Other versions
KR100557156B1 (ko
Inventor
박성길
권성택
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990018549A priority Critical patent/KR100557156B1/ko
Publication of KR20000074536A publication Critical patent/KR20000074536A/ko
Application granted granted Critical
Publication of KR100557156B1 publication Critical patent/KR100557156B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 이동통신단말기의 고속 락 위상동기루프 주파수 합성장치 및 방법에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제
본 발명은 이동통신단말기에서 핸드오프 시 핸드오프 대상 기지국의 주파수에 고속으로 락킹시키기 위한 고속 락 위상동기루프 주파수 합성장치 및 방법을 제공함에 있다.
다. 발명의 해결방법의 요지
본 발명은 이동통신단말기의 고속 락 위상동기루프 주파수 합성장치에서 서로 다른 주파수를 가지는 기지국간의 핸드오프 시 두 기지국의 주파수차에 따라 소정 시간동안 락킹전류의 레벨 높여주고, 소정 시간 이후에는 락킹전류의 레벨을 낮추어 고속으로 핸드오프 대상 기지국의 주파수에 락킹시킴을 특징으로 한다.
라. 발명의 중요한 용도
이동통신단말기의 위상동기루프에 이용한다.

Description

고속 락 위상동기루프 주파수 합성장치 및 방법{FAST LOCK PLL SYNTHESIZE METHOD AND APPARATUS}
본 발명은 이동통신단말기의 락 위상동기루프 주파수 합성장치 및 방법에 관한 것으로, 특히 서로 다른 주파수를 사용하는 기지국간 하드 핸드오프 시 핸드오프 대상 기지국의 사용 주파수에 고속으로 락킹시키기 위한 고속 락 위상동기루프 주파수 합성장치 및 방법 에 관한 것이다.
도1은 일반적인 위상동기루프 주파수 합성장치의 블록 구성도를 나타낸 도면이다. 이를 참조하여 일반적인 위상동기루프 주파수 합성장치의 구성 및 동작을 설명한다.
도면에 참조된 부호 101은 기준주파수 발생기이고, 103은 가산기이다. 상기 기준주파수 발생기(101)는 높은 주파수 안정도를 가지며, 전압제어발진기(Voltage Controled Oscillator: 109)의 주파수 안정도의 기준이 된다. 상기 가산기(103)는 상기 기준주파수 발생기(101)에서 출력되는 기준주파수와, 상기 전압제어발진기(109)에서 출력되는 주파수를 분주기(111)에서 소정의 비율로 분주된 주파수를 가산하여 출력한다. 위상검출기(105)는 상기 가산기(103)로부터 입력되는 상기 두 주파수의 위상을 비교하여 주파수차를 구하고, 이에 따른 정보를 펄스 밀도 변조(Pulse Density Modulation: PDM) 형태의 전류로 출력한다. 루프필터(107)는 상기 PDM 형태의 전류를 입력받고, 시간적으로 변화는 전류를 특정 직류전압으로 변화시켜 전압제어발진기(109)로 출력한다. 전압제어발진기(109)는 상기 루프필터(107)에서 출력되는 직류전압을 인가 받아 특정 주파수로 고정되어 출력된다. 즉, 기준주파수 발생기(101)의 출력 위상이 일정하므로 전압제어발진기(109)의 주파수 변화는 바로 우상 비교기(105)의 출력을 변화시키고, 이는 다시 전압제어발진기(109)의 주파수를 변화시켜 출력 주파수를 안정화시킨다.
이러한 위상동기루프 주파수 합성장치에서 전압제어발진기(109)의 출력 주파수를 바꾸는 방법은 일반적으로 분주기(111)의 분주비를 변화시키면 된다. 이와 같이 어떤 특정 주파수에서 다른 주파수로 변화하는 데 걸리는 시간을 락 타임(Lock Time)이라고 한다. 이러한 락 타임을 빠르게 하는 방법으로는 외부적인 회로를 첨가하여 루프필터의 대역폭을 넓게 하는 방법과 외부적인 회로를 첨가하여 루프 필터의 입력 전류의 크기를 크게 하는 방법이 있다.
그러나 첫 번째 방법의 경우 대역폭이 증가하여 기준주파수와 비슷해지면 기준주파수 성분이 큰 스퓨리어스(Spurious) 잡음으로 나타나 사용할 수 없고, 두 번째 방법의 경우 락 타임은 줄어들지만 위상 잡음이 나빠지는 문제점이 있다.
따라서 본 발명의 목적은 특정 주파수에서 다른 주파수로 변환 시 주파수 차에 따른 소정의 시간동안만 루프필터의 입력 전류를 높게 해 주고, 상기 소정의 시간 이후에는 루프필터의 입력전류를 낮게 하여 락 타임을 줄이는 고속 락 위상동기루프 주파수 합성장치 및 방법을 제공함에 있다.
상기한 목적을 달성하기 위해서 본 발명은 기준주파수 발생기와, 루프필터와, 전압제어발진기와, 분주기를 구비하는 위상동기루프 주파수 합성장치에 있어서, 상기 기준주파수 발생기에서 출력되는 주파수와 상기 전압제어발진기에서 출력되는 주파수의 위상차를 검출하고 상기 위상차에 따른 펄스 밀도 변조 형태의 전류를 생성하며, 소정의 제어신호를 입력받아 상기 펄스 밀도 변조 형태의 전류크기를 하이 레벨 또는 로우 레벨로 조절하여 출력하는 위상검출기와, 두 주파수 차이에 따른 하이 레벨 전류 유지시간을 저장하고 있는 메모리와, 특정 주파수에서 다른 주파수로 변환 시 상기 두 주파수의 주파수 차이 값을 구하고, 상기 차이 값에 따른 하이 레벨 유지 시간을 상기 메모리로부터 읽어 상기 하이 레벨 유지 시간동안 상기 위상검출기로 전류 크기 제어신호를 출력하여 상기 전류를 하이 레벨로 조절시키고, 상기 하이 레벨 유지 시간을 초과하면 토글(Toggle)된 전류 크기 제어신호를 상기 위상검출기로 출력하여 로우 레벨의 전류로 조절시키는 제어기로 이루어짐을 특징으로 한다.
본 발명의 다른 목적은 기존 기지국과 핸드오프 기지국이 사용하는 주파수 차이에 따른 하이 레벨 전류 유지 시간을 저장하고 있는 메모리를 구비하는 이동통신단말기의 고속 위상동기루프 주파수 합성장치에서 하드 핸드오프 시 고속 위상동기루프 주파수 합성방법에 있어서, 일정 주기로 기존 기지국으로부터 핸드오프 정보가 수신되는지를 검사하는 과정과, 상기 검사 중에 핸드오프 정보가 수신되면 핸드오프 대상 기지국의 사용 주파수를 검출하고, 기존 기지국이 사용하는 주파수와 상기 핸드오프 대상 기지국이 사용하는 주파수의 주파수 차이 값을 계산하는 과정과, 상기 계산된 주파수 차이 값에 해당하는 하이 레벨 유지 시간을 읽고 상기 하이 레벨 유지 시간 동안 루프 필터로 입력되는 전류를 하이 레벨로 변환시키고, 상기 하이 레벨 유지 시간을 초과하면 상기 전류를 로우 레벨로 변환시키는 과정으로 이루어짐을 특징으로 한다.
도1은 일반적인 이동통신단말기의 위상동기루프 주파수 합성장치의 블록 구성도를 나타낸 도면.
도2는 본 발명의 실시 예에 따른 이동통신단말기의 고속 락 위상동기루프 주파수 합성장치의 블록 구성도를 나타낸 도면.
도3은 본 발명의 실시 예에 따른 이동통신단말기의 고속 락 위상동기루프 주파수 합성방법을 나타낸 흐름도.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도2는 본 발명의 실시 예에 따른 이동통신단말기의 고속 락 위상동기루프 주파수 합성장치의 블록 구성도를 나타낸 도면이다.
이하 도2를 참조하여 본 발명에 따른 고속 락 위상동기루프 주파수 합성장치의 구성 및 동작을 설명한다.
상기 기준주파수 발생기(101)는 높은 주파수 안정도를 가지며, 전압제어발진기(Voltage Controled Oscillator: 109)의 주파수 안정도의 기준이 된다. 상기 가산기(103)는 상기 기준주파수 발생기(101)에서 출력되는 기준주파수와, 분주기(111)에서 전압제어발진기(109)에서 출력되는 주파수를 소정의 비율로 분주한 주파수를 가산하여 출력한다. 위상검출기(105)는 상기 가산기(103)로부터 입력되는 상기 두 주파수의 위상을 비교하여 주파수차를 구하고, 이에 따른 정보를 펄스 밀도 변조(Pulse Density Modulation: PDM) 형태의 전류로 변환하고, 소정의 제어신호를 입력받아 상기 전류를 하이 레벨 또는 로우 레벨로 조절하여 출력한다. 이때 위상검출기(105)에서 출력되는 전류는 하이 레벨 또는 로우 레벨, 두 가지의 PDM 형태의 전류이고, 그 일 예를 도4에 나타내었다. 루프필터(107)는 상기 PDM 형태의 전류를 입력받고, 시간적으로 변화는 전류를 특정 직류전압으로 변화시켜 전압제어발진기(109)로 출력한다. 전압제어발진기(109)는 상기 루프필터(107)에서 출력되는 직류전압을 인가 받아 특정 주파수로 고정되어 출력된다. 제어기(113)는 PSMM 등과 같은 소정의 핸드오프 정보를 입력받아 하드 핸드오프 시, 상기 분주기(111)로 분주율 제어신호를 출력하여 분주기(111)의 분주율을 변화시키고, 위상검출기(105)로 전류 크기 제어신호를 출력하여 위상검출기(105)에서 출력되는 전류의 크기를 소정의 시간동안 하이 레벨의 전류로 조절시킨다. 상기 제어기(113)는 상기 소정 시간이 지나면 전류 크기 조절신호를 출력하여 다시 로우 레벨의 전류로 조절시킨다. 상기 시간은 기존 기지국의 주파수와 핸드오프 대상 기지국의 주파수차이에 따라 위상검출기(105)에서 출력되는 전류의 크기를 하이 레벨로 하였을 경우 상기 핸드오프 대상 기지국의 주파수에 락킹되는 시간을 의미한다. 상기 시간은 실험적으로 구해지는 값이며, 이러한 값들이 메모리(115)에 저장되어 있어야 하며, 일 예를 <표 1>에 나타내었다.
Δf(단위:MHz) 시간(단위:㎲)
1 50
2 60
3 70
4 80
60 400
상기 Δf는 기존 기지국과 핸드오프 대상 기지국이 사용하는 주파수의 차이이고, 시간은 하이 레벨의 전류를 유지하는 시간이다. 즉, 상기 <표 1>은 두 기지국의 사용주파수의 차이가 Δf만큼 날 경우 실험적으로 하이 레벨의 전류를 상기 시간동안 유지하면 핸드오프 대상 기지국의 사용주파수에 락킹된다는 것을 의미한다.
도3은 본 발명의 실시 예에 따른 이동통신단말기의 고속 락 위상동기루프 주파수 합성방법을 나타낸 흐름도이다.
이하 도3을 참조하여 설명하면, 우선 제어기(113)는 301단계에서 소정의 핸드오프 정보가 주기적으로 수신되는지를 검사한다. 상기 검사 중에 핸드오프 정보가 수신되면 제어기(113)는 303단계로 진행하여 상기 핸드오프 정보로부터 핸드오프 대상 기지국이 사용하는 주파수 대역을 알아낸다. 상기 핸드오프 대상 기지국이 사용하는 주파수 대역을 알면 제어기(113)는 305단계로 진행하여 기존 기지국이 사용하는 주파수와 핸드오프 대상 기지국이 사용하는 주파수의 차이를 계산하고, 307단계로 진행하여 메모리(115)를 검색하여 상기 주파수 차이에 따른 하이 레벨 유지시간을 읽는다. 그런 다음, 제어기(113)는 309단계로 진행하여 분주기(111)로 핸드오프 대상 기지국이 사용하는 주파수로 변환시키기 위한 분주율 제어신호를 출력하고, 위상검출기(105)로 전류 크기 제어신호를 출력하여 위상검출기(105)에서 루프필터로 출력되는 PDM 형태의 전류를 하이 레벨의 전류로 조절하여 출력시킨다. 상기 제어기(113)는 상기 전류 크기 제어신호 출력과 동시에 타이머(도시하지 않음)를 동작시키고, 311단계로 진행하여 상기 타이머에서 카운트되는 시간과 상기 읽혀진 하이 레벨 전류 유지 시간을 비교하여 카운트되는 시간이 상기 하이 레벨 전류 유지시간을 초과하는지를 검사한다. 상기 검사 중에 카운트되는 시간이 상기 하이 레벨 전류 유지 시간을 초과하면 이것은 핸드오프 대상 기지국이 사용하는 주파수에 락킹되었다는 것을 나타낸다. 이와 같이 락킹이 이루어지면 제어기(113)는 213단계로 진행하여 토글된 전류 크기 제어신호를 상기 위상검출기(105)로 출력하여 로우레벨의 전류로 감소시켜 출력시킨다.
상기한 바와 같이 본 발명은 위상동기루프 주파수합성장치에서 락킹 중에만 전류의 크기를 크게 함으로써 락 타임을 빠르게 할 수 있고, 락킹 이후에는 전류를 충분히 작게 해 줌으로써 위상 잡음도 적게 할 수 있는 이점이 있다.

Claims (5)

  1. 기준주파수 발생기와, 위상검출기와, 루프필터와, 전압제어발진기와, 분주기를 구비하는 위상동기루프 주파수 합성장치에 있어서,
    하드 핸드오프 시 기존 기지국이 사용하는 주파수에서 핸드오프 대상 기지국이 사용하는 주파수로 변환할 경우 상기 두 주파수의 주파수 차이값을 구하고, 상기 차이 값에 따른 하이 레벨 전류 유지 시간동안 상기 위상검출기에서 출력되는 전류의 크기를 하이 레벨로 증폭하고, 상기 하이 레벨 전류 유지 시간을 초과하면 로우 레벨의 전류로 감소시켜 출력시킴을 특징으로 하는 고속 위상동기루프 주파수 합성장치.
  2. 제1항에 있어서, 상기 두 주파수 차이 값에 따른 하이 레벨 전류 유지 시간을 메모에 저장하고 있음을 특징으로 하는 고속 위상동기루프 주파수 합성장치.
  3. 제1항에 있어서, 상기 두 주파수 차이 값을 구하고, 하이 레벨 또는 로우 레벨을 조절하는 것이 제어기임을 특징으로 하는 고속 위상동기루프 주파수 합성장치.
  4. 기준주파수 발생기와, 루프필터와, 전압제어발진기와, 분주기를 구비하는 위상동기루프 주파수 합성장치에 있어서,
    상기 기준주파수 발생기에서 출력되는 주파수와 상기 전압제어발진기에서 출력되는 주파수의 위상차를 검출하고 상기 위상차에 따른 펄스 밀도 변조 형태의 전류를 생성하며, 소정의 제어신호를 입력받아 상기 펄스 밀도 변조 형태의 전류크기를 하이 레벨 또는 로우 레벨로 조절하여 출력하는 위상검출기와,
    두 주파수 차이에 따른 하이 레벨 전류 유지시간을 저장하고 있는 메모리와,
    특정 주파수에서 다른 주파수로 변환 시 상기 두 주파수의 주파수 차이 값을 구하고, 상기 차이 값에 따른 하이 레벨 유지 시간을 상기 메모리로부터 읽어 상기 하이 레벨 유지 시간동안 상기 위상검출기로 전류 크기 제어신호를 출력하여 상기 전류를 하이 레벨로 조절시키고, 상기 하이 레벨 유지 시간을 초과하면 토글된 전류 크기 제어신호를 상기 위상검출기로 출력하여 로우 레벨의 전류로 조절시키는 제어기로 이루어짐을 특징으로 하는 고속 위상동기루프 주파수 합성장치.
  5. 기존 기지국과 핸드오프 기지국이 사용하는 주파수 차이에 따른 하이 레벨 전류 유지 시간을 저장하고 있는 메모리를 구비하는 이동통신단말기의 고속 위상동기루프 주파수 합성장치에서 하드 핸드오프 시 고속 위상동기루프 주파수 합성방법에 있어서,
    일정 주기로 기존 기지국으로부터 핸드오프 정보가 수신되는지를 검사하는 과정과,
    상기 검사 중에 핸드오프 정보가 수신되면 핸드오프 대상 기지국의 사용 주파수를 검출하고, 기존 기지국이 사용하는 주파수와 상기 핸드오프 대상 기지국이 사용하는 주파수의 주파수 차이 값을 계산하는 과정과,
    상기 계산된 주파수 차이 값에 해당하는 하이 레벨 유지 시간을 읽고 상기 하이 레벨 유지 시간 동안 루프 필터로 입력되는 전류를 하이 레벨로 변환시키고, 상기 하이 레벨 유지 시간을 초과하면 상기 전류를 로우 레벨로 변환시키는 과정으로 이루어짐을 특징으로 방법.
KR1019990018549A 1999-05-21 1999-05-21 고속 락 위상동기루프 주파수 합성장치 및 방법 KR100557156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990018549A KR100557156B1 (ko) 1999-05-21 1999-05-21 고속 락 위상동기루프 주파수 합성장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990018549A KR100557156B1 (ko) 1999-05-21 1999-05-21 고속 락 위상동기루프 주파수 합성장치 및 방법

Publications (2)

Publication Number Publication Date
KR20000074536A true KR20000074536A (ko) 2000-12-15
KR100557156B1 KR100557156B1 (ko) 2006-03-03

Family

ID=19587190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018549A KR100557156B1 (ko) 1999-05-21 1999-05-21 고속 락 위상동기루프 주파수 합성장치 및 방법

Country Status (1)

Country Link
KR (1) KR100557156B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067136A (ko) * 2001-02-15 2002-08-22 엘지이노텍 주식회사 무선단말기용 주파수 합성기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067136A (ko) * 2001-02-15 2002-08-22 엘지이노텍 주식회사 무선단말기용 주파수 합성기

Also Published As

Publication number Publication date
KR100557156B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
US8331520B2 (en) Phase-locked loop circuit and communication apparatus
CA2001775C (en) Mobile telephone system with intermittent control of receiver components in standby state
RU2127485C1 (ru) Схема и способ фазовой синхронизации для системы фазовой автоподстройки частоты
US7301416B2 (en) Semiconductor integrated circuit for wireless communication
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
US5270669A (en) Local oscillating frequency synthesizer for use in a TDMA system
US5289506A (en) Automatic frequency control circuit
US9214947B2 (en) Phase-lock in all-digital phase-locked loops
KR101444966B1 (ko) 다중 모드 디바이스의 자동 주파수 보정 방법 및 장치
KR20010111155A (ko) 고속 동기를 갖는 위상동기루프
JP2002518869A (ja) 位相同期ループの帯域幅を調整する方法および装置
JP2000165459A (ja) 位相同期ル―プおよびその方法
TWI811342B (zh) 用於產生時脈的方法及設備
EP2590263B1 (en) Apparatus and method for fast Phase Locked Loop (PLL) settling for cellular Time-Division Duplex (TDD) communications system
US7158602B2 (en) Phase locked loop circuit and clock reproduction circuit
US6864729B2 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
US7295824B2 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
US20040180638A1 (en) Low frequency self-calibration of a PLL with multiphase clocks
JPH08265141A (ja) デジタル位相同期ループを制御する方法および装置ならびにコードレス電話
JP4405711B2 (ja) 周波数シンセサイザのサイクル・スリップを低減する方法および装置
KR100557156B1 (ko) 고속 락 위상동기루프 주파수 합성장치 및 방법
JPH10501108A (ja) 位相固定ループを制御する方法および位相固定ループ
JP3153671B2 (ja) 移動無線機
JPH10145229A (ja) Pllシンセサイザ
JPH05347558A (ja) 高速ロックアップ・シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee