KR20000074478A

KR20000074478A - 전압 레귤레이터를 위한 차아지 보상기

Info

Publication number: KR20000074478A
Application number: KR1019990018451A
Authority: KR
Inventors: 송기환
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-05-21
Filing date: 1999-05-21
Publication date: 2000-12-15
Also published as: US6222354B1; KR100301055B1

Abstract

반도체 장치에서 전압 레귤레이터를 위한 차아지 보상기에 관한 것이다.

상기 차아지 보상기는 반도체 장치의 공정, 전압, 온도 상태를 검출하고, 검출된 상태를 나타내는 신호를 출력하는 공정/전압/온도검출기, 제1공급 전압과 상기 전압 레귤레이터의 출력단 사이에 접속되어 부하에 차아지를 제공하는 복수의 패스 트랜지스터들, 그리고 공정/전압/온도검출기의 출력에 따라 복수의 패스 트랜지스터들 중의 일부를 도통시키는 디코더를 포함한다.

상기 차아지 보상기는 반도체 장치의 공정, 전압, 온도 조건에 따라 부하에 제공되는 차아지량을 가변시켜 줌에 따라 전압 레귤레이터의 출력단에서 출력되는 전압의 변동이 크게 감소되어 반도체 장치의 안정된 동작을 보장하는 효과를 갖는다.

Description

전압 레귤레이터를 위한 차아지 보상기{Charge compensator for voltage regulator}

본 발명은 반도체 장치에서 전압 레귤레이터를 위한 차아지 보상기에 관한 것으로서 특히, 반도체 장치의 공정, 전압, 온도 조건에 따라 차아지 보상량을 조정하는 개선된 차아지 보상기에 관한 것이다.

반도체 장치 내에서 아날로그 레벨의 전위를 발생시키고, 이것을 공급하는 데는 적정한 차아지 공급 능력을 구비한 전압 레귤레이터(voltage regulator)가 필요하다.

통상의 전압 레귤레이터는 부하에 인가되는 출력 전압과 기준 전압의 편차를 검출하고 이를 피이드백함에 의해 출력 전압이 기준전압으로 유지되게 하기 위한 비교기를 구비한다. 이 비교기에 요구되는 이득(gain) 및 전압 레귤레이터의 피이드백 속도는 출력단으로 빠져나가는 단위 시간당 차아지량에 좌우된다.

즉, 출력단으로 빠져나가는 단위 시간당 차아지량이 많을수록 적정한 퍼포먼스(performance)를 유지하기 위해 많은 전류가 소모되고 이에 따라 전압 레귤레이터를 형성하기 위한 면적도 커지게 된다.

따라서, 전압 레귤레이터의 설계 못지않게 차아지 소모량을 줄이기 위한 많은 수단들이 강구되고 있으며 그것들 중의 하나가 차아지 보상기(charge compensator)이다.

차아지 보상기는 전압 레귤레이터의 출력단에 연결된 부하가 하나의 안정 상태로부터 다른 하나의 안정상태로 트랜지션(transition)하는 영역을 검출하고, 트랜지션 영역에서는 안정된 파워 예를 들면 전원 전압(Vdd)에서 적정한 양의 차아지를 부하에 공급해주게 한다.

그러나, 종래의 차아지 보상기는 부하의 상태 변화만을 고려하여 설계하였기 때문에 반도체 장치의 동작 조건에 따라 전하량을 적절하게 보상히지 못하는 문제점이 있다.

예를 들면, 전압 레귤레이터에 연결된 부하들은 반도체 장치의 제조 공정, 사용 전압, 온도 등의 조건에 따라 사용하는 차아지량이 달라지지만 종래의 차아지 보상기는 이러한 조건들을 고려하지 않고 있어서 각 상황에 따라 필요한 만큼의 차아지를 보상할 수 없다.

본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서 반도체 장치의 제조 공정, 사용 전압, 온도 등의 변동에 대해서도 전압 레귤레이터의 출력단에서 소모되는 전하량을 효율적으로 보상할 수 있는 개선된 차아지 보상기를 제공하는 것을 목적으로 한다.

도 1은 종래의 차아지 보상기의 구성을 보이는 블록도이다.

도 2는 본 발명에 따른 차아지 보상기의 일 실시예를 보이는 블록도이다.

도 3은 도 2에 도시된 장치의 상세한 구성을 보이는 회로도이다.

도 4는 본 발명에 따른 차아지 보상기의 다른 실시예를 보이는 블록도이다.

도 5는 본 발명에 따른 차아지 보상기의 또 다른 실시예를 보이는 블록도이다.

도 6a 및 도 6b 는 도 1에 도시된 종래의 차아지 보상기에 의한 동작을 보이는 그래프이다.

도 7a 및 도 7b는 도 3 내지 도 5에 도시된 본 발명에 따른 차아지 보상기에 의한 동작을 보이는 그래프이다.

상기의 목적을 달성하는 본 발명의 차아지 보상기는 반도체 장치의 공정, 전압, 온도 상태를 검출하고, 검출된 상태를 나타내는 신호를 출력하는 공정/전압/온도검출기, 제1공급 전압과 상기 전압 레귤레이터의 출력단 사이에 접속되어 부하에 차아지를 제공하는 복수의 패스 트랜지스터들, 그리고 공정/전압/온도검출기의 출력에 따라 복수의 패스 트랜지스터들 중의 일부를 도통시키는 디코더를 포함한다. 이하 첨부된 도면을 참조하여 본 발명의 구성 및 동작을 상세히 설명한다.

도 1은 종래의 차아지 보상기의 구성을 보이는 블록도이다. 도 1에서 참조부호 10은 기준전압을 발생하기 위한 전압 레귤레이터이고, 20은 차아지 보상기이다. 차아지 보상기(20)는 다시 트랜지션 영역 검출기(22) 및 패스 트랜지스터(24)를 구비한다.

트랜지션 영역 검출기(22)는 전압 레귤레이터(10)의 출력단에 연결된 부하(미도시)의 트랜지션 영역을 검출한다. 이는 부하의 트랜지션 상태에서 차아지 소모량이 많으므로 트랜지션 영역에서 차아지를 보상함으로써 전압 레귤레이터(10)의 출력단이 안정된 기준 전압을 유지하게 하는 것이다.

트랜지션 영역 검출기(22)에서 트랜지션 영역이 검출되면, 검출된 트랜지션 영역에서 패스 트랜지스터(24)가 도통되고, 이에 따라 전원 전압(Vdd)로부터의 제공되는 차아지가 부하에 제공된다.

반도체 장치에 있어서 개개의 소자들은 제조 공정(Process), 사용 전압(Voltage), 동작 온도(Temperature)의 변화에 민감하게 반응한다. 예를 들면, 제조 공정의 변동에 따라 애초에 설계된 특성이 아닌 다른 특성을 나타내게 된다. 예를 들어, 트랜지스터의 경우 공정 조건에 따라 설계치보다 느린 응답, 정상적인 응답, 빠른 응답을 가지는 것들로 분류될 수 있다.

즉, 도 1에 도시된 차아지 보상기(20)는 트랜지션 영역에서 부하에서 소모되는 차아지를 보상토록 구성되어 있지만 제조 공정, 사용 전압, 동작 온도(이하 PVT조건이라 함)에 따라 달라지는 부하의 차아지 소모량에 적절하게 대응할 수 없다.

본 발명에서는 차아지 보상 능력이 PVT조건에 따라 조정되도록 함으로서 효율적인 차아지 보상이 가능하도록 한다. 즉, 차아지 보상기가 각각의 PVT조건에 맞게 차아지를 공급하도록 조절한다.

도 2는 본 발명에 따른 차아지 보상기의 일 실시예를 보이는 블록도이다. 도 2에서 참조부호 30은 전압 레귤레이터이고, 40은 차아지 보상기이다. 본 발명에 따른 차아지 보상기(40)는 트랜지션 영역 검출기(42), PVT검출기(46), 디코더(48), 그리고 디코더(48)의 출력에 의해 구동되는 n개의 패스 트랜지스터들(44a∼44n)을 구비한다.

트랜지션 영역 검출기(42)는 TR, TF신호를 발생하며, TR과 TF신호는 전압 레귤레이터(30)의 출력단에 연결된 부하(미도시)의 트랜지션 상태를 나타낸다.

복수의 패스 트랜지스터들(44∼44n)은 전원 전압(Vdd)과 전압 레귤레이터(30)의 출력단 사이에 병렬로 접속되며, 각기 다른 차아지 제공 능력을 갖는다.

PVT검출기(46)는 n개의 상태 신호(PVT0 ∼ PVTn)를 발생하며, n개의 상태 신호의 조합에 의해 개별적인 PVT조건을 나타낸다.

디코더(48)는 PVT검출기(46)에서 제공되는 n개의 상태 신호들(PVT0 ∼ PVTn) 및 트랜지션 영역 검출기(42)의 검출 결과에 따라 n개의 패스 트랜지스터들(44a ∼ 44n) 중의 하나를 선택하는 선택 신호들(SEL1 ∼ SELn)을 발생한다.

n개의 패스 트랜지스터들(44a ∼ 44n)은 선택 신호들(SEL0 ∼ SELn)에 의해 구동된다.

즉, 본 발명에 따른 차아지 보상기(40)는 트랜지션 상태 및 PVT조건에 따라 차아지 보상량을 달리함으로써 광범위한 PVT조건에서도 원활한 차아지 공급이 이루어지도록 한다.

도 3은 도 2에 도시된 장치의 상세한 구성을 보이는 회로도이다. 도 3을 참조하면 트랜지션 영역 검출기(42)는 4개의 인버터(42a ∼ 42d) 그리고 두 개의 난드게이트(42e, 42f)를 구비한다.

트랜지션 영역 검출기(42)의 입력단은 트랜지션 모니터링 노드(transition monitoring node)(N)에 접속된다. 이 트랜지션 모니터링 노드(N)는 전압 레귤레이터(30)에서 제공되는 기준 전압에 의해 동작하는 부하, 예를 들면 감지 증폭기,의 출력단이 될 수 있다. 감지 증폭기는 디지털 신호를 출력하며 두 개의 트랜지션 상태 즉, 상승/하강 상태를 갖는다.

4개의 인버터(42a ∼ 42d)는 지연기로서 작동하며 트랜지션 모니터링 노드의 상승 상태는 제1난드게이트(42e)에서 검출되고, 하강 상태는 제2난드게이트(42f)에서 검출된다.

트랜지션 모니터링 노드(N)가 안정된 상태, 예컨대 로우 레벨 또는 하이 레벨,를 유지하면 제1난드게이트(42e)의 출력(TR)과 제2난드게이트(42f)의 출력(TF)는 하이 레벨이 된다. 즉, 제1인버터(42a)의 입력과 제3인버터(42c)의 출력은 서로 반대가 되기 때문에 제1난드 게이트(42e)의 출력(TR)은 하이 레벨이 되고, 제2인버터(42b)의 입력과 제4인버터(42d)의 출력도 서로 반대가 되기 때문에 제1난드 게이트(42e)의 출력(TF)도 하이 레벨이 된다.

트랜지션 모니터링 노드(N)에서 트랜지션이 일어나는 동안에는 제1난드게이트(42e)의 출력(TR)이 로우 레벨이 되거나(상승 상태) 혹은 제2난드게이트(42f)의 출력(TF)이 로우 레벨이 된다.(하강 상태)

트랜지션 모니터링 노드(N)에서 발생된 트랜지션이 상승 상태이면 TR신호가 제1난드 게이트(42e)의 출력이 상승하는 시점으로부터 3개의 인버터(42a ∼42c)에 의한 지연기간동안 로우 레벨을 유지하게 되고, 하강 상태이면 TF신호가 제2난드게이트(42f)의 출력에서 상승이 시작되고 1개의 인버터(42a)에 의한 지연시간이 지난 시점으로부터 3개의 인버터(42b ∼42d)에 의한 지연기간동안 로우 레벨을 유지하게 된다.

전원 전압(Vdd)와 전압 레귤레이터(30)의 출력단 사이에는 6개의 패스 트랜지스터들(44a ∼ 44f)이 병렬로 접속되어 있다. 이들 패스 트랜지스터들(44a ∼44f)은 PMOS트랜지스터들로 구현된다.

PVT검출기는 램버스 DRAM(rambus DRAM)등에서 사용되며 통상 기준전류가 흐르며 스몰(small), 미디엄(midium), 라지(large) 등의 여러 가지 크기를 가지는 반도체 소자들에 의한 전압강하치들과 기준 전압을 비교함에 의해 PVT조건을 판정한다.

도 3에 도시된 PVT검출기(46)는 두 개의 상태 신호(PVT0, PVT1)을 출력한다. 여기서, PVT0는 느린 응답특성(ss)/2.25V/110℃인 조건에서 로우 레벨로 액티브되며, PVT1은 빠른 응답특성(ff)/2.625V/0℃의 조건에서 로우 레벨로 액티브되며, PVT0와 PVT1가 모두 하이 레벨일 경우는 정상적인 응답특성(tt)/2.5V/65℃의 조건인 것으로 가정한다.

디코더(48)는 PVT검출기(46)에서 제공되는 상태 신호들(PVT0 ∼ PVT1) 및 트랜지션 영역 검출기(42)의 검출 결과(TR, TF)에 따라 6개의 패스 트랜지스터들(44a∼44f) 중의 하나를 선택하는 선택 신호(SEL1 ∼ SEL6)를 발생한다.

디코더(48)에서 출력되는 선택 신호(SEL1 ∼ SEL6)에 따라 6개의 패스 트랜지스터들(44a ∼ 44f) 중의 하나가 구동된다.

표 1은 도 3에 도시된 디코더(48)의 동작을 보이는 진리치표이다.

TR	TF	PVT0	PVT1	선택 신호
0	1	0	1	SEL1
0	1	1	1	SEL2
0	1	1	0	SEL3
1	0	0	1	SEL4
1	0	1	1	SEL5
1	0	1	0	SEL6

통상적으로 상승 상태는 하강 상태보다 전류 소모량이 크고, 느린 응답 상태는 빠른 응답 상태보다 전류 소모량이 크다. 따라서, 상승&느린 응답 특성, 상승&정상 응답 특성, 상승&빠른 응답 특성, 하강&느린 응답 특성, 하강&정상 응답 특성, 그리고 하강&빠른 응답 특성의 순으로 차아지 소모량이 작아진다. 따라서, 각각의 조건에 따라 차아지 보상량을 조정한다.

표 1에서 위에서 첫 번째부터 세 번째 까지는 트랜지션 모니터링 노드(N)에서 상승 상태가 발생한 경우의 디코딩 동작을 보이는 것이고(TR=0), 네 번째부터 여섯 번째까지는 트랜지션 모니터링 노드(N)에서 하강 상태가 발생한 경우의 디코딩 동작을 보이는 것이다.(TF=0)

첫 번째는 상승&느린 응답 특성(ss)/2.25V/110℃(TR=0 & PVT0=0)인 조건(SEL1=0)을 나타내고, 두 번째는 상승 & 정상적인 응답 특성(tt)/2.5V/65℃(TR=0 & PVT1=0 & PVT1=1)인 조건(SEL2=0)을 나타내고, 그리고 세 번째는 상승 & 빠른 응답 특성(ff)/2.625V/0℃(TR=0 & PVT1=0)인 조건(SEL3=0)을 나타낸다.

네 번째는 하강&느린 응답 특성(ss)/2.25V/110℃(TF=0 & PVT0=0)인 조건(SEL4=0)을 나타내고, 두 번째는 하강 & 정상적인 응답 특성(tt)/2.5V/65℃(TF=0 & PVT0=1 & PVT1=1)인 조건(SEL5=0)을 나타내고, 그리고 세 번째는 하강 & 빠른 응답 특성(ff)/2.625V/0℃(TF=0 & PVT1=0)인 조건(SEL6=0)을 나타낸다.

따라서, 표 1에서 첫 번째 경우가 전류 소모량이 가장 크고, 순차적으로 작아져서, 여섯 번째의 경우가 차아지 소모량이 가장 작다.

디코더(48)의 출력 신호(SEL1 ∼ SEL6)는 제1패스 트랜지스터(44a) 내지 제6패스 트랜지스터(44f)의 게이트에 각각 제공된다. 여기서, 제1패스 트랜지스터(44a)로부터 제6패스 트랜지스터(44f)의 순서로 전류 구동 능력이 작아진다.

표 1의 첫 번째 조건에서는 제1패스 트랜지스터(44a)가 구동되며, 두 번째 조건에서는 제2패스 트랜지스터(44b)가 구동되고, 세 번째 조건에서는 제3패스 트랜지스터(44c)가 구동된다.

또한, 표 1의 네 번째 조건에서는 제4패스 트랜지스터(44d)가 구동되며, 다섯 번째 조건에서는 제5패스 트랜지스터(44e)가 구동되고, 여섯 번째 조건에서는 제6패스 트랜지스터(44f)가 구동된다.

도 3에 도시된 장치에 있어서 PVT검출기(46)에서 제공되는 상태 신호들이 두 개이고(PVT0 ∼ PVT1), 패스 트랜지스터들이 6개인 경우(44a ∼ 44f)를 들었지만 상태 신호의 개수 및 패스 트랜지스터의 개수는 추가 및 변경이 가능한 것임을 주지하여야 할 것이다.

도 4는 본 발명에 따른 차아지 보상기의 다른 실시예를 보이는 블록도이다. 도 2에 도시된 장치에 비해 도 4에 도시된 장치는 디코더를 구비하지 않는 대신에 복수의 전하 공급 패스(64a ∼ 64f)들이 PVT검출기(66)의 출력과 트랜지션 영역 검출기(62)의 출력의 논리 연산에 의해 열려지거나 닫혀진다.

도 4에서 참조부호 30은 전압 레귤레이터이고, 60은 차아지 보상기이다. 본 발명에 따른 차아지 보상기(60)는 트랜지션 영역 검출기(62), PVT검출기(66), 트랜지션 영역 검출기(62)의 출력과 PVT검출기(66)의 출력에 의해 구동되는 n개의 패스 트랜지스터들(64a ∼ 64n)을 구비한다.

트랜지션 영역 검출기(62)는 TR, TF신호를 발생하며, TR 또는 TF신호는 전압 레귤레이터(50)의 출력단에 연결된 부하(미도시)의 트랜지션 상태를 나타낸다.

복수의 패스들(64a ∼ 64n)은 전원 전압(Vdd)과 전압 레귤레이터(30)의 출력단 사이에 병렬로 접속되며, 각기 다른 차아지 제공 능력을 갖는다.

PVT검출기(66)는 n개의 상태 신호(PVT0 ∼ PVTn)를 발생하며, n개의 상태 신호의 조합에 의해 개별적인 PVT조건을 나타낸다.

n개의 전하 공급 패스들(64a ∼ 64n)은 트랜지션 영역 검출기(62)에서 출력되는 TR 혹은 TF신호와 PVT검출기(66)에서 출력되는 n개의 상태 신호들(PVT0 ∼ PVTn)에 의해 구동된다.

즉, 본 발명에 따른 차아지 보상기(60)는 트랜지션 상태 및 PVT조건에 따라 차아지 보상량을 달리함으로써 광범위한 PVT조건에서도 원활한 차아지 공급이 이루어지도록 한다.

도 5는 본 발명에 따른 차아지 보상기의 또 다른 실시예를 보이는 블록도이다. 도 5에서 참조부호 50은 전압 레귤레이터이고, 70은 차아지 보상기이다. 본 발명에 따른 차아지 보상기(70)는 트랜지션 영역 검출기(72), PVT검출기(76), 트랜지션 영역 검출기(72)의 출력과 PVT검출기(76)의 출력에 의해 구동되는 6개의 패스 트랜지스터들(74a ∼ 74f)을 구비한다.

트랜지션 영역 검출기(72)는 TR, TF신호를 발생하며, TR과 TF신호는 전압 레귤레이터(50)의 출력단에 연결된 부하(미도시)의 트랜지션 상태를 나타낸다.

복수의 패스들(74a ∼ 74n)은 전원 전압(Vdd)과 전압 레귤레이터(50)의 출력단 사이에 병렬로 접속되며, 각기 다른 차아지 제공 능력을 갖는다.

표 2는 도 5에 도시된 전하 공급 패스(74a ∼ 74f)의 구동 동작을 보이는 진리치표이다.

TR	TF	PVT0	PVT1	선택되는 패스
0	1	0	1	제1패스
0	1	1	1	제2패스
0	1	1	0	제3패스
1	0	0	1	제4패스
1	0	1	1	제5패스
1	0	1	0	제6패스

표 2에서 위에서 첫 번째부터 세 번째 까지는 트랜지션 모니터링 노드(N)에서 상승 상태가 발생한 경우의 동작을 보이는 것이고(TR=0), 네 번째부터 여섯 번째까지는 트랜지션 모니터링 노드(N)에서 하강 상태가 발생한 경우의 동작을 보이는 것이다.(TF=0)

첫 번째는 상승&느린 응답 특성(ss)/2.25V/110℃(TR=0 & PVT0=0)인 조건을 나타내고, 두 번째는 상승 & 정상적인 응답 특성(tt)/2.5V/65℃(TR=0 & PVT1=0 & PVT1=1)인 조건을 나타내고, 그리고 세 번째는 상승 & 빠른 응답 특성(ff)/2.625V/0℃(TR=0 & PVT1=0)인 조건을 나타낸다.

네 번째는 하강&느린 응답 특성(ss)/2.25V/110℃(TF=0 & PVT0=0)인 조건을 나타내고, 두 번째는 하강 & 정상적인 응답 특성(tt)/2.5V/65℃(TF=0 & PVT0=1 & PVT1=1)인 조건을 나타내고, 그리고 세 번째는 하강 & 빠른 응답 특성(ff)/2.625V/0℃(TF=0 & PVT1=0)인 조건을 나타낸다.

따라서, 표 2에서 첫 번째 경우가 전류 소모량이 가장 크고, 순차적으로 작아져서, 여섯 번째의 경우가 차아지 소모량이 가장 작다.

제1전하 공급 패스(74a)로부터 제6전하 공급 패스(74f)의 순서로 전류 구동 능력이 작아진다.

제1 전하 공급 패스(74a)는 각각의 게이트에 트랜지션 영역 검출기(72)의 TR신호와 PVT검출기(76)의 PVT0가 각각 인가되는 두 개의 PMOS 트랜지스터로 구성된다. 따라서, 제1전하 공급 패스(74a)는 트랜지션 모니터링 노드에서 상승 상태가 발생하고 느린 응답특성(ss)/2.25V/110℃인 조건에서 부하로 차아지를 공급하게 된다.

제2전하 공급 패스(74b)는 게이트에 트랜지션 영역 검출기(72)의 TR신호가 인가되는 한 개의 PMOS트랜지스터와 각각에 PVT검출기(76)의 출력 신호(PVT0, PVT1)가 인가되는 두 개의 NMOS트랜지스터로 구성된다. 따라서, 제2전하 공급 패스(74b)는 트랜지션 모니터링 노드에서 상승 상태가 발생하고, 정상적인 응답 특성(tt)/2.5V/65℃에서 부하로 차아지를 공급하게 된다.

제3전하 공급 패스(74c)는 각각의 게이트에 트랜지션 영역 검출기(72)의 TR신호와 PVT검출기(76)의 PVT1가 각각 인가되는 두 개의 PMOS 트랜지스터로 구성된다. 따라서, 제3전하 공급 패스(74c)는 트랜지션 모니터링 노드에서 상승 상태가 발생하고 빠른 응답특성(ff)/2.625V/0℃의 조건에서 부하로 차아지를 공급하게 된다.

제4전하 공급 패스(74d) 내지 제6전하 공급 패스(74f)는 트랜지션 모니터링 노드에서 하강 상태가 발생하였을 때 동작하는 것을 제외하고는 제1전하 공급 패스(74a) 내지 제3전하 공급 패스(74c)와 구성 및 동작이 같다.

도 2 내지 도 5에 도시된 본 발명의 차아지 보상기는 요구되는 전류 구동 능력에 따라 패스 트랜지스터들 혹은 전하 공급 패스들 중의 하나를 구동시킨다. 그러나, 요구되는 전류 구동 능력에 맞도록 패스 트랜지스터들 혹은 전하 공급 패스들 중의 일부를 조합시켜 구동시킬 수도 있다. 이 경우 빠른 응답특성(ff)/2.625V/0℃을 위한 전하를 상시 공급하고, 정상적인 응답 특성(tt)/2.5V/65℃ 인 조건 혹은 느린 응답특성(ss)/2.25V/110℃인 조건에서 전하를 추가적으로 공급하도록 구성될 수 있다.

도 6a 및 도 6b 는 도 1에 도시된 종래의 차아지 보상기에 의한 동작을 보이는 그래프이고, 도 7a 및 도 7b는 도 2 내지 도 5에 도시된 본 발명에 따른 차아지 보상기에 의한 동작을 보이는 그래프이다.

도 6a 및 도 7a는 상승 상태에서의 차아지 보상 동작을 보이는 것이고, 도 6b 및 도 7b는 하강 상태에서의 차아지 보상 동작을 보이는 것이다.

각 그패프에 있어서 횡축은 PVT조건을 나타내고, 종축은 차아지량을 나타낸다. 또한, 각 그래프에 있어서 상측의 실선은 부하에 의해 소모되는 차아지량이고, 하측의 점선은 차아지 보상기에 의해 제공되는 차아지량이며, 그리고 가운데의 일점쇄선은 전압 레귤레이터의 출력단에서의 전하량이다.

부하에 의해 소모되는 전하량을 A, 차아지 보상기에 의해 제공되는 전하량을 C, 그리고 전압 레귤레이터의 출력단에서의 전하량을 B라 하면

B = A - ┃C┃로 얻어진다.

즉, 부하에 의해 소모되는 전하량을 A와 차아지 보상기에 의해 제공되는 전하량 C가 대칭적으로 될 때 전압 레귤레이터의 출력단에서의 전하량을 B의 변동량이 적게 된다.

각 그래프에 있어서 횡축상에서 가운데는 정상적인 동작 조건 즉, 정상적인 응답특성(tt)/2.5V/65℃의 조건이고, 좌측은 느린 응답특성(ss)/2.25V/110℃의 조건이고, 우측은 빠른 응답특성(ff)/2.625V/0℃의 조건이다.

ss/2.25V/110℃ 및 ff/2.625V/0℃은 각각 tt/2.5V/65℃에 비해 극단적인 조건을 상정한 것이다.

도 6a 및 도 6b에 도시된 바와 같은 종래의 차아지 보상기에 있어서 tt/2.5V/65℃조건에서 최적의 특성이 발휘되도록 차아지 보상기을 설계한 경우 ss/2.25V/110℃ 및 ff/2.625V/0℃조건에서는 상승/하강의 천이시 단위시간동안 각각 260㎂ 및 110㎂의 차아지가 보상되지 않는 것을 알 수 있다.

이에 비해 도 7a 및 도 7b에 도시된 바와 같이 본 발명에 따른 차아지 보상기에 있어서는 PVT조건에 따라 적절한 전하량을 공급해 준 결과 세가지 조건에서 상승/하강시의 최대오차가 60㎂로 줄어든 것을 알 수 있다.

이는 도 6a 및 도 6b에 도시된 바에 비해 오차가 1/5수준으로 줄어든 것이다.

상술한 바와 같이 본 발명에 따른 차아지 보상기는 PVT조건에 따라 전압 레귤레이터에 제공되는 차아지량을 조절해 줌에 따라 전압 레귤레이터의 출력단에서 출력되는 전압의 변동이 크게 감소되어 반도체 장치의 안정된 동작을 보장하는 효과를 갖는다.

또한, 본 발명에 따른 장치는 전압 레귤레이터의 출력단에서 출력되는 전압의 변동을 크게 감소시킴으로써 전압 레귤레이터 회로의 부담을 줄여 전류 소모 및 레이아웃면에서 이점을 가지게 된다.

Claims

반도체 장치에서 부하에 레귤레이트된 전압을 제공하는 전압 레귤레이터의 출력단에 연결되어, 상기 부하에서 소모되는 차아지를 보상하기 위한 차아지 보상기에 있어서,

상기 반도체 장치의 공정, 전압, 온도 상태를 검출하고, 검출된 상태를 나타내는 신호를 출력하는 공정/전압/온도검출기;

제1공급 전압과 상기 전압 레귤레이터의 출력단 사이에 접속되어 상기 부하에 차아지를 제공하는 복수의 패스 트랜지스터들; 및

상기 공정/전압/온도검출기의 출력에 따라 상기 복수의 패스 트랜지스터들 중의 일부를 구동하는 디코더를 포함하여, 상기 반도체 장치의 공정, 전압, 온도 조건에 따라 상기 부하에 제공되는 차아지 보상량을 가변하는 것을 특징으로 하는 차아지 보상기.
제1항에 있어서,

상기 부하가 하나의 안정상태로부터 다른 하나의 안정상태로 트랜지션하는 영역을 검출하는 트랜지션 영역 검출기를 더 구비하고,

상기 디코더는 상기 공정/전압/온도검출기 및 상기 트랜지션 영역 검출기의 출력에 따라 상기 복수의 패스 트랜지스터들 중의 일부를 도통시키는 것을 특징으로 하는 차아지 보상기.
제2항에 있어서,

상기 패스 트랜지스터들 각각은 서로 다른 차아지 보상량을 제공하며,

상기 디코더는 공정/전압/온도검출기 및 상기 트랜지션 영역 검출기의 출력에 따라 상기 복수의 패스 트랜지스터들 중의 하나를 구동하는 것을 특징으로 하는 차아지 보상기.
반도체 장치에서 부하에 레귤레이트된 전압을 제공하는 전압 레귤레이터의 출력단에 연결되어, 상기 부하에서 소모되는 차아지를 보상하기 위한 차아지 보상기에 있어서,

상기 반도체 장치의 공정, 전압, 온도 상태를 검출하고, 검출된 상태를 나타내는 신호를 출력하는 공정/전압/온도검출기; 및

제1공급 전압과 상기 전압 레귤레이터의 출력단 사이에 접속되며, 상기 공정/전압/온도검출기의 출력에 따라 일부가 구동되는 복수의 전하 공급 패스들을 포함하여 상기 반도체 장치의 공정, 전압, 온도 조건에 따라 상기 부하에 제공되는 차아지 보상량을 가변하는 것을 특징으로 하는 차아지 보상기.
제4항에 있어서,

상기 부하가 하나의 안정상태로부터 다른 하나의 안정상태로 트랜지션하는 영역을 검출하는 트랜지션 영역 검출기를 더 구비하고,

상기 복수의 전하 공급 패스들은 상기 공정/전압/온도검출기 및 상기 트랜지션 영역 검출기의 출력에 따라 구동되는 것을 특징으로 하는 차아지 보상기.
제5항에 있어서,

상기 전하 공급 패스들 각각은 서로 다른 차아지 보상량을 제공하는 것을 특징으로 하는 차아지 보상기.