KR20000066268A - Self refresh circuitry for detecting temperature - Google Patents
Self refresh circuitry for detecting temperature Download PDFInfo
- Publication number
- KR20000066268A KR20000066268A KR1019990013250A KR19990013250A KR20000066268A KR 20000066268 A KR20000066268 A KR 20000066268A KR 1019990013250 A KR1019990013250 A KR 1019990013250A KR 19990013250 A KR19990013250 A KR 19990013250A KR 20000066268 A KR20000066268 A KR 20000066268A
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- temperature
- cycle
- self
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
본 발명은 DRAM(Dynamic Random Access Memory)에 관한 것으로서, 특히 저전원 공급시 소모전류를 최소화시키기 위한 온도 감응형 셀프 리프레시 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to DRAM (Dynamic Random Access Memory), and more particularly, to a temperature sensitive self refresh circuit for minimizing current consumption during low power supply.
일반적으로, 반도체 메모리장치중에서 DRAM은 데이터 저장 및 기록/소거가 쉽기 때문에 컴퓨터의 주 메모리로 사용되고 있는데, DRAM의 데이터 손실을 방지하고자 메모리셀의 데이터를 읽어서 그 읽어낸 정보에 맞추어 초기의 전하량으로 재충전해주며 이러한 동작을 주기적으로 반복해서 데이터 기억을 유지하는 리프레시(refresh) 동작을 수행하게 된다.Generally, in semiconductor memory devices, DRAM is used as a main memory of a computer because it is easy to store and write / erase data. To prevent data loss of DRAM, the data of the memory cell is read and recharged with the initial charge amount according to the read information. This operation is repeated periodically to perform a refresh operation that maintains data storage.
대개 DRAM의 리프레시 동작은 외부로부터 리프레시 어드레스를 인가한 뒤 /RAS 신호를 하강시켰다가 다시 상승시키는 1싸이클(cycle)로 실행되며 이를 RAS 리프레시라고 부르며, 이때 행 어드레스에 의해 선택된 한 워드라인에 연결된 모든 메모리 셀들이 센스 앰프에 의해 증폭되어 다시 쓰여지므로 이 동작을 전체 행이 모두 선택될 때까지 실행하면 전체 DRAM 셀들을 모두 리프레시할 수 있다.Usually, the refresh operation of DRAM is executed in one cycle by applying a refresh address from the outside and then lowering the / RAS signal and then raising it again. This is called RAS refresh, and all of the word lines selected by the row address are connected. Since the memory cells are amplified and rewritten by the sense amplifier, this operation can be performed until all rows are selected to refresh all DRAM cells.
이러한 리프레시는 메모리 커패시터에 축적된 신호 전하가 방출되어 "1" 또는 "0"으로 판정하는 것이 불가능해지기 전에 수행해야 하며 이 시간을 리프레시 주기라고 부른다.This refresh must be performed before the signal charge accumulated in the memory capacitor is released and it becomes impossible to determine "1" or "0", and this time is called a refresh cycle.
최근에는, 리프레시 동기신호로 사용되던 /RAS신호마저도 DRAM내부에서 발생시키는 동작 모드(셀프 리프레시)가 저전력 소모 또는 배터리 백업(back-up)등의 목적을 위해 사용되고 있다.Recently, even the / RAS signal used as the refresh synchronization signal is generated in the DRAM, an operation mode (self refresh) has been used for the purpose of low power consumption or battery back-up.
도 1은 통상의 셀프 리프레시 회로를 나타낸 블록도로서, 이는 DRAM 장치 내부에서 자동으로 메모리 셀에 기록된 데이터를 리프레시하는 셀프 리프레시 모드로 진입하도록 리프레시 요구신호(rasinb)를 발생하는 리프레시 요구신호 발생부(12)와, 선택된 워드라인의 메모리 셀을 일정한 리프레시 주기로 인에이블시키도록 그 주기(f512_d)를 결정하는 리프레시 주기 제어부(14)를 갖는다.Fig. 1 is a block diagram showing a conventional self refresh circuit, which is a refresh request signal generator for generating a refresh request signal (rasinb) to enter a self refresh mode for automatically refreshing data written to a memory cell in a DRAM device. (12), and a refresh period control section 14 for determining the period f512_d to enable the memory cells of the selected word line at a constant refresh period.
좀더 상세하게는, 리프레시 요구신호 발생부(12)는 입/출력단자에 초기에 전원을 인가하고 동작으로 들어가기전에 플로팅되어 있는 여러 신호들의 레벨을 일정 레벨로 잡아주어 초기로 하는 pwrupb신호, 셀프 리프레시 동작 전에 bbu가 하이레벨로 되면 전체 워드라인을 한번 다 띄워주는 burst신호, burst가 종료되는 bstend신호, burst가 종료되면 셀프 리프레시 동작을 일으키게 하는 steal신호, steal신호를 시작하는 stlsrt신호들이 입력되고, ras신호가 로우레벨로 되면 리프레시 동작시 워드라인을 인에이블하여 리프레시 동작을 일으키게 하는 rasinb신호, 셀프 리프레시 모드임을 알리는 bbu신호가 발생하게 된다.More specifically, the refresh request signal generator 12 initially applies power to the input / output terminal and sets the level of various floating signals to a predetermined level before entering the operation, thereby initializing the pwrupb signal and the self refresh. When the bbu goes high before the operation, a burst signal for displaying the entire word line once, a bstend signal for ending the burst, a steal signal for triggering a self refresh operation when the burst ends, and a stlsrt signal for starting the steal signal are input. When the ras signal goes low, a rasinb signal that enables the word line during the refresh operation to cause the refresh operation and a bbu signal indicating the self refresh mode are generated.
또한, 리프레시 주기 제어부(14)는 입/출력 단자에 상기 리프레시 요구신호 발생부(12)와 공통 사용하는 bbu신호, bstend신호, burst신호, steal신호, stlsrt신호등이 입력되고 리프레시 동작을 워드라인 단위로 4k로 할 것인지 8k로 할 것인지 결정하는 8k_4kb신호가 입력되면 일정한 리프레시 주기, 예를 들면 512㎲의 주기(f512_d)신호를 발생하게 된다.In addition, the refresh period control unit 14 inputs a bbu signal, a bstend signal, a burst signal, a steal signal, a stlsrt signal, and the like, which are commonly used with the refresh request signal generator 12, to the input / output terminal, and performs a refresh operation on a word line basis. When an 8k_4kb signal for deciding whether to set 4k or 8k is input, a constant refresh period, for example, a period f512_d signal of 512 ms is generated.
상기 회로들(12,14)의 vss핀은 접지와 연결되어 있으며 vint핀은 내부 회로들에 전원을 공급하는 역할을 한다.The vss pins of the circuits 12 and 14 are connected to ground, and the vint pin serves to supply internal circuits.
그러므로, 상기와 같은 셀프 리프레시 회로는 DRAM 제어신호들이 특정 시간 조건을 만족시킬 때, 예를 들면 외부로부터 제어신호 없이도 내부에서 생성된 리프레시 타이머(도시하지 않음)에 의해 자동적으로 리프레시 요구신호 발생부(12)를 통해서 리프레시 요구 신호가 발생하게 되어 소자 내부에서 자동적으로 RAS 등의 명령신호들이 발생하고 내부에서 생성된 어드레스에 의해 리프레시 동작이 실행된다. 셀프 리프레시로부터 정상 모드로 되돌아오기 위해서는 /RAS 프리챠지 기간을 유지하면 된다.Therefore, the self-refresh circuit as described above automatically refreshes the refresh request signal generator (not shown) by the internally generated refresh timer (not shown) when the DRAM control signals satisfy a specific time condition. The refresh request signal is generated through 12), and command signals such as RAS are automatically generated inside the device, and the refresh operation is executed by the address generated therein. You can maintain the / RAS precharge period to return to normal mode from self refresh.
도 2는 64M 비트 SDRAM의 데이터를 참조하여 온도 변화에 따른 리프레시 시간과 불량 비트의 비율을 나타낸 그래프이다.2 is a graph illustrating a ratio of a refresh time and a bad bit to a temperature change with reference to data of a 64M bit SDRAM.
상기와 같은 셀프 리프레시 회로를 갖는 SDRAM은 온도와 무관하게 일정 주기로 리프레시 동작을 수행하는 반면에 도 2에 도시된 바와 같이, 온도가 높아질수록 불량 비트의 비율을 높아지는 것을 알 수 있다.While the SDRAM having the self-refresh circuit as described above performs the refresh operation at regular intervals regardless of the temperature, as shown in FIG. 2, it can be seen that as the temperature increases, the ratio of the bad bits increases.
만약, 상온 온도에서 리프레시 주기 제어부가 느린 리프레시 주기를 가지다가 온도가 고온으로 상승하게 되면 리프레시 주기 제어부는 계속 정해진 주기로 동작하기 때문에 리프레시 동작이 셀의 데이터 시간보다 늦게 진행됨으로 결국 셀이 저장해야할 데이터를 잃어버리게 된다.If the refresh cycle controller has a slow refresh cycle at room temperature and the temperature rises to a high temperature, the refresh cycle controller continues to operate at a predetermined cycle, so that the refresh operation is later than the data time of the cell. Lost.
그러므로, 이를 방지하고자 셀프 리프레시 회로는 고온에서는 셀의 데이터 보존시간이 상온 온도보다 짧고, 또 저온에서는 상온 온도에서 데이터 보존 시간보다 길어지는 현상에 맞추어서 셀프 리프레시의 주기가 변화되는 회로가 요구되고 있다.Therefore, in order to prevent this, the self-refresh circuit requires a circuit in which the period of self refresh is changed in accordance with the phenomenon that the cell data retention time is shorter than the normal temperature temperature at high temperature and longer than the data retention time at normal temperature at low temperature.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 온도를 검출함으로써 검출된 온도에 따라 리프레시 주기를 조정하여 셀프 리프레시 동작을 수행하기 때문에 셀프 리프레시 동작시 온도 변화에 안정적이면서 저소비 저전력의 디바이스를 기대할 수 있는 온도 감응형 셀프 리프레시 회로를 제공하는데 있다.An object of the present invention is to stable the temperature change during the self-refresh operation, and low power consumption device because the self-refresh operation is performed by adjusting the refresh cycle according to the detected temperature in order to solve the problems of the prior art as described above To provide a temperature-sensitive self refresh circuit that can be expected.
도 1은 통상의 셀프 리프레시 회로를 나타낸 블록도,1 is a block diagram showing a conventional self refresh circuit;
도 2는 64M 비트 SDRAM의 데이터를 참조하여 온도 변화에 따른 리프레시 시간과 불량 비트의 비율을 나타낸 그래프,2 is a graph showing the ratio of refresh time and bad bits according to temperature change with reference to data of 64M bit SDRAM;
도 3은 본 발명에 따른 온도 감응형 셀프 리프레시 회로를 나타낸 회로도.3 is a circuit diagram showing a temperature sensitive self refresh circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
22: 리프레시 요구신호 발생부22: refresh request signal generator
24: 리프레시 주기 제어부24: refresh cycle control unit
26: 온도 검출부26: temperature detector
28: 온도 검출 구동부28: temperature detection driver
상기 목적을 달성하기 위하여 본 발명은 DRAM 장치 내부에서 자동으로 메모리 셀에 기록된 데이터를 리프레시하는 셀프 리프레시 모드로 진입하도록 리프레시 요구신호를 발생하는 리프레시 요구신호 발생부와, 선택된 워드라인의 메모리 셀을 일정한 리프레시 주기로 인에이블시키도록 그 주기를 결정하는 리프레시 주기 제어부를 갖는 셀프 리프레시 회로에 있어서, 온도를 감지하여 검출된 신호에 따라 상기 리프레시 주기 제어부의 주기를 제어하는 신호를 발생하는 온도 검출부와, 리프레시 주기 제어부의 주기 시간동안 상기 온도 검출부를 구동시키는 인에이블 신호를 발생하는 온도 검출 구동부를 구비하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a refresh request signal generation unit for generating a refresh request signal to enter a self refresh mode for automatically refreshing data written to a memory cell in a DRAM device, and a memory cell of a selected word line. A self-refresh circuit having a refresh cycle control section for determining the cycle to be enabled at a constant refresh cycle, comprising: a temperature detector for generating a signal for sensing a temperature and controlling a cycle of the refresh cycle control section in accordance with a detected signal; And a temperature detection driver for generating an enable signal for driving the temperature detector during a cycle time of the cycle controller.
본 발명에 있어서, 상기 온도 검출부는 온도가 기준 온도보다 높은 고온일 경우 상기 리프레시 주기 제어부의 주기를 빠르게 조정하며 저온일 경우에는 상기 리프레시 주기 제어부의 주기를 느리게 하는 것을 특징으로 한다.In the present invention, when the temperature is a high temperature higher than the reference temperature, the temperature detector adjusts the cycle of the refresh cycle controller quickly, and when the temperature is low, characterized in that the cycle of the refresh cycle controller is slow.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 온도 감응형 셀프 리프레시 회로를 나타낸 회로도로서, 이는 DRAM 장치 내부에서 자동으로 메모리 셀에 기록된 데이터를 리프레시하는 셀프 리프레시 모드로 진입하도록 리프레시 요구신호(rasinb)를 발생하는 리프레시 요구신호 발생부(22)와, 선택된 워드라인의 메모리 셀을 일정한 리프레시 주기로 인에이블시키도록 그 주기(f512_d)를 결정하는 리프레시 주기 제어부(24)와, 온도를 감지하여 검출된 신호에 따라 상기 리프레시 주기 제어부(24)의 주기를 제어하는 신호(tout_i)를 발생하는 온도 검출부(26)와, 리프레시 주기 제어부(24)의 주기 시간동안 상기 온도 검출부(26)를 구동시키는 인에이블 신호(temp_en)를 발생하는 온도 검출 구동부(28)로 구성된다.3 is a circuit diagram illustrating a temperature-sensitive self refresh circuit according to the present invention, which is a refresh generating a refresh request signal (rasinb) to enter a self refresh mode for automatically refreshing data written to a memory cell in a DRAM device. The request signal generator 22, a refresh period controller 24 that determines a period f512_d to enable the memory cells of the selected word line at a constant refresh period, and the refresh according to the detected signal by sensing a temperature. A temperature detector 26 for generating a signal tout_i for controlling the cycle of the cycle controller 24 and an enable signal temp_en for driving the temperature detector 26 during a cycle time of the refresh cycle controller 24; It consists of the temperature detection drive part 28 which generate | occur | produces.
여기서, 상기 온도 검출부(26)의 입력 단자에는 상기 리프레시 요구신호 발생부(22)와 공통으로 사용하는 bbu신호, pwrupb신호가 입력되고 초기화신호인 temp_init신호가 입력된다.Here, a bbu signal and a pwrupb signal commonly used with the refresh request signal generator 22 are input to an input terminal of the temperature detector 26, and a temp_init signal, which is an initialization signal, is input.
또한, 온도 검출 구동부(28) 역시 입력 단자에는 상기 리프레시 요구신호 발생부(22)와 공통으로 사용하는 bbu신호, pwrupb신호가 입력되고 초기화신호인 temp_init신호가 입력되고 상기 리프레시 주기 제어부(24)의 f512_d신호가 입력된다.In addition, the temperature detection driver 28 also inputs a bbu signal and a pwrupb signal which are commonly used with the refresh request signal generator 22, a temp_init signal that is an initialization signal, and the refresh cycle controller 24. The f512_d signal is input.
상기와 같이 구성된 본 발명의 온도 감응형 셀프 리프레시 회로는 셀프 리프레시 모드가 되면 bbu신호가 발생하게 되면, 온도 검출 구동부(28)에서는 상기 리프레시 주기 제어부(24)에서 설정한 f512_d신호에 의해 512㎲의 주기를 가지고, 그때의 온도를 검출하게 하는 온도 검출부(26)를 인에이블시키는 신호(temp_en)를 발생시킨다.In the temperature sensitive self refresh circuit of the present invention configured as described above, when the bbu signal is generated when the self refresh mode is set, the temperature detection driver 28 generates 512 kW by the f512_d signal set by the refresh period control unit 24. With a period, a signal temp_en is generated which enables the temperature detector 26 to detect the temperature at that time.
그러면, 온도 감응형 셀프 리프레시 회로의 온도 검출부(26)는 액티브 저항이 온도가 올라감에 따라 증가하는 것을 이용하여 온도에 따른 변화가 다른 두 입력을 차동 증폭기에 입력함으로써 온도가 일정한 레벨 이상으로 증가하거나 낮아지면 이를 감지해서 리프레시 주기 제어부(24)의 주기를 제어하는 신호(tout_i)를 발생한다.Then, the temperature detector 26 of the temperature-sensitive self-refresh circuit uses the increase in the active resistance as the temperature increases, thereby inputting two inputs having different changes according to the temperature to the differential amplifier, thereby increasing the temperature above a certain level. When it is lowered, the signal is detected to generate a signal tout_i for controlling the period of the refresh period controller 24.
예를 들어, 상온 온도에서 리프레시 주기 제어부(24)가 느린 리프레시 주기를 가지다가 상기 온도 검출부(26)에 의해 온도가 고온으로 검출되면 리프레시 주기 제어부(24)는 온도 검출부(26)의 tout_i 신호에 의해 빠른 리프레시 주기로 변환되어 리프레시 동작을 진행하게 된다. 이에, 온도가 상승하더라도 리프레시 동작이 빨라져서 셀의 데이터 보전 시간보다 빠르기 때문에 결국 셀이 저장해야할 데이터를 안전하게 계속 유지하게 된다.For example, when the refresh cycle control unit 24 has a slow refresh cycle at room temperature and the temperature is detected to be high by the temperature detector 26, the refresh cycle control unit 24 is applied to the tout_i signal of the temperature detector 26. As a result, it is converted into a quick refresh cycle and the refresh operation is performed. Therefore, even if the temperature rises, the refresh operation is faster and faster than the data retention time of the cell, so that the data to be stored by the cell is safely maintained.
반면에, 상온 온도에서 리프레시 주기 제어부(24)가 빠른 리프레시 주기를 가지다가 상기 온도 검출부(26)에 의해 온도가 저온으로 검출되면 리프레시 주기 제어부(24)는 온도 검출부(26)의 tout_i 신호에 의해 느린 리프레시 주기로 변환되어 리프레시 동작을 진행하게 된다. 그러면, 줄어든 리프레시 주기만큼 전류 소모가 줄어들게 되어 된다.On the other hand, when the refresh cycle control unit 24 has a fast refresh cycle at room temperature and the temperature is detected to be low by the temperature detector 26, the refresh cycle control unit 24 is driven by the tout_i signal of the temperature detector 26. It is converted to a slow refresh cycle to proceed with the refresh operation. This reduces current consumption by a reduced refresh cycle.
따라서, 본 발명은 온도에 따라 셀의 데이터 보존 시간이 다르므로 검출 온도에 맞추어 셀의 데이터를 리프레시하는 주기를 변경해주기 때문에 온도 변화에 상관없이 리프레시 동작을 안정적이게 하면서 불필요하게 소모되는 전류의 낭비를 줄일 수 있는 효과가 있다.Therefore, in the present invention, since the data retention time of the cell varies depending on the temperature, the period of refreshing the data of the cell is changed according to the detection temperature, so that the refresh operation is stable and the unnecessary waste of current is consumed regardless of the temperature change. There is an effect that can be reduced.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990013250A KR20000066268A (en) | 1999-04-15 | 1999-04-15 | Self refresh circuitry for detecting temperature |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990013250A KR20000066268A (en) | 1999-04-15 | 1999-04-15 | Self refresh circuitry for detecting temperature |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000066268A true KR20000066268A (en) | 2000-11-15 |
Family
ID=19580085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990013250A KR20000066268A (en) | 1999-04-15 | 1999-04-15 | Self refresh circuitry for detecting temperature |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000066268A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030035835A (en) * | 2001-10-29 | 2003-05-09 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
| KR100520580B1 (en) * | 2002-07-16 | 2005-10-10 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR100816051B1 (en) * | 2005-06-01 | 2008-03-21 | 인피니언 테크놀로지스 아게 | Electronic memory apparatus and method for operating an electronic memory apparatus |
| KR100832006B1 (en) * | 2006-09-29 | 2008-05-26 | 주식회사 하이닉스반도체 | Semiconductor memory device with self-refresh-period generator and there for operation method |
| KR100865203B1 (en) * | 2002-03-28 | 2008-10-23 | 인피네온 테크놀로지스 아게 | Device and method for outputting a refresh signal to a memory cell |
| KR100881815B1 (en) * | 2002-07-12 | 2009-02-03 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| US9286956B2 (en) | 2013-08-27 | 2016-03-15 | Samsung Electronics Co., Ltd. | Memory device, memory module including the memory device, method of fabricating the memory module, and method of repairing the memory module |
-
1999
- 1999-04-15 KR KR1019990013250A patent/KR20000066268A/en not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030035835A (en) * | 2001-10-29 | 2003-05-09 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
| KR100865203B1 (en) * | 2002-03-28 | 2008-10-23 | 인피네온 테크놀로지스 아게 | Device and method for outputting a refresh signal to a memory cell |
| KR100881815B1 (en) * | 2002-07-12 | 2009-02-03 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR100520580B1 (en) * | 2002-07-16 | 2005-10-10 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR100816051B1 (en) * | 2005-06-01 | 2008-03-21 | 인피니언 테크놀로지스 아게 | Electronic memory apparatus and method for operating an electronic memory apparatus |
| KR100832006B1 (en) * | 2006-09-29 | 2008-05-26 | 주식회사 하이닉스반도체 | Semiconductor memory device with self-refresh-period generator and there for operation method |
| US9286956B2 (en) | 2013-08-27 | 2016-03-15 | Samsung Electronics Co., Ltd. | Memory device, memory module including the memory device, method of fabricating the memory module, and method of repairing the memory module |
| US9672891B2 (en) | 2013-08-27 | 2017-06-06 | Samsung Electronics Co., Ltd. | Memory device, memory module including the memory device, method of fabricating the memory module, and method of repairing the memory module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298432B1 (en) | Control Circuit for Controlling Power Consumption in Semiconductor Memory Device And Method Varying Bit-line Precharge Voltage Using the Same | |
| KR100655076B1 (en) | Method for outputting internal temperature data in semiconductor memory device and internal temperature data circuit therefor | |
| US7317648B2 (en) | Memory logic for controlling refresh operations | |
| JP2008084426A (en) | Semiconductor memory and system | |
| US7668034B2 (en) | Power voltage supplier of semiconductor memory device | |
| KR100363108B1 (en) | Semiconductor memory device and method of adjusting refresh cycle of device | |
| US6768693B2 (en) | Integrated dynamic memory with control circuit for controlling a refresh mode of memory cells, and method for driving the memory | |
| KR100695524B1 (en) | Semiconductor memory device and operation method thereof | |
| KR20070112018A (en) | Semiconductor memory device | |
| KR20000066268A (en) | Self refresh circuitry for detecting temperature | |
| KR100756778B1 (en) | Row active control circuit of Pseudo Static Random Access Memory | |
| TWI582580B (en) | Memory storage apparatus and operating method thereof | |
| KR100610454B1 (en) | Bit line sense amplifier driving controller | |
| KR100802075B1 (en) | Semiconductor memory device | |
| JP2000222878A (en) | Dynamic access memory | |
| KR102524199B1 (en) | Semiconductor memory apparatus | |
| KR100313094B1 (en) | Internal voltage generator for protecting internal current consumpton | |
| KR100792364B1 (en) | Device for generating pumping voltage and semiconductor memory device with the same | |
| US5421005A (en) | Alternate DRAM refresh controlled by signal period detector | |
| KR100569562B1 (en) | Active control circuit of pseudo Static Random Access Memory | |
| CN114141288A (en) | Refreshing method of memory unit, control circuit and stacked chip | |
| US6847571B2 (en) | Use of redundant memory cells to manufacture cost efficient drams with reduced self refresh current capability | |
| JPH03242895A (en) | Dynamic random access memory | |
| JP2002260383A (en) | Semiconductor memory | |
| KR0172233B1 (en) | Distribution type refresh mode control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |