KR100610454B1 - Bit line sense amplifier driving controller - Google Patents

Bit line sense amplifier driving controller Download PDF

Info

Publication number
KR100610454B1
KR100610454B1 KR1019990063874A KR19990063874A KR100610454B1 KR 100610454 B1 KR100610454 B1 KR 100610454B1 KR 1019990063874 A KR1019990063874 A KR 1019990063874A KR 19990063874 A KR19990063874 A KR 19990063874A KR 100610454 B1 KR100610454 B1 KR 100610454B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
signal
bit line
line sense
current path
Prior art date
Application number
KR1019990063874A
Other languages
Korean (ko)
Other versions
KR20010061380A (en
Inventor
조주환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990063874A priority Critical patent/KR100610454B1/en
Publication of KR20010061380A publication Critical patent/KR20010061380A/en
Application granted granted Critical
Publication of KR100610454B1 publication Critical patent/KR100610454B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

본 발명은 반도체 메모리장치에서 사용되는 비트라인 센스앰프 구동 제어장치에 관한 것으로, 특히 셀프 리프레쉬 모드로의 진입여부를 감지하는 별도의 감지수단을 구비하여 상기 감지수단의 출력결과에 따라 센스앰프 활성화 제어신호의 전위레벨을 노말 동작모드와 셀프 리프레쉬 모드에 대해 차별화시켜 인가해주도록 제어하므로써, 셀프 리프레쉬 모드시 소모되는 전류량을 최소화하여 저전력을 실현하도록 한 비트라인 센스앰프 구동 제어장치에 관한 것이다.The present invention relates to a bit line sense amplifier driving control apparatus used in a semiconductor memory device. In particular, the present invention includes a separate sensing means for sensing the entry into the self-refresh mode and controls the activation of the sense amplifier according to the output result of the sensing means. The present invention relates to a bit line sense amplifier driving control apparatus which realizes low power by minimizing the amount of current consumed in the self refresh mode by controlling the potential level of the signal to be differently applied to the normal operation mode and the self refresh mode.

Description

비트라인 센스앰프 구동 제어장치{Bit line sense amplifier driving controller}Bit line sense amplifier driving controller

도 1 은 종래기술에 따른 비트라인 센스앰프 구동 제어장치와 비트라인 센스앰프와의 연결관계를 도시한 회로 구성도1 is a circuit diagram illustrating a connection relationship between a bit line sense amplifier driving control apparatus and a bit line sense amplifier according to the related art.

도 2 는 본 발명에 따른 비트라인 센스앰프 구동 제어장치와 비트라인 센스앰프와의 연결관계를 도시한 회로 구성도2 is a circuit diagram illustrating a connection relationship between a bit line sense amplifier driving control device and a bit line sense amplifier according to the present invention.

도 3a 및 도 3b 는 각각 본 발명에 따른 비트라인 센스앰프 구동 제어장치의 노말동작모드와 셀프 리프레쉬 모드시의 동작 타이밍도3A and 3B are operation timing diagrams in the normal operation mode and the self refresh mode of the bit line sense amplifier driving control apparatus according to the present invention, respectively.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

10: 센싱부 20: 비교부10: sensing unit 20: comparison unit

30, 40: 전류경로 형성부 50: 감지부30, 40: current path forming unit 50: sensing unit

100: 비트라인 센스앰프100: bit line sense amplifier

200, 250: 비트라인 센스앰프 구동 제어장치200, 250: bit line sense amplifier drive control device

rto, /s: 센스앰프 활성화 제어신호rto, / s: sense amplifier activation control signal

본 발명은 반도체 메모리장치에서 사용되는 비트라인 센스앰프 구동 제어장치에 관한 것으로, 보다 상세하게는 센스앰프 활성화 제어신호의 전위레벨을 노말 동작모드와 셀프 리프레쉬 모드에 대해 차별화시켜 인가해주므로써, 셀프 리프레쉬 모드시의 소모전력을 최소화하여 저전력을 실현하도록 한 비트라인 센스앰프 구동 제어장치에 관한 것이다.The present invention relates to a bit line sense amplifier driving control device used in a semiconductor memory device, and more particularly, by applying a potential level of a sense amplifier activation control signal differently from a normal operation mode and a self refresh mode. The present invention relates to a bit line sense amplifier driving control device for minimizing power consumption in mode to realize low power.

일반적으로, 셀프 리프레쉬(self-refresh)란 디램(dynamic random access memory: DRAM) 등의 반도체 메모리장치가 대기상태에서 메모리 셀내에 저장된 데이타를 유지하기 위해 자체적으로 내부에서 일정주기를 갖고 리프레쉬를 수행하는 것을 의미한다.In general, self-refresh is a process in which a semiconductor memory device such as a dynamic random access memory (DRAM) performs a refresh with a predetermined period internally to maintain data stored in a memory cell in a standby state. Means that.

이때, 리프레쉬동작이란 셀내 데이타를 보존하기 위해 워드라인을 인에이블시켜 다시 비트라인 센스앰프에서의 센싱을 거쳐 데이타를 셀에 재저장하는 동작을 의미하며, 디램 등의 메모리동작에 있어서 셀프 리프레쉬 동작모드는 컴퓨터를 장시간 사용하지 않을 경우 내부적으로 소모되는 전류량을 최소화하기 위해 동작하는 모드로, 셀프 리프레쉬 모드로의 진입시 디램에서 소모되는 전류량을 최소화하는 것이 매우 중요하다.In this case, the refresh operation refers to an operation of enabling a word line to preserve data in a cell, and then re-storing the data into a cell after sensing by a bit line sense amplifier. In the memory operation such as DRAM, the self refresh operation mode This mode operates to minimize the amount of current consumed internally when the computer is not used for a long time. It is very important to minimize the amount of current consumed by the DRAM when entering the self-refresh mode.

도 1 은 종래기술에 따른 비트라인 센스앰프 구동 제어장치와 비트라인 센스앰프와의 연결관계를 도시한 회로 구성도로, 비트라인 센스앰프(100)내 센싱부(10)의 활성화 제어를 위한 두 제어신호(rto, /s)의 전위를 조절하는 비트라인 센스앰프 구동 제어장치(200)의 구성이 tRCD(RAS to CAS Delay: 로오 액티브 명령신호가 입력된 후 리드 및 라이트 명령신호가 입력되기까지의 시간을 의미함) 파라미터의 특성개선을 위해, 노말 동작모드와 셀프 리프레쉬 모드에 상관없이 동작초기에는 무조건 상기 비트라인 센스앰프 활성화 제어신호(rto, /s)로 외부 전원전압(Vext)을 인가해주어 비트라인 센싱동작을 제어하도록 하며, 일정시간 이후 내부적으로 전압강하된 내부 전원전압의 인가에 의해 센싱동작을 수행하도록 제어하는 구성을 하고 있다.FIG. 1 is a circuit diagram illustrating a connection relationship between a bit line sense amplifier driving control apparatus and a bit line sense amplifier according to the related art. FIG. 1 shows two controls for activation control of the sensing unit 10 in the bit line sense amplifier 100. The configuration of the bit line sense amplifier drive control device 200 for adjusting the potentials of the signals rto and / s is set to tRCD (RAS to CAS Delay) until the read and write command signals are input. In order to improve the characteristics of the parameters, the external power supply voltage Vext is applied to the bit line sense amplifier activation control signals rto and / s regardless of the normal operation mode and the self refresh mode. The bit line sensing operation is controlled and the sensing operation is performed by applying an internal power supply voltage which is internally dropped after a predetermined time.

이에 따라, 동 도면에 도시된 비트라인 센스앰프 구동 제어장치(200)는 센스앰프 활성화 제어신호의 일측 신호(rto)를 피드백받아 기준 전위신호와의 전위비교를 수행하는 비교부(20)와, 상기 비교부(20)의 출력신호(/rto_ext)에 따라 활성화가 제어되어 동작초기 비트라인 센스앰프의 활성화 제어신호(rto)로 외부 전원전압을 인가해 주기위한 전류경로를 형성하는 제1 전류경로 형성부(30) 및, 상기 비교부(20)의 출력신호(/rto_ext)에 따라 상기 제1 전류경로 형성부(30)와는 상보적으로 활성화되어 상기 비트라인 센스앰프의 활성화 제어신호(rto)로 일정수준 전압강하된 내부 전원전압(Vint)을 인가해 주기위한 전류경로를 형성하는 제2 전류경로 형성부(40)를 구비하여 구성된다.Accordingly, the bit line sense amplifier driving control apparatus 200 shown in the drawing receives a signal rto of the sense amplifier activation control signal and performs a comparison of the potential with the reference potential signal. Activation is controlled according to the output signal / rto_ext of the comparator 20 so as to form a current path for applying an external power supply voltage to the activation control signal rto of the initial operation bitline sense amplifier. According to the forming unit 30 and the output signal (/ rto_ext) of the comparing unit 20, the first current path forming unit 30 is complementarily activated to activate the control signal rto of the bit line sense amplifier. And a second current path forming unit 40 which forms a current path for applying the internal power supply voltage Vint, which has a predetermined level drop.

상기 구성에 의해, 초기의 비트라인 센스앰프(100)의 동작은 센스앰프 활성화 제어신호(rto)로 인가되는 외부 전원전압(Vext)에 의해 센싱동작을 수행하다가 일정시간 이후 내부적으로 전압 강하된 내부 전원전압을 상기 센스앰프 활성화 제어신호(rto)로 인가받아 센싱동작하게 되므로써, 비트라인 센스앰프(100)에서의 센싱동작시의 고속화를 실현하여 상기 tRCD 파라미터의 특성을 개선하게 된다.By the above configuration, the initial operation of the bit line sense amplifier 100 performs a sensing operation by an external power supply voltage Vext applied as the sense amplifier activation control signal rto, and then internally drops voltage after a predetermined time. Since the sensing voltage is applied to the sense amplifier activation control signal rto, the sensing operation is performed, thereby speeding up the sensing operation of the bit line sense amplifier 100 to improve the characteristics of the tRCD parameter.

그런데, 상기 tRCD 파라미터는 컬럼 어드레스가 관여하는 리드 및 라이트동 작에서만 그 특성개선이 의미가 있을 뿐, 이와 상관없은 리프레쉬 동작모드에서는 그 특성개선이 별 의미가 없는 파라미터가 된다.However, the tRCD parameter is meaningful only in the read and write operations involving the column address, and in the refresh operation mode irrelevant thereto, the tRCD parameter becomes a parameter having little meaning.

따라서, 상기한 바와 같이 동작하는 비트라인 센스앰프 구동 제어장치에 따르면 tRCD 파라미터의 특성개선에 의한 동작속도면에서의 향상은 기대할 수 있게 되지만, 내부적으로 생성된 로오 어드레스에 의해 순차적으로 워드라인을 인에이블시키기만 하면 되는 셀프 리프레쉬 동작모드시에도 고속의 데이타 센싱을 위해 일정시간동안은 외부 전원전압을 인가받아야 되기 때문에 센싱시 소모되는 전류량이 불필요하게 증가되면서 저전력을 제한하게 되는 문제점이 발생한다.Therefore, according to the bit line sense amplifier driving control device operating as described above, the improvement in the operation speed due to the improvement of the characteristics of the tRCD parameter can be expected, but the word line is sequentially read by the internally generated row address. Even in the self-refresh operation mode which needs to be enabled, an external power supply voltage must be applied for a predetermined time for high-speed data sensing, which causes a problem of limiting low power as the amount of current consumed during sensing is unnecessarily increased.

본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 셀프 리프레쉬 모드시 노말 동작모드와는 차별화된 전류경로에 의해 비트라인 센스앰프 활성화 제어신호를 인가해주므로써, 셀프 리프레쉬 모드시 소모되는 전류량을 최소화시켜 저전력을 실현하도록 한 비트라인 센스앰프 구동 제어 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to apply the bit line sense amplifier activation control signal by a current path different from that of the normal operation mode in the self refresh mode. An object of the present invention is to provide a bit line sense amplifier driving control device that minimizes the amount of current to realize low power.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상기 목적을 달성하기 위하여, 본 발명에 의한 비트라인 센스앰프 구동 제어장치는 비트라인 센스앰프 활성화 제어신호의 일측 신호를 피드백받아 기준 전위신호와의 전위비교를 수행하는 비교수단과, 비교수단의 출력신호에 따라 활성화가 제어되어 동작 초기 비트라인 센스앰프의 활성화 제어신호로 외부 전원전압을 인가해주기 위한 전류경로를 형성하는 제1 전류경로 형성수단과, 비교수단의 출력신호에 따라 제1 전류경로 형성수단과는 상보적으로 활성화되어 비트라인 센스앰프의 활성화 제어신호로 외부 전원전압이 일정수준 전압강하된 내부 전원전압을 인가해주기 위한 전류경로를 형성하는 제2 전류경로 형성수단, 및 외부로부터 입력되는 셀프 리프레쉬 명령신호와, 출력신호에 따라 상태를 달리하고 제 1전류경로형성수단의 일단으로부터 인가되는 신호를 논리조합하여 셀프 리프레쉬 모드로의 진입여부를 감지하고 그 감지결과를 비교수단의 동작 제어신호로 인가해주는 감지수단을 구비하고, 감지수단에 의해 셀프 리프레쉬 모드로의 진입이 감지되면, 출력신호는 제1 전류경로 형성수단을 차단시키는 한편 제2 전류경로 형성수단을 활성화시키는 상태의 전위신호로 출력되어, 비트라인 센스앰프 활성화 제어신호로 동작 초기부터 전압강하된 내부 전원전압이 인가되도록 제어하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2 는 본 발명에 따른 비트라인 센스앰프 구동 제어장치와 비트라인 센스앰프와의 연결관계를 도시한 회로 구성도로, 비트라인 센스앰프(100)내 센싱부(10)의 활성화 제어를 위한 두 제어신호(rto, /s)의 전위를 외부입력 셀프 리프레쉬 명령신호(sref)에 의해 판별되는 셀프 리프레쉬 모드와 노말 동작모드에 따라 차별화시켜 인가해주기 위한 구성을 하고 있다.In order to achieve the above object, the bit line sense amplifier driving control apparatus according to the present invention receives a signal of one side of the bit line sense amplifier activation control signal is fed back comparison means for performing a potential comparison with the reference potential signal, and the output of the comparison means Activation is controlled in accordance with the signal to form a first current path forming means for forming a current path for applying an external power supply voltage as an activation control signal of the initial bit line sense amplifier in operation, and forming a first current path according to an output signal of the comparing means. Second current path forming means which is activated complementary to the means and forms a current path for applying an internal power supply voltage having a predetermined voltage drop to an external power supply voltage as an activation control signal of the bit line sense amplifier; The state is changed according to the self refresh command signal and the output signal, and is connected to one end of the first current path forming means. And a sensing means for logically combining the applied signals to detect the entry into the self-refresh mode and applying the detection result as an operation control signal of the comparing means. When the sensing means detects the entry into the self-refresh mode, The output signal is output as a potential signal in a state of blocking the first current path forming means and activating the second current path forming means, so that an internal power supply voltage having been dropped from the beginning of operation as a bit line sense amplifier activation control signal is applied. It is characterized by controlling.
The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 2 is a circuit diagram illustrating a connection relationship between a bit line sense amplifier driving control device and a bit line sense amplifier according to the present invention. FIG. 2 is a diagram illustrating two controls for activation control of the sensing unit 10 in the bit line sense amplifier 100. The potentials of the signals rto and / s are configured to be differentially applied according to the self refresh mode and the normal operation mode which are determined by the external input self refresh command signal sref.

또한, 동 도면에 도시된 비트라인 센스앰프 구동 제어장치(200)는 비트라인 센스앰프 활성화 제어신호의 일측 신호(rto)를 피드백받아 기준 전위신호(Vref)와의 전위비교를 수행하는 비교부(20)와, 상기 비교부(20)의 출력신호(/rto_ext)에 따라 활성화가 제어되어 동작초기 비트라인 센스앰프(100)의 활성화 제어신호(rto)로 외부 전원전압(Vext)을 인가해주기 위한 전류경로를 형성하는 제1 전류경로 형성부(30)와, 상기 비교부(20) 출력신호(/rto_ext)의 반전신호(/rto_en)에 따라 상기 제1 전류경로 형성부(30)와는 상보적으로 활성화되어 상기 비트라인 센스앰프(100)의 활성화 제어신호(rto)로 상기 외부 전원전압(Vext)이 일정수준 전압강하된 내부 전원전압(Vint)을 인가해주기 위한 전류경로를 형성하는 제2 전류경로 형성부(40)와, 외부로부터 입력되는 셀프 리프레쉬 명령신호(sref)에 의해 셀프 리프레쉬 모드로의 진입여부를 감지하여 그 감지결과를 상기 비교부(20)의 동작 제어신호로 인가해주는 감지부(50)을 구비하여 구성된다.In addition, the bit line sense amplifier driving control apparatus 200 shown in the drawing receives a signal rto of the bit line sense amplifier activation control signal and performs a comparison of the potential with the reference potential signal Vref. And the activation is controlled according to the output signal (/ rto_ext) of the comparator 20 to apply an external power supply voltage Vext to the activation control signal rto of the initial operation bit line sense amplifier 100. The first current path forming unit 30 forming a path and the first current path forming unit 30 are complementary to each other according to the inversion signal / rto_en of the output signal / rto_ext of the comparator 20. A second current path which is activated to form a current path for applying an internal power supply voltage Vint whose voltage is dropped to a predetermined level by an activation control signal rto of the bit line sense amplifier 100. The forming unit 40 and a self refresh command input from the outside By the arc (sref) to detect whether or not the entry to a self-refresh mode Further included is a detecting section 50 which applies the detection result to the operation control signal of the comparison unit 20. The

이때, 상기 감지부(50)에 의해 셀프 리프레쉬모드로의 진입이 감지되면, 상기 비교부(20)의 출력신호(/rto_ext)는 상기 제1 전류경로 형성부(30)를 차단시키는 한편 상기 제2 전류경로 형성부(40)를 활성화시키는 상태의 전위신호(/rto_en)가 되도록 제어되어, 상기 비트라인 센스앰프 활성화 제어신호(rto)로 동작 초기부터 상기 전압강하된 내부 전원전압(Vint)이 인가되도록 제어하게 된다.In this case, when the sensing unit 50 detects the entry into the self refresh mode, the output signal / rto_ext of the comparing unit 20 blocks the first current path forming unit 30 while 2 is controlled to become a potential signal (/ rto_en) in a state of activating the current path forming unit 40, and the internal power voltage Vint dropped from the beginning of operation with the bit line sense amplifier activation control signal rto is Control to be applied.

이에 따라, 셀프 리프레쉬 모드시의 전류소모를 최소화시키는 것이 가능해 지는 것이다.This makes it possible to minimize the current consumption in the self refresh mode.

도 3a 및 도 3b 는 각각 본 발명에 따른 비트라인 센스앰프 구동 제어장치의 노말 동작모드와 셀프 리프레쉬 모드시의 동작 타이밍도를 도시한 것으로, 이하 동 도면을 참조하며 본 발명에 따른 비트라인 센스앰프의 구동 제어동작을 자세히 살펴보기로 한다.3A and 3B show operation timing diagrams in the normal operation mode and the self refresh mode of the bit line sense amplifier driving control apparatus according to the present invention, respectively. Referring to the drawings below, the bit line sense amplifier according to the present invention will be described. Let's look at the drive control operation of in detail.

우선, 노말 동작모드에서의 센싱전류 제어동작을 도 3a 를 참조하며 살펴보기로 한다.First, the sensing current control operation in the normal operation mode will be described with reference to FIG. 3A.

이 경우, 셀프 리프레쉬 명령신호(sref)가 (a)에 도시된 바와 같이 '로직로우'로 인가되어지며, 상기 비교부(20)의 일측 입력신호가 되는 센스앰프 활성화 제어신호(rto)의 전위레벨이 타측 입력신호가 되는 기준 전위신호(Vref)에 비해 낮기 때문에 상기 비교부(20)의 출력신호(/rto_ext)가 (c)에 도시된 바와 같이 우선적으로 '로직로우'의 상태로 출력된다. In this case, the self-refresh command signal sref is applied as 'logic low' as shown in (a), and the potential of the sense amplifier activation control signal rto serving as an input signal of the comparator 20 is one side. Since the level is lower than the reference potential signal Vref, which becomes the other input signal, the output signal / rto_ext of the comparator 20 is preferentially output in the state of 'logic low' as shown in (c). .

이로 인해, 제1 전류경로 형성부(30)가 활성화되어지면서 비트라인 센스앰프(100)로 외부 전원전압(Vext)를 공급하게 된다.As a result, the first current path forming unit 30 is activated to supply the external power supply voltage Vext to the bit line sense amplifier 100.

이후, 상기 비교부(20)의 일측 입력신호가 되는 센스앰프 활성화 제어신호(rto)가 기준 전위신호(Vref)에 비해 높아지게 되면 상기 비교부(20)의 출력신호(/rto_ext)가 '로직하이'로 전이되어지며, 이 순간 (d)에 도시된 바와 같이 /rto_en신호가 '로직로우'로 전이되어지면서 상기 제2 전류경로 형성부(40)를 활성화시켜 상기 외부 전원전압(Vext)이 일정수준 전압강하된 내부 전원전압(Vint)을 비트라인 센스앰프(100)의 센싱 제어신호로 인가해 주게 된다.Subsequently, when the sense amplifier activation control signal rto, which is an input signal of the comparator 20, becomes higher than the reference potential signal Vref, the output signal / rto_ext of the comparator 20 becomes 'logic high'. As shown in (d), the / rto_en signal transitions to 'logic low' and activates the second current path forming unit 40 so that the external power supply voltage Vext is constant. An internal power supply voltage Vint having the level voltage drop applied thereto is applied as the sensing control signal of the bit line sense amplifier 100.

이에 따라, 노말 동작모드에서의 센싱속도를 향상시킬 수 있게 된다.Accordingly, the sensing speed in the normal operation mode can be improved.

한편, 셀프 리프레쉬모드에서의 센싱전류 제어동작을 도 3b 를 참조하며 살펴보기로 한다.Meanwhile, the sensing current control operation in the self refresh mode will be described with reference to FIG. 3B.

이 경우에는 (a)에 도시된 바와 같이 셀프 리프레쉬 명령신호(sref)가 '로직하이'의 상태로 인가되어지기 때문에, 상기 감지부(50)에서 '로직로우'의 출력신호를 상기 비교부(20)로 출력하게 되면서 센스앰프 활성화 제어신호(rto)와 기준 전위신호(Vref)와의 비교결과에 상관없이 그 출력신호(/rto_ext)를 (c)에 도시된 바와 같이 동작 초기부터 '로직하이'의 상태로 만들게 된다. In this case, as shown in (a), since the self refresh command signal sref is applied in a state of 'logic high', the detector 50 outputs an output signal of 'logic low' to the comparison unit ( 20), regardless of the result of comparing the sense amplifier activation control signal rto and the reference potential signal Vref, the output signal / rto_ext is 'logic high' from the beginning of operation as shown in (c). Will be in the state of.

이에 따라, (d)에 도시된 바와 같이, /rto_en신호를 동작초기부터 '로직로우'로 전이시켜 출력하게 된다.Accordingly, as shown in (d), the / rto_en signal is transferred to 'logic low' from the beginning of operation and output.

그 결과, 상기 제1 전류경로 형성부(30)의 활성화를 차단하게 되는 한편, 상기 제2 전류경로 형성부(40)를 동작초기부터 활성화시키게 되므로써, 일정수준 전압강하된 내부 전원전압(Vint)이 비트라인 센스앰프(100)의 센싱 제어전원으로 공급되어진다.As a result, since the activation of the first current path forming unit 30 is interrupted and the second current path forming unit 40 is activated from the beginning of operation, the internal power supply voltage Vint, which has a predetermined level drop, is activated. The bit line sense amplifier 100 is supplied with a sensing control power supply.

따라서, 컬럼 어드레스의 입력에 상관없이 내부적으로 생성된 로오 어드레스에 의하여 순차적으로 워드라인을 인에이블시키기만 하면되는 셀프 리프레쉬 모드에서 비트라인 센스앰프의 구동 제어시 소모되는 전류량을 최소화시키는 것이 가능해 진다.Therefore, it is possible to minimize the amount of current consumed in controlling the driving of the bit line sense amplifier in the self-refresh mode in which the word line is sequentially enabled by the internally generated row address regardless of the input of the column address.

이상에서 설명한 바와 같이 본 발명에 따른 비트라인 센스앰프 구동 제어장치에 의하면, 셀프 리프레쉬 모드로의 진입시 이를 감지하여 외부 전원전압이 일정 수준 전압강하된 내부 전원전압을 비트라인 센스앰프의 센싱 제어전원으로 공급해주도록 제어하므로써, 셀프 리프레쉬 모드에서 소모되는 전류량을 최소화하여 저전력을 실현할 수 있게 되는 매우 뛰어난 효과가 있다.As described above, according to the bit line sense amplifier driving control apparatus according to the present invention, when the self-refresh mode is entered, the internal power supply voltage of which the external power supply voltage drops to a predetermined level is sensed as the sensing control power supply of the bit line sense amplifier. By controlling the supply, there is a very good effect of realizing low power by minimizing the amount of current consumed in the self refresh mode.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.

Claims (2)

비트라인 센스앰프 활성화 제어신호의 일측 신호를 피드백받아 기준 전위신호와의 전위비교를 수행하는 비교수단과, Comparison means for receiving a signal from one side of the bit line sense amplifier activation control signal and performing a potential comparison with a reference potential signal; 상기 비교수단의 출력신호에 따라 활성화가 제어되어 동작 초기 비트라인 센스앰프의 활성화 제어신호로 외부 전원전압을 인가해주기 위한 전류경로를 형성하는 제1 전류경로 형성수단과, A first current path forming means for controlling activation according to an output signal of the comparing means to form a current path for applying an external power voltage as an activation control signal of an initial operation bitline sense amplifier; 상기 비교수단의 출력신호에 따라 상기 제1 전류경로 형성수단과는 상보적으로 활성화되어 상기 비트라인 센스앰프의 활성화 제어신호로 상기 외부 전원전압이 일정수준 전압강하된 내부 전원전압을 인가해주기 위한 전류경로를 형성하는 제2 전류경로 형성수단, 및 A current for applying an internal power supply voltage of which the external power supply voltage is lowered to a predetermined level by an activation control signal of the bit line sense amplifier by being activated complementary to the first current path forming means according to the output signal of the comparing means Second current path forming means for forming a path, and 외부로부터 입력되는 셀프 리프레쉬 명령신호와, 상기 출력신호에 따라 상태를 달리하고 제 1전류경로형성수단의 일단으로부터 인가되는 신호를 논리조합하여 셀프 리프레쉬 모드로의 진입여부를 감지하고 그 감지결과를 상기 비교수단의 동작 제어신호로 인가해주는 감지수단을 구비하고, Logically combines the self-refresh command signal input from the outside and the signal applied from one end of the first current path forming means by changing the state according to the output signal to detect whether the self-refresh mode is entered and the detection result is detected. It is provided with a sensing means for applying as an operation control signal of the comparison means, 상기 감지수단에 의해 셀프 리프레쉬 모드로의 진입이 감지되면, 상기 출력신호는 상기 제1 전류경로 형성수단을 차단시키는 한편 상기 제2 전류경로 형성수단을 활성화시키는 상태의 전위신호로 출력되어, 상기 비트라인 센스앰프 활성화 제어신호로 동작 초기부터 상기 전압강하된 내부 전원전압이 인가되도록 제어하는 것을 특징으로 하는 비트라인 센스앰프 구동 제어장치.When the sensing means detects the entry into the self refresh mode, the output signal is output as a potential signal in a state of interrupting the first current path forming means and activating the second current path forming means. And a line sense amplifier activation control signal to control the applied voltage drop of the internal power supply voltage from the beginning of operation. 삭제delete
KR1019990063874A 1999-12-28 1999-12-28 Bit line sense amplifier driving controller KR100610454B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063874A KR100610454B1 (en) 1999-12-28 1999-12-28 Bit line sense amplifier driving controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063874A KR100610454B1 (en) 1999-12-28 1999-12-28 Bit line sense amplifier driving controller

Publications (2)

Publication Number Publication Date
KR20010061380A KR20010061380A (en) 2001-07-07
KR100610454B1 true KR100610454B1 (en) 2006-08-09

Family

ID=19631193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063874A KR100610454B1 (en) 1999-12-28 1999-12-28 Bit line sense amplifier driving controller

Country Status (1)

Country Link
KR (1) KR100610454B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431289B1 (en) * 2001-06-27 2004-05-12 주식회사 하이닉스반도체 Bit line sense amplifier control circuit of semiconductor memory device
KR20030047023A (en) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 Memory device
KR100753077B1 (en) * 2001-12-29 2007-08-31 주식회사 하이닉스반도체 Bit-Line Isolation signal Generator in Semiconductor Memory Device
KR20060018972A (en) 2004-08-26 2006-03-03 주식회사 하이닉스반도체 Bit line sense amplifier control circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203144B1 (en) * 1996-06-29 1999-06-15 김영환 Sense amplifier driver
KR19990065148A (en) * 1998-01-08 1999-08-05 구본준 Sense Amplifier Control Circuit of Semiconductor Memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203144B1 (en) * 1996-06-29 1999-06-15 김영환 Sense amplifier driver
KR19990065148A (en) * 1998-01-08 1999-08-05 구본준 Sense Amplifier Control Circuit of Semiconductor Memory

Also Published As

Publication number Publication date
KR20010061380A (en) 2001-07-07

Similar Documents

Publication Publication Date Title
KR100753048B1 (en) peripheral region voltage generator in semiconductor memory device
US9176553B2 (en) Semiconductor device employing DVFS function
KR100271626B1 (en) Over driving method of bit line sense amplifier
KR100529033B1 (en) Synchronous semiconductor memory device
US7633825B2 (en) Semiconductor memory device with reduced current consumption
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
US7567469B2 (en) Over driving pulse generator
KR100695524B1 (en) Semiconductor memory device and operation method thereof
US6404178B2 (en) Power supply circuit capable of supplying a stable power supply potential even to a load consuming rapidly changing current
JP2005158224A (en) Semiconductor memory element to supply stable high voltage during auto-refresh operation and method therefor
KR100610454B1 (en) Bit line sense amplifier driving controller
US9552850B2 (en) Sense amplifier driving device and semiconductor device including the same
US6826114B2 (en) Data path reset circuit using clock enable signal, reset method, and semiconductor memory device including the data path reset circuit and adopting the reset method
US7349282B2 (en) Power voltage supplier of semiconductor memory device
KR100650730B1 (en) Method for controlling the precharge timing of a memory device and the device therefor
US5619457A (en) Dynamic semiconductor memory device that can control through current of input buffer circuit for external input/output control signal
US7599240B2 (en) Internal voltage generator of semiconductor memory device
KR101026379B1 (en) High Voltage Pumping Device
KR20000066268A (en) Self refresh circuitry for detecting temperature
JP4804609B2 (en) Memory circuit that prevents cell array power supply from rising
JP2000222878A (en) Dynamic access memory
KR100200919B1 (en) Write road control circuit of semiconductor memory device using address transition sensor
US20080056036A1 (en) Semiconductor memory device
KR20050059790A (en) Circuit for controlling over-driving of sense amplifier
KR100287889B1 (en) Self-refresh circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee