KR20000062752A - Display apparatus - Google Patents
Display apparatus Download PDFInfo
- Publication number
- KR20000062752A KR20000062752A KR1020000010888A KR20000010888A KR20000062752A KR 20000062752 A KR20000062752 A KR 20000062752A KR 1020000010888 A KR1020000010888 A KR 1020000010888A KR 20000010888 A KR20000010888 A KR 20000010888A KR 20000062752 A KR20000062752 A KR 20000062752A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate electrode
- electrode
- film
- gate
- Prior art date
Links
- 239000010408 film Substances 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 27
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- -1 or the like Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- WBEDMFHOODHFKR-UHFFFAOYSA-N 1-n,1-n'-bis(3-methylphenyl)-1-n,1-n',4-triphenylcyclohexa-2,4-diene-1,1-diamine Chemical group CC1=CC=CC(N(C=2C=CC=CC=2)C2(C=CC(=CC2)C=2C=CC=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 WBEDMFHOODHFKR-UHFFFAOYSA-N 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical class N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- JHYLKGDXMUDNEO-UHFFFAOYSA-N [Mg].[In] Chemical compound [Mg].[In] JHYLKGDXMUDNEO-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/02—Function characteristic reflective
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
박막 트랜지스터의 특성의 변동을 제거하면서 개구율을 향상시킨 표시 장치를 제공한다.A display device having improved aperture ratio while removing variations in characteristics of a thin film transistor is provided.
절연성 기판(10) 상에, 제1 게이트 전극(11), 게이트 절연막(12), 제1 게이트 전극(11) 상에 설치한 반도체막(13), 및 층간 절연막(15)을 구비하고 있고, 그 층간 절연막(15) 상에서 적어도 채널(13c) 상측에 제1 게이트 전극(11)에 접속된 제2 게이트 전극(70)을 구비한 박막 트랜지스터를 구비하고 있다. 이 박막 트랜지스터의 소스에 접속된 반사 표시 전극(19)이 박막 트랜지스터의 상측으로까지 연장되어 설치되어 있다.On the insulating substrate 10, a first gate electrode 11, a gate insulating film 12, a semiconductor film 13 provided on the first gate electrode 11, and an interlayer insulating film 15 are provided. On the interlayer insulating film 15, a thin film transistor having a second gate electrode 70 connected to the first gate electrode 11 at least above the channel 13c is provided. The reflective display electrode 19 connected to the source of this thin film transistor extends to the upper side of the thin film transistor.
Description
본 발명은 박막 트랜지스터(Thin Film Transistor : 이하, 「TFT」라고 칭함)를 스위칭 소자로서 이용한 표시 장치에 관한 것이다.The present invention relates to a display device using a thin film transistor (hereinafter referred to as "TFT") as a switching element.
최근, 각종 표시 장치, 예를 들면 액티브 매트릭스 방식의 액정 표시 장치(Liquid Crystal Display : 이하, 「LCD」라고 칭함)의 구동 드라이버 소자 또는 화소 구동 소자로서 다결정 실리콘막을 능동층으로서 이용한 TFT의 개발이 진행되고 있다.Recently, development of TFT using a polycrystalline silicon film as an active layer as a driving driver element or a pixel driving element of various display devices, for example, an active matrix liquid crystal display device (hereinafter referred to as "LCD"), has been advanced. It is becoming.
이하에, 종래의 TFT를 구비한 반사형 LCD에 대해 설명한다. 반사형 액정 표시 장치는 관찰자측으로부터 입사한 빛을 반사 표시 전극으로써 반사시켜 표시를 관찰하는 표시 장치이다.Hereinafter, a reflective LCD having a conventional TFT will be described. A reflective liquid crystal display device is a display device that reflects light incident from an observer side with a reflective display electrode to observe a display.
도 8에 종래의 표시 화소부의 TFT 평면도를 나타내고, 도 9에 도 8 내의 E-E선에 따른 TFT를 이용한 LCD의 단면도를 도시한다.Fig. 8 shows a TFT plan view of a conventional display pixel portion, and Fig. 9 shows a sectional view of an LCD using TFTs along the E-E line in Fig. 8.
도 8에 도시된 바와 같이, 화소부의 TFT는, 게이트 신호를 공급하는 게이트 신호선(51)과 영상 신호를 공급하는 드레인 신호선(52)과의 교차점 부근에 설치되어 있고, 그 소스(13s)는 반사 표시 전극(19)에 접속되어 있다. TFT 상에는 반사 표시 전극(19)에는 형성되지 않는다.As shown in Fig. 8, the TFT of the pixel portion is provided near the intersection of the gate signal line 51 for supplying the gate signal and the drain signal line 52 for supplying the video signal, and the source 13s is reflected. It is connected to the display electrode 19. It is not formed on the reflective display electrode 19 on the TFT.
도 9에 따라 TFT 및 LCD의 구조에 대해 설명한다.The structure of the TFT and LCD will be described with reference to FIG.
석영 유리, 무알칼리 유리 등으로 이루어지는 절연성 기판(10) 상에, 크롬(Cr), 몰리브덴(Mo)등의 고융점 금속으로 이루어지는 게이트 전극(11), 게이트 절연막(12),및 다결정 실리콘막으로 이루어지는 능동층(13)을 순서대로 형성한다.On the insulating substrate 10 made of quartz glass, alkali free glass, or the like, a gate electrode 11 made of a high melting point metal such as chromium (Cr), molybdenum (Mo), a gate insulating film 12, and a polycrystalline silicon film The active layer 13 formed is formed in order.
그 능동층(13)에는, 게이트 전극(11) 상측의 채널(13c)과, 채널(13c)의 양측에, 채널(13c) 상의 스토퍼 절연막(14)을 마스크로 하여 이온 주입되어 형성되는 소스(13s) 및 드레인(13d)이 설치되어 있다.The active layer 13 has a source 13 formed by ion implantation using the channel 13c on the upper side of the gate electrode 11 and the stopper insulating film 14 on the channel 13c as a mask on both sides of the channel 13c ( 13s) and a drain 13d are provided.
그리고, 게이트 절연막(12), 능동층(13) 및 스토퍼 절연막(14) 상의 전면에, SiO2막, SiN 막 및 SiO2막이 적층된 층간 절연막(15)을 형성하고, 드레인(13d)에 대응하여 설치한 컨택트 홀에 Al 등의 금속을 충전하여 드레인 전극(16)을 형성한다. 또한 전면에 예를 들면 유기 수지로 이루어져 표면을 평탄하게 하는 평탄화 절연막(17)을 형성한다. 그리고, 그 평탄화 절연막(17) 및 층간 절연막(15)의 소스(13s)에 대응한 위치에 컨택트 홀을 형성하고, 이 컨택트 홀을 통해 소스(13s)와 컨택트한 Al등의 반사 재료로 이루어지는 반사 표시 전극(19)을 평탄화 절연막(17) 상에 형성한다. 그리고 그 반사 표시 전극(19) 상에 폴리이미드등의 유기 수지로 이루어져 액정(21)을 배향시키는 배향막(20)을 형성한다. 이 때 반사 표시 전극(19)은 TFT 상에는 형성되지 않는다.Then, on the entire surface of the gate insulating film 12, the active layer 13, and the stopper insulating film 14, an interlayer insulating film 15 in which a SiO 2 film, a SiN film and a SiO 2 film are laminated is formed, and corresponds to the drain 13d. The contact hole thus formed is filled with a metal such as Al to form the drain electrode 16. Furthermore, the planarization insulating film 17 which consists of organic resin, for example, and makes a surface flat is formed in the whole surface. Then, a contact hole is formed at a position corresponding to the source 13s of the planarization insulating film 17 and the interlayer insulating film 15, and the reflection is made of a reflective material such as Al contacted with the source 13s through the contact hole. The display electrode 19 is formed on the planarization insulating film 17. And the alignment film 20 which consists of organic resins, such as polyimide, on the reflective display electrode 19 and orients the liquid crystal 21 is formed. At this time, the reflective display electrode 19 is not formed on the TFT.
이렇게 해서 작성된 TFT를 구비한 절연성 기판(10)과, 이 기판(10)에 대향한 대향 전극(31) 및 배향막(32)을 구비한 대향 전극 기판(30S)의 주변을 시일 접착제(23)에 의해 접착하고, 형성된 공극에 액정(21)을 충전한다. 그리고, 편광판(33)을 기판(30S)의 외측에 접착하여 LCD가 완성된다.The periphery of the insulating substrate 10 provided with the TFT prepared in this way, and the counter electrode substrate 30S provided with the counter electrode 31 and the alignment film 32 which oppose this board | substrate 10 were carried out to the seal adhesive 23 It adhere | attaches, and the liquid crystal 21 is filled in the formed space | gap. And the polarizing plate 33 is adhere | attached on the outer side of the board | substrate 30S, and LCD is completed.
여기서, 도 10에 TFT의 특성을 나타낸다. 또, 횡축에는 게이트 전압 Vgs를 나타내고, 종축에는 드레인 전류 Ids를 나타낸다.Here, the characteristics of the TFT are shown in FIG. The horizontal axis shows the gate voltage Vgs, and the vertical axis shows the drain current Ids.
반사 표시 전극(19)이 TFT의 채널의 상측에 없기 때문에, 도 10중의 실선으로 나타낸 바와 같이 게이트 전압 Vgs가 0V일 때에 오프 전류가 흐르지 않은 특성을 나타낸다. 그런데 TFT의 전면으로까지 반사 표시 전극이 형성되는 경우에는 도 10내의 파선과 같이 변화한다.Since the reflective display electrode 19 is not above the channel of the TFT, the off current does not flow when the gate voltage Vgs is 0V as shown by the solid line in FIG. However, when the reflective display electrode is formed all the way to the front of the TFT, it changes as shown by the broken line in FIG.
이것은 채널(13c) 상측에 설치된 반사 표시 전극(19)에는 전압이 인가되지만 그 전압에 따라 생기는 전계에 의해 전하가 생기고, 채널(13c)에 대해 소위 백채널이 발생하기 때문이다.This is because a voltage is applied to the reflective display electrode 19 provided above the channel 13c, but electric charges are generated by an electric field generated according to the voltage, so-called a back channel is generated for the channel 13c.
그런데, 이 TFT를 LCD에 이용한 경우에 있어서, 개구율을 향상시키기 위해 TFT의 상측으로까지 반사 표시 전극을 연장시킴으로써, 도 10에 도시된 바와 같이, 임계치 전압이 감소하는 방향으로 변화하면 오프 전류가 증가하고, 화소가 항상 빛나는 휘점 결함 또는 항상 검은 감점 결함이 발생하게 되어 양호한 표시를 얻을 수 있음과 함께, 또한 각 TFT에서 임계치 전압이 변동되게 되면 면내에서 균일한 밝기의 표시를 얻을 수 없다고 하는 결점이 있었다.By the way, in the case where this TFT is used for the LCD, by extending the reflective display electrode to the upper side of the TFT to improve the aperture ratio, as shown in Fig. 10, the off current increases when the threshold voltage is changed in the decreasing direction. In addition, defects such as bright spot defects or black deduction defects that always shine in pixels can be obtained, and a good display can be obtained, and a uniform brightness can not be obtained in the plane when the threshold voltage fluctuates in each TFT. there was.
그래서 본 발명은, 상기된 종래의 결점에 감안하여 이루어진 것으로, TFT 상측의 화소 전극에 의한 전계를 차폐함으로써, TFT의 임계치 전압을 안정시켜 휘점등의 결점을 저감시켜 면내에서 균일한 밝기의 표시를 얻을 수 있고, 더욱 개구율을 향상시킨 표시 장치를 제공하는 것을 목적으로 한다.Accordingly, the present invention has been made in view of the above-described conventional defects, and by shielding an electric field by the pixel electrode on the upper side of the TFT, the threshold voltage of the TFT is stabilized to reduce the defects of the bright spot and display uniform brightness in the plane. It is an object of the present invention to provide a display device that can be obtained and further improves the aperture ratio.
본 발명의 표시 장치는, 절연성 기판 상에, 제1 게이트 전극, 제1 절연막, 상기 제1 게이트 전극 상에 설치하여 채널을 구비한 반도체막, 및 제2 절연막을 구비하고 있고, 상기 제2 절연막 상에서 적어도 상기 채널 상측에 상기 제1 게이트 전극에 접속된 제2 게이트 전극을 구비한 박막 트랜지스터를 갖는 표시 장치로서, 상기 반도체막에 형성된 소스에 접속된 표시 전극이 상기 박막 트랜지스터의 상측으로까지 연장시켜 설치되는 것이다.The display device of the present invention includes a first gate electrode, a first insulating film, a semiconductor film provided with a channel provided on the first gate electrode, and a second insulating film on an insulating substrate, and the second insulating film A display device having a thin film transistor having a second gate electrode connected to the first gate electrode at least above the channel, wherein the display electrode connected to the source formed in the semiconductor film extends above the thin film transistor. It is installed.
또한, 본 발명은, 상기 표시 전극이 반사 재료로 이루어지는 반사 표시 전극인 표시 장치이다.In addition, the present invention is a display device wherein the display electrode is a reflective display electrode made of a reflective material.
도 1은 본 발명의 제1 실시예를 나타내는 LCD의 평면도.1 is a plan view of an LCD showing a first embodiment of the present invention;
도 2는 본 발명의 제1 실시예를 나타내는 LCD의 단면도.Fig. 2 is a sectional view of an LCD showing a first embodiment of the present invention.
도 3은 본 발명의 제1 실시예를 나타내는 LCD의 단면도.3 is a cross-sectional view of an LCD showing a first embodiment of the present invention.
도 4는 본 발명의 제2 실시예를 나타내는 유기 EL의 평면도.4 is a plan view of an organic EL showing a second embodiment of the present invention.
도 5는 본 발명의 제2 실시예를 나타내는 유기 EL의 단면도.Fig. 5 is a sectional view of an organic EL showing a second embodiment of the present invention.
도 6은 본 발명의 제2 실시예를 나타내는 유기 EL의 단면도.Fig. 6 is a sectional view of an organic EL showing a second embodiment of the present invention.
도 7은 종래의 TFT의 평면도.7 is a plan view of a conventional TFT.
도 8은 종래의 LCD의 평면도.8 is a plan view of a conventional LCD.
도 9는 종래의 LCD의 단면도.9 is a cross-sectional view of a conventional LCD.
도 10은 TFT의 특성을 나타내는 특성도.10 is a characteristic diagram showing characteristics of a TFT.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10 : 절연성 기판10: insulating substrate
11 : 제1 게이트 전극11: first gate electrode
13, 43 : 능동층13, 43: active layer
13s, 43s : 소스13s, 43s: source
13d, 43d : 드레인13d, 43d: drain
13c, 43c : 채널13c, 43c: channel
14 : 스토퍼 절연막14: stopper insulating film
15 : 층간 절연막15: interlayer insulation film
17 : 평탄화 절연막17: planarization insulating film
19 : 반사 표시 전극19: reflective display electrode
21 : 액정21: liquid crystal
61 : 양극61: anode
70 : 제2 게이트 전극70 second gate electrode
이하에 본 발명의 표시 장치에 대해 설명한다.The display device of the present invention will be described below.
〈제1 실시예〉<First Embodiment>
도 1에 본 발명의 표시 화소부의 평면도를 도시하고, 도 2에 도 1 내의 A-A 선에 따른 LCD의 단면도를 도시하고, 도 3에 도 1중의 B-B 선에 따른 단면도를 도시한다.Fig. 1 shows a plan view of the display pixel portion of the present invention, Fig. 2 shows a sectional view of the LCD along the line A-A in Fig. 1, and Fig. 3 shows a sectional view along the line B-B in Fig. 1.
도 1에 도시된 바와 같이, 제1 게이트 전극(11)을 일부에 갖는 게이트 신호선(51)과 드레인 전극(16)을 일부에 갖는 드레인 신호선(52)과의 교차점 부근에, 반사 재료로 이루어지는 반사 표시 전극(19)을 접속한 TFT가 설치되어 있다. 그 반사 표시 전극(19)은 TFT의 상측으로까지 연장하여 설치되어 있다.As shown in Fig. 1, a reflection made of a reflective material near the intersection of a gate signal line 51 having a portion of the first gate electrode 11 and a drain signal line 52 having a portion of the drain electrode 16 with a portion thereof. The TFT which connected the display electrode 19 is provided. The reflective display electrode 19 extends to the upper side of the TFT.
도 2에 도시된 바와 같이, 석영 유리, 무알카리 유리 등으로 이루어지는 절연성 기판(10) 상에, Cr, Mo 등의 고융점 금속으로 이루어지는 제1 게이트 전극(11), SiN막 및 SiO2막으로 이루어지는 게이트 절연막(12) 및 다결정 실리콘막으로 이루어지는 능동층(13)을 순서대로 형성한다.As shown in FIG. 2, on an insulating substrate 10 made of quartz glass, alkali-free glass, or the like, a first gate electrode 11 made of a high melting point metal such as Cr, Mo, SiN film, or SiO 2 film is used. The gate insulating film 12 which consists of, and the active layer 13 which consists of a polycrystal silicon film are formed in order.
그 능동층(13)에는, 게이트 전극(11) 상측의 채널(13c)과, 그 채널(13c)의 양측에 이온 주입되어 형성된 소스(13s) 및 드레인(13d)이 설치되어 있다.The active layer 13 is provided with a channel 13c on the upper side of the gate electrode 11 and a source 13s and a drain 13d formed by ion implantation on both sides of the channel 13c.
채널(13c) 상에는, 소스(13s) 및 드레인(13d)을 형성할 때의 이온 주입시에 채널(13c)에 이온이 들어가지 않도록 채널(13c)을 덮는 마스크로서 기능하는 SiO2막으로 이루어지는 스토퍼 절연막(14)이 설치된다.On the channel 13c, a stopper made of a SiO 2 film functioning as a mask covering the channel 13c so that ions do not enter the channel 13c at the time of ion implantation when the source 13s and the drain 13d are formed. The insulating film 14 is provided.
그리고, 게이트 절연막(12), 능동층(13) 및 스토퍼 절연막(14) 상의 전면에, SiO2막, SiN막 및 SiO2막이 적층된 층간 절연막(15)을 형성한다. 이 층간 절연막(15)은, SiO, SiN, 또는 아크릴등의 유기 재료로 이루어지는 유기막의 각 단체, 또는 이들 어느 하나의 조합의 다층체로 이루어진다.Then, on the entire surface of the gate insulating film 12, the active layer 13, and the stopper insulating film 14, an interlayer insulating film 15 in which a SiO 2 film, a SiN film and a SiO 2 film are laminated is formed. The interlayer insulating film 15 is made of a multi-layered body of each element of an organic film made of an organic material such as SiO, SiN, or acrylic, or any combination of these.
이어서, 그 층간 절연막(15)에 설치한 컨택트 홀에 드레인(13d)에 대응한 위치에 Al 단체, 또는 Mo 및 Al를 순서대로 적층하는 등 금속을 충전하여 드레인 전극(16)을 형성한다. 이 때 드레인 전극(16)의 형성과 동시에 채널(13c)의 상측으로서 층간 절연막(15) 상에 제2 게이트 전극(70)을 형성한다. 즉, Al 단체, 또는 Mo 및 Al을 순서대로 적층한 금속으로 이루어지는 제2 게이트 전극(70)을 형성한다.Subsequently, a drain electrode 16 is formed by filling a contact hole provided in the interlayer insulating film 15 with a metal such as Al alone or Mo and Al in order at a position corresponding to the drain 13d. At this time, the second gate electrode 70 is formed on the interlayer insulating film 15 as the upper side of the channel 13c at the same time as the drain electrode 16 is formed. That is, the second gate electrode 70 made of Al single metal or a metal in which Mo and Al are sequentially stacked is formed.
도 3에 도시된 바와 같이, 층간 절연막(15) 상에 설치한 제2 게이트 전극(70)은, 게이트 절연막(12) 및 층간 절연막(15)에 설치된 컨택트 홀(18)을 통해, 절연성 기판(10) 상의 게이트 신호 배선(51)과 접속되어 있다. 드레인 신호선(52)은 층간 절연막(15) 위에 설치되어 있다. 그리고 전면에 예를 들면 유기 수지로 이루어지는 평탄화 절연막(17)을 형성한다.As illustrated in FIG. 3, the second gate electrode 70 provided on the interlayer insulating film 15 may be formed of an insulating substrate (via a contact hole 18 provided in the gate insulating film 12 and the interlayer insulating film 15). 10 is connected to the gate signal wiring 51 on it. The drain signal line 52 is provided on the interlayer insulating film 15. And the planarization insulating film 17 which consists of organic resins, for example is formed in the whole surface.
도 2에 도시된 바와 같이, 평탄화 절연막(17)의 소스(13s)에 대응한 위치에 컨택트 홀을 형성하고, 소스(13s)에 컨택트한 Al 등의 반사 도전 재료로 이루어져 소스 전극을 겸한 반사 표시 전극(19)을 형성한다. 그 위에는 액정(21)을 배향시키는 배향막(20)을 형성한다.As shown in FIG. 2, a contact hole is formed at a position corresponding to the source 13s of the planarization insulating film 17, and is made of a reflective conductive material such as Al contacted to the source 13s to serve as a reflection electrode. An electrode 19 is formed. The alignment film 20 which orientates the liquid crystal 21 is formed on it.
이렇게 해서 제작된 TFT를 구비한 절연성 기판(10)과, 이 기판(10)에 대향한 대향 전극(31), 배향막(32) 및 편광판(33)을 구비한 대향 전극 기판(30S)을 주변을 시일 접착제(23)에 의해 접착하고, 형성된 공극에 액정(21)을 충전하여 LCD가 완성된다.The insulating substrate 10 including the TFT thus produced and the counter electrode substrate 30S provided with the counter electrode 31, the alignment film 32, and the polarizing plate 33 facing the substrate 10 are surrounded by the periphery. It adhere | attaches with the seal adhesive 23, and fills the space | gap with the liquid crystal 21, and LCD is completed.
이상과 같이, 제1 게이트 전극(11)과 접속되어 채널(13c) 상측에 설치한 제2 게이트 전극(70)을 설치함과 함께, TFT 상측으로까지 반사 표시 전극(19)을 연장하여 설치함에 따라, 층간 절연막 표면에의 불순물 부착의 방지를 할 수 있고, 그에 따라 층간 절연막 표면에의 전하의 축적을 방지할 수 있음과 함께, 임계치 전압의 안정된 TFT를 얻을 수 있고, 휘점등의 결함을 저감시켜 면 내에서 균일한 밝기의 표시를 얻을 수 있음과 함께, 또한 개구율이 높은 LCD를 얻을 수 있다.As described above, the second gate electrode 70 connected to the first gate electrode 11 is provided above the channel 13c, and the reflective display electrode 19 is extended to be installed above the TFT. As a result, adhesion of impurities to the surface of the interlayer insulating film can be prevented, and thus accumulation of charge on the surface of the interlayer insulating film can be prevented, stable TFT of threshold voltage can be obtained, and defects such as bright spots can be reduced. In addition, it is possible to obtain a display of uniform brightness within the surface and to obtain an LCD having a high aperture ratio.
또, 상술된 실시예에서는, 제2 게이트 전극(70)은 층간 절연막(15) 위에 설치되어 있고, 그 폭도 채널(13c) 및 게이트 전극(11)의 폭보다도 작고 또한 제2 게이트 전극(70)은 채널(13c) 및 게이트 전극(11)의 단부와 중첩하지 않도록 설치되어 있지만 본 발명이 이것에 한정되는 것은 아니며, 도 7a에 도시된 바와 같이 게이트 전극(11)의 폭보다도 넓게 해도 되고, 또한 도 7b에 도시된 바와 같이 더블 게이트 구조인 제1 게이트 전극(11)의 양방을 제2 게이트 전극으로 덮어도 된다.In addition, in the above-described embodiment, the second gate electrode 70 is provided on the interlayer insulating film 15, and the second gate electrode 70 is smaller than the width of the channel 13c and the gate electrode 11. The silver is provided so as not to overlap with the ends of the channel 13c and the gate electrode 11, but the present invention is not limited thereto, and may be wider than the width of the gate electrode 11 as shown in FIG. 7A. As shown in FIG. 7B, both of the first gate electrodes 11 having a double gate structure may be covered with the second gate electrodes.
또한, 제2 게이트 전극(70)은 제1 게이트 전극(11)을 2개 구비한 소위 더블 게이트 구조에 있어서, 어느 한쪽의 제1 게이트 전극(11) 상에 설치해도 된다.The second gate electrode 70 may be provided on any one of the first gate electrodes 11 in a so-called double gate structure having two first gate electrodes 11.
또한, 제2 게이트 전극(70)은 층간 절연막(15)상뿐만 아니라, 평탄화 절연막(17) 상에 설치해도 층간 절연막(15) 상에 설치한 경우와 동일한 효과를 얻을 수 있다.The second gate electrode 70 can be provided not only on the interlayer insulating film 15 but also on the planarization insulating film 17, and the same effect as that provided on the interlayer insulating film 15 can be obtained.
또한, 제2 게이트 전극(70)과 능동층(13)사이에 설치하는 절연막, 예를 들면 본 실시예의 경우의 스토퍼 절연막(14), 층간 절연막(15) 및 평탄화 절연막(17)이, SiO막, SiN막 또는 유기막의 각 단체로 이루어져도 되고, 또는 각 막을 적층시킨 적층체로 이루어져도 된다.In addition, an insulating film provided between the second gate electrode 70 and the active layer 13, for example, the stopper insulating film 14, the interlayer insulating film 15, and the planarizing insulating film 17 in this embodiment are SiO films. Or a single body of an SiN film or an organic film, or may be made of a laminate in which each film is laminated.
〈제2 실시예〉<2nd Example>
도 4에 본 발명을 유기 EL 표시 장치에 적용한 경우의 1표시 화소를 나타내는 평면도를 도시하고, 도 5에 도 4중의 B-B 선에 따른 단면도를 도시하고, 도 6에 도 4중의 C-C 선을 따른 단면도를 도시한다.4 is a plan view showing one display pixel when the present invention is applied to an organic EL display device, a cross-sectional view taken along line BB in FIG. 4 in FIG. 5, and a cross-sectional view taken along line CC in FIG. 4 in FIG. Shows.
도 4에 도시된 바와 같이, 게이트 신호선(51)과 드레인 신호선(52)으로 둘러싸인 영역에 표시 화소가 형성되어 있다. 양 신호선의 교점 부근에는 제1 TFT30이 구비되어 있고, 그 TFT30의 소스(13s)는 유지 용량 전극선(54) 사이에서 용량을 이루는 용량 전극(55)을 겸함과 함께, 제2 TFT40의 게이트(41)에 접속되어 있다. 제2 TFT의 소스(43s)는 유기 EL 소자(60)의 양극(61)에 접속되고, 다른 드레인(43d)은 유기 EL 소자를 구동하는 구동 전원선(53)에 접속되어 있다.As shown in FIG. 4, display pixels are formed in an area surrounded by the gate signal line 51 and the drain signal line 52. The first TFT 30 is provided near the intersection of the two signal lines, and the source 13s of the TFT 30 serves as the capacitor electrode 55 which forms a capacitor between the storage capacitor electrode lines 54 and the gate 41 of the second TFT 40. ) The source 43s of the second TFT is connected to the anode 61 of the organic EL element 60, and the other drain 43d is connected to the driving power supply line 53 for driving the organic EL element.
또한, TFT의 부근에는, 게이트 신호선(51)과 병행하게 유지 용량 전극선(54)이 배치되어 있다. 이 유지 용량 전극선(54)은 크롬등으로 이루어져 있고, 게이트 절연막(12)을 통해 TFT의 소스(13s)와 접속된 용량 전극(55) 사이에서 전하를 축적하여 용량을 이루고 있다. 이 유지 용량은, 제2 TFT40의 게이트 전극(41)에 인가되는 전압을 유지하기 위해 설치된다.In the vicinity of the TFT, the storage capacitor electrode line 54 is disposed in parallel with the gate signal line 51. The storage capacitor electrode line 54 is made of chromium or the like, and forms a capacitance by accumulating charge between the source 13s of the TFT and the capacitor electrode 55 connected through the gate insulating film 12. This holding capacitor is provided to hold the voltage applied to the gate electrode 41 of the second TFT40.
이와 같이 유기 EL 소자(60) 및 TFT30, 40을 구비한 표시 화소가 기판(10) 상에 매트릭스형으로 배치됨에 따라 유기 EL 표시 장치가 형성된다.As such, the display pixels having the organic EL elements 60 and the TFTs 30 and 40 are arranged in a matrix on the substrate 10, thereby forming an organic EL display device.
도 5에 도시된 바와 같이, 유기 EL 표시 장치는, 유리나 합성 수지등으로 이루어지는 기판 또는 도전성을 갖는 기판 또는 반도체 기판등의 기판(10) 상에, TFT 및 유기 EL 소자를 순서대로 적층 형성하여 이루어진다. 단, 기판(10)으로서 도전성을 갖는 기판 및 반도체 기판을 이용하는 경우에는, 이들 기판(10) 상에 SiO2나 SiN 등의 절연막을 형성한 위에 TFT 및 유기 EL 표시 소자를 형성한다.As shown in FIG. 5, an organic EL display device is formed by sequentially stacking TFTs and organic EL elements on a substrate 10 such as a substrate made of glass, a synthetic resin, or the like, or a substrate having a conductivity or a semiconductor substrate. . However, in the case of using a conductive substrate and a semiconductor substrate as the substrate 10, a TFT and an organic EL display element are formed on an insulating film such as SiO 2 , SiN or the like formed on these substrates 10.
본 실시예에 있어서는, 제1 및 제2 TFT(30, 40) 모두, 게이트 전극을 능동층(13, 43)의 하측에 설치한 소위 하부 게이트형의 TFT이고, 능동층으로서 다결정 실리콘(Poly-Silicon, 이하 「p-Si」라고 칭함.)막을 이용한 경우를 나타낸다. 또한 게이트 전극(11, 41)이 더블 게이트 구조인 TFT의 경우를 나타낸다.In the present embodiment, both the first and second TFTs 30 and 40 are so-called lower gate type TFTs in which gate electrodes are provided below the active layers 13 and 43, and polycrystalline silicon (Poly-) is used as the active layer. Silicon, hereinafter referred to as "p-Si".) A film is used. In addition, the case where the gate electrodes 11 and 41 have a double gate structure is shown.
우선, 스위칭용의 TFT인 제1 TFT30에 대해 설명한다.First, the first TFT 30 which is a switching TFT will be described.
도 4에 도시된 바와 같이, 석영 유리, 무알칼리 유리 등으로 이루어지는 절연성 기판(10) 상에, 크롬(Cr), 몰리브덴(Mo)등의 고융점 금속으로 이루어지는 게이트 전극(11)을 겸한 게이트 신호선(51) 및 Al로 이루어지는 드레인 신호선(52)을 구비하고 있고, 유기 EL 소자의 구동 전원이고 Al로 이루어지는 구동 전원선(53)을 배치한다.As shown in Fig. 4, the gate signal line serving as a gate electrode 11 made of a high melting point metal such as chromium (Cr) or molybdenum (Mo) on an insulating substrate 10 made of quartz glass, alkali free glass, or the like. 51 and a drain signal line 52 made of Al, and a driving power supply line 53 made of Al, which is a driving power supply of the organic EL element, is disposed.
계속해서, 게이트 절연막(12), 및 p-Si 막으로 이루어지는 능동층(13)을 순서대로 형성하고, 그 능동층(13)에는, 소위 LDD(Lightly Doped Drain) 구조가 설치되어 있다. 그 외측에 소스(13s) 및 드레인(13d)이 설치되어 있다.Subsequently, an active layer 13 made of a gate insulating film 12 and a p-Si film is formed in this order, and a so-called LDD (Lightly Doped Drain) structure is provided in the active layer 13. The source 13s and the drain 13d are provided outside.
그리고, 게이트 절연막(12), 능동층(13) 및 스토퍼 절연막(14) 상의 전면에는, SiO2막, SiN 막 및 SiO2막의 순서대로 적층된 층간 절연막(15)을 설치하고, 드레인(13d)에 대응하여 설치한 컨택트 홀에 Al 등의 금속을 충전하여 드레인 전극(16)을 설치한다. 또한 전면에 예를 들면 유기 수지로 이루어져 표면을 평탄하게 하는 평탄화 절연막(17)을 설치한다.On the entire surface of the gate insulating film 12, the active layer 13, and the stopper insulating film 14, an interlayer insulating film 15 laminated in the order of the SiO 2 film, the SiN film and the SiO 2 film is provided, and the drain 13d is provided. The drain electrode 16 is provided by filling a metal such as Al into the contact hole provided correspondingly. Furthermore, the planarization insulating film 17 which consists of organic resin, for example, and makes a surface flat is provided in the whole surface.
이어서, 유기 EL 소자(60)의 구동용의 TFT인 제2 TFT40에 대해 설명한다.Next, the second TFT 40 which is a TFT for driving the organic EL element 60 will be described.
도 5에 도시된 바와 같이, 석영 유리, 무알칼리 유리 등으로 이루어지는 절연성 기판(10) 상에, Cr, Mo 등의 고융점 금속으로 이루어지는 게이트 전극(41)을 형성한다.As shown in Fig. 5, a gate electrode 41 made of a high melting point metal such as Cr or Mo is formed on an insulating substrate 10 made of quartz glass, alkali free glass or the like.
게이트 절연막(12), 및 p-Si막으로 이루어지는 능동층(43)을 순서대로 형성한다.An active layer 43 made of the gate insulating film 12 and the p-Si film is formed in this order.
그 능동층(43)에는, 게이트 전극(41) 상측에 진성 또는 실질적으로 진성인 채널(43c)과, 이 채널(43c)의 양측에, 그 양측에 이온 도핑하여 소스(43s) 및 드레인(43d)이 설치되어 있다.The active layer 43 has an intrinsic or substantially intrinsic channel 43c on the upper side of the gate electrode 41 and ion doping on both sides of the channel 43c so as to source 43s and drain 43d. ) Is installed.
그리고, 게이트 절연막(12) 및 능동층(43) 상의 전면에, SiO2막, SiN 막 및 SiO2막의 순서대로 적층된 층간 절연막(15)을 형성하고, 드레인(43d)에 대응하여 설치한 컨택트 홀에 Al 등의 금속을 충전하여 구동 전원에 접속된 구동 전원선(53)을 형성한다. 또한 전면에 예를 들면 유기 수지로 이루어져 표면을 평탄하게 하는 평탄화 절연막(17)을 형성한다. 그리고, 그 평탄화 절연막(17)의 드레인(43d)에 대응한 위치에 컨택트 홀을 형성하고, 이 컨택트 홀을 통해 구동 전원선(53)과 컨택트하여 Al로 이루어지는 구동 전원선(53)을 형성한다. 이 때, 동시에 그 구동 전원선(53)의 일부를 채널(43c) 상에 연장시켜 덮는 제2 게이트 전극(70)을 형성한다. 또한, 그 평탄화 절연막(17)의 소스(43s)에 대응한 위치에 컨택트 홀을 형성하고, 이 컨택트 홀을 통해 소스(43s)와 컨택트한 ITO로 이루어지는 투명 전극, 즉 유기 EL 소자의 양극(61)을 평탄화 절연막(17) 상에 형성한다.Then, on the entire surface of the gate insulating film 12 and the active layer 43, an interlayer insulating film 15 laminated in the order of the SiO 2 film, the SiN film and the SiO 2 film is formed, and the contact is provided in correspondence with the drain 43d. The driving power line 53 connected to the driving power source is formed by filling a hole such as Al with a metal. Furthermore, the planarization insulating film 17 which consists of organic resin, for example, and makes a surface flat is formed in the whole surface. A contact hole is formed at a position corresponding to the drain 43d of the planarization insulating film 17, and the driving power line 53 made of Al is formed by contacting the driving power line 53 through the contact hole. . At this time, a second gate electrode 70 is formed which simultaneously extends and covers a part of the driving power supply line 53 on the channel 43c. In addition, a contact hole is formed at a position corresponding to the source 43s of the planarization insulating film 17, and the transparent electrode made of ITO contacted with the source 43s through the contact hole, that is, the anode 61 of the organic EL element. ) Is formed on the planarization insulating film 17.
이 양극(61)의 주변부는 평탄화 절연막 등으로 된 절연막(68)을 형성하고, 양극(61)의 두께에 의한 오차에 기인하여 다음에 설명할 음극(67)과 쇼트되는 것을 방지할 수 있다. 또한, 도 4에서 절연부(68)는 점선으로 표시된 사각형 외측의 영역에 설치되어 있다.The peripheral portion of the anode 61 forms an insulating film 68 made of a planarization insulating film or the like, and can be prevented from shorting with the cathode 67 to be described later due to an error caused by the thickness of the anode 61. In addition, in FIG. 4, the insulation part 68 is provided in the area | region outside the rectangle shown by the dotted line.
유기 EL 소자(160)는, ITO 등의 투명 전극으로 이루어지는 양극(61), MTDATA(4, 4-bis(3-methylphenylphenylamino)biphenyl)로 이루어지는 제1 홀수송층(62), TPD(4,4,4-tris(3-methylphenylphenylamino)triphenylanine)로 이루어지는 제2 홀수송층(63), 퀴나크리돈(Quinacridone) 유도체를 포함하는 Bebq2(10-벤조〔h〕퀴놀리놀-베리륨 착체)로 이루어지는 발광층(64) 및 Bebq2로 이루어지는 전자 수송층(65)으로 이루어지는 발광 소자층(66), 마그네슘·인듐 합금으로 이루어지는 음극(67)이 이 순서로 적층 형성된 구조이다. 이 음극(67)은 도 4에 도시된 유기 EL 표시 장치를 형성하는 기판(10)의 전면, 즉 지면의 전면에 설치된다.The organic EL element 160 includes an anode 61 made of a transparent electrode such as ITO, a first hole transport layer 62 made of MTDATA (4, 4-bis (3-methylphenylphenylamino) biphenyl), and a TPD (4,4, A light emitting layer made of Bebq2 (10-benzo [h] quinolinol-berium complex) containing a second hole transport layer 63 made of 4-tris (3-methylphenylphenylamino) triphenylanine) and a quinacridone derivative ( 64) and the light emitting element layer 66 which consists of the electron carrying layer 65 which consists of Bebq2, and the cathode 67 which consists of magnesium indium alloys are laminated | stacked in this order. This cathode 67 is provided on the entire surface of the substrate 10 that forms the organic EL display device shown in FIG.
또한 유기 EL 소자는, 양극으로부터 주입된 홀과, 음극으로부터 주입된 전자가 발광층의 내부에서 재결합하고, 발광층을 형성하는 유기 분자를 여기하여 여기자가 생긴다. 이 여기자가 방사실활하는 과정에서 발광층으로부터 빛이 발해지고, 이 빛이 투명한 양극으로부터 투명 절연 기판을 통해 외부로 방출되어 발광한다. 각 유기 EL 소자로부터는, 빨강(R), 초록(G), 파랑(B)의 각 색을 발광하는 발광층 재료로 함에 따라 각 색을 발광할 수 있다.In the organic EL device, excitons are generated by exciting holes injected from the anode and electrons injected from the cathode recombine within the light emitting layer to form organic molecules that form the light emitting layer. Light is emitted from the light emitting layer during the process of radiation deactivation, and the light is emitted from the transparent anode to the outside through the transparent insulating substrate to emit light. From each organic EL element, each color can emit light by making it the light emitting layer material which emits each color of red (R), green (G), and blue (B).
이와 같이, 제2 TFT(40)의 채널(43c) 상측에 제2 게이트 전극(70)을 형성함으로써, 음극(67)에 인가되는 전압에 의한 전계에 따라 생기는 백채널을 억제할 수 있다. 즉, 음극의 전위에 의한 전계나 채널 상부의 막질, 막 두께등의 변동에 따른 영향을 받지 않고, 원래의 TFT 특성을 유지할 수 있게 된다. 따라서, 음극의 전위에 따른 전계나 채널 상부의 막질, 막 두께등의 변동등에 기인하는 표시 얼룩짐을 방지할 수 있다.Thus, by forming the second gate electrode 70 above the channel 43c of the second TFT 40, the back channel generated by the electric field due to the voltage applied to the cathode 67 can be suppressed. That is, the original TFT characteristics can be maintained without being affected by fluctuations in the electric field due to the potential of the cathode, film quality at the top of the channel, film thickness, or the like. Therefore, it is possible to prevent display unevenness caused by fluctuations in the electric field, the film quality of the upper portion of the channel, the film thickness, or the like caused by the potential of the cathode.
또한, 양극(61)을 제2 TFT 상으로까지 연장하여 형성함으로써, 실질적인 발광 영역의 면적, 즉 개구율을 향상시키는 것이 가능해진다.In addition, by forming the anode 61 extending up to the second TFT, it becomes possible to improve the actual area of the light emitting region, that is, the aperture ratio.
또, 상술된 실시예에서는, 제2 게이트 전극(70)은 층간 절연막(15) 위에 설치되어 있고, 그 폭도 채널(43c) 및 게이트 전극(11)의 폭보다도 작고 또한 제2 게이트 전극(70)은 채널(43c) 및 게이트 전극(11)의 단부와 중첩하지 않도록 설치되어 있지만 본 발명이 이러한 것에 제한되지는 않으며, 도 7a에 도시된 바와 같이 게이트 전극(41)의 폭보다도 넓게 해도 좋고, 또한 도 7b에 도시된 바와 같이 더블 게이트 구조인 제1 게이트 전극(41)의 양방을 제2 게이트 전극(70)으로 덮어도 좋다.In addition, in the above-described embodiment, the second gate electrode 70 is provided on the interlayer insulating film 15, and the second gate electrode 70 is smaller than the width of the channel 43c and the gate electrode 11. The silver is provided so as not to overlap with the ends of the channel 43c and the gate electrode 11, but the present invention is not limited to this, and may be wider than the width of the gate electrode 41 as shown in FIG. As shown in FIG. 7B, both of the first gate electrodes 41 having a double gate structure may be covered with the second gate electrodes 70.
또한, 제2 게이트 전극(70)은 게이트 전극(41)을 2개 구비한 소위 더블 게이트 구조에 있어서, 어느 한쪽의 게이트 전극(41) 상에 설치해도 좋다.In addition, the second gate electrode 70 may be provided on any one of the gate electrodes 41 in a so-called double gate structure having two gate electrodes 41.
또한, 제2 게이트 전극(70)은 층간 절연막(15)상뿐만 아니라, 평탄화 절연막(17) 상에 설치해도 층간 절연막(15) 상에 설치한 경우와 동일한 효과를 얻을 수 있다.The second gate electrode 70 can be provided not only on the interlayer insulating film 15 but also on the planarization insulating film 17, and the same effect as that provided on the interlayer insulating film 15 can be obtained.
또한, 제2 게이트 전극(70)과 능동층(13)사이에 설치하는 절연막, 예를 들면 본 실시예의 경우의 스토퍼 절연막(14), 층간 절연막(15) 및 평탄화 절연막(17)이, SiO막, SiN막 또는 유기막의 각 단체로 이루어져 있어도 좋고, 또는 각 막을 적층시킨 적층체로 이루어져 있어도 좋다. 또한, 제1 TFT(30)의 게이트 전극(11)의 상측에 제2 게이트 전극(70)을 설치해도 좋다.In addition, an insulating film provided between the second gate electrode 70 and the active layer 13, for example, the stopper insulating film 14, the interlayer insulating film 15, and the planarizing insulating film 17 in this embodiment are SiO films. Or a single body of an SiN film or an organic film, or may be made of a laminate in which each film is laminated. In addition, the second gate electrode 70 may be provided above the gate electrode 11 of the first TFT 30.
본 발명에 따르면, TFT의 특성의 변동을 없애면서 개구율을 향상시킨 표시 장치를 얻을 수 있다.According to the present invention, it is possible to obtain a display device in which the aperture ratio is improved while removing variations in the characteristics of the TFT.
Claims (2)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1999-058742 | 1999-03-05 | ||
| JP11058742A JP2000258798A (en) | 1999-03-05 | 1999-03-05 | Display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000062752A true KR20000062752A (en) | 2000-10-25 |
Family
ID=13092995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000010888A KR20000062752A (en) | 1999-03-05 | 2000-03-04 | Display apparatus |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6724011B2 (en) |
| JP (1) | JP2000258798A (en) |
| KR (1) | KR20000062752A (en) |
| TW (1) | TW591313B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8803155B2 (en) | 2010-07-27 | 2014-08-12 | Samsung Display Co., Ltd. | Thin-film transistor sensor and method of manufacturing the TFT sensor |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000258798A (en) * | 1999-03-05 | 2000-09-22 | Sanyo Electric Co Ltd | Display device |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP3628997B2 (en) * | 2000-11-27 | 2005-03-16 | セイコーエプソン株式会社 | Method for manufacturing organic electroluminescence device |
| JP4731718B2 (en) * | 2001-04-27 | 2011-07-27 | 株式会社半導体エネルギー研究所 | Display device |
| JP2003223992A (en) * | 2002-01-31 | 2003-08-08 | Toyota Industries Corp | Organic el color display device |
| JP3989763B2 (en) * | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | Semiconductor display device |
| WO2004012271A1 (en) * | 2002-07-31 | 2004-02-05 | Mitsubishi Chemical Corporation | Field effect transistor |
| JP3991883B2 (en) * | 2003-02-20 | 2007-10-17 | 日本電気株式会社 | Method for manufacturing thin film transistor substrate |
| KR100711001B1 (en) * | 2003-12-29 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | Organic Electro luminescence Device |
| KR20050089381A (en) * | 2004-03-04 | 2005-09-08 | 삼성에스디아이 주식회사 | Fabrication method of active matrix type display device |
| KR100623252B1 (en) * | 2004-04-07 | 2006-09-18 | 삼성에스디아이 주식회사 | Top-emission organic electroluminescent display and fabrication method of the same |
| US7221096B2 (en) * | 2005-05-03 | 2007-05-22 | Lg.Philips Lcd Co., Ltd | Active matrix organic light emitting display panel |
| KR101293568B1 (en) * | 2006-02-23 | 2013-08-06 | 삼성디스플레이 주식회사 | Display device |
| JP5669426B2 (en) * | 2009-05-01 | 2015-02-12 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| KR101863941B1 (en) * | 2010-06-08 | 2018-06-04 | 삼성디스플레이 주식회사 | Thin film transistor with offset structure |
| KR101804359B1 (en) * | 2010-12-06 | 2017-12-05 | 삼성디스플레이 주식회사 | Thin film transistor and organic light emitting display device |
| US8941106B2 (en) * | 2012-04-12 | 2015-01-27 | E Ink Holdings Inc. | Display device, array substrate, and thin film transistor thereof |
| US9012900B2 (en) | 2012-12-26 | 2015-04-21 | Lg Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| CN103309108B (en) * | 2013-05-30 | 2016-02-10 | 京东方科技集团股份有限公司 | Array base palte and manufacture method, display device |
| US20140374744A1 (en) * | 2013-06-19 | 2014-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9704888B2 (en) * | 2014-01-08 | 2017-07-11 | Apple Inc. | Display circuitry with reduced metal routing resistance |
| CN103915510B (en) * | 2014-03-27 | 2017-08-04 | 京东方科技集团股份有限公司 | A kind of many gate thin-film transistors, array base palte and display device |
| KR102420327B1 (en) * | 2017-06-13 | 2022-07-14 | 삼성디스플레이 주식회사 | Thin film transistor array substrate and display device using the same, and method for manufacturing the same |
| US10566354B2 (en) * | 2018-02-26 | 2020-02-18 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate, touch display screen and manufacturing method of array substrate |
| TWI691757B (en) * | 2019-01-08 | 2020-04-21 | 友達光電股份有限公司 | Pixel structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03144610A (en) * | 1989-10-31 | 1991-06-20 | Matsushita Electron Corp | Liquid crystal image display device |
| JPH08190105A (en) * | 1995-01-11 | 1996-07-23 | Casio Comput Co Ltd | Display panel |
| JPH08328038A (en) * | 1995-06-01 | 1996-12-13 | Casio Comput Co Ltd | Active matrix display device |
| JPH1054999A (en) * | 1996-06-04 | 1998-02-24 | Canon Inc | Display device and its production |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453929A (en) * | 1990-06-22 | 1992-02-21 | Fujitsu Ltd | Reflection type liquid crystal device |
| US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
| JP3281700B2 (en) * | 1993-12-22 | 2002-05-13 | 三菱電機株式会社 | Semiconductor device |
| JP3377853B2 (en) * | 1994-03-23 | 2003-02-17 | ティーディーケイ株式会社 | Method for manufacturing thin film transistor |
| US5796116A (en) * | 1994-07-27 | 1998-08-18 | Sharp Kabushiki Kaisha | Thin-film semiconductor device including a semiconductor film with high field-effect mobility |
| US5550066A (en) * | 1994-12-14 | 1996-08-27 | Eastman Kodak Company | Method of fabricating a TFT-EL pixel |
| JP3604106B2 (en) * | 1995-09-27 | 2004-12-22 | シャープ株式会社 | Liquid crystal display |
| JP3409542B2 (en) * | 1995-11-21 | 2003-05-26 | ソニー株式会社 | Method for manufacturing semiconductor device |
| KR100186548B1 (en) * | 1996-01-15 | 1999-05-01 | 구자홍 | Lcd device |
| JP3535307B2 (en) * | 1996-03-15 | 2004-06-07 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| DE19712233C2 (en) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Liquid crystal display and manufacturing method therefor |
| JP3708637B2 (en) * | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
| US5879959A (en) * | 1997-01-17 | 1999-03-09 | Industrial Technology Research Institute | Thin-film transistor structure for liquid crystal display |
| JP3702096B2 (en) * | 1998-06-08 | 2005-10-05 | 三洋電機株式会社 | Thin film transistor and display device |
| JP2000258798A (en) * | 1999-03-05 | 2000-09-22 | Sanyo Electric Co Ltd | Display device |
-
1999
- 1999-03-05 JP JP11058742A patent/JP2000258798A/en active Pending
-
2000
- 2000-03-03 TW TW089103748A patent/TW591313B/en not_active IP Right Cessation
- 2000-03-03 US US09/518,321 patent/US6724011B2/en not_active Expired - Fee Related
- 2000-03-04 KR KR1020000010888A patent/KR20000062752A/en not_active Application Discontinuation
-
2004
- 2004-01-15 US US10/758,321 patent/US7154117B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03144610A (en) * | 1989-10-31 | 1991-06-20 | Matsushita Electron Corp | Liquid crystal image display device |
| JPH08190105A (en) * | 1995-01-11 | 1996-07-23 | Casio Comput Co Ltd | Display panel |
| JPH08328038A (en) * | 1995-06-01 | 1996-12-13 | Casio Comput Co Ltd | Active matrix display device |
| JPH1054999A (en) * | 1996-06-04 | 1998-02-24 | Canon Inc | Display device and its production |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8803155B2 (en) | 2010-07-27 | 2014-08-12 | Samsung Display Co., Ltd. | Thin-film transistor sensor and method of manufacturing the TFT sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020195604A1 (en) | 2002-12-26 |
| US6724011B2 (en) | 2004-04-20 |
| US20040150762A1 (en) | 2004-08-05 |
| US7154117B2 (en) | 2006-12-26 |
| TW591313B (en) | 2004-06-11 |
| JP2000258798A (en) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000062752A (en) | Display apparatus | |
| US7786669B2 (en) | Organic electro-luminescence display device and method for fabricating the same | |
| JP3953320B2 (en) | Display device and manufacturing method thereof | |
| JP3995476B2 (en) | Display device and manufacturing method thereof | |
| US6940214B1 (en) | Electroluminescence display device | |
| US6476419B1 (en) | Electroluminescence display device | |
| US10608070B2 (en) | Organic EL display device | |
| KR20080077067A (en) | Display device | |
| CN102082151A (en) | Thin film transistor array substrate, light-emitting panel and manufacturing method thereof as well as electronic device | |
| US7567028B2 (en) | Organic electroluminescent device having supporting plate and method of fabricating the same | |
| JP2000172198A (en) | Electroluminescence display device | |
| KR100692359B1 (en) | Electro luminescence display device | |
| US8390751B2 (en) | Display device and method of manufacturing the same | |
| US7745992B2 (en) | Organic electroluminescence device having electrode separator and light shielding pattern | |
| US8013523B2 (en) | Organic light emitting device and manufacturing method thereof | |
| US20040012549A1 (en) | Electroluminescent display device and manufacturing method of the same | |
| WO2020228149A1 (en) | Display panel and manufacturing method therefor | |
| JP2005128310A (en) | Display arrangement and electronic device | |
| US6972517B2 (en) | Organic electro luminescent display device with contact hole within insulating layer | |
| KR20160055344A (en) | Organic Light Emitting Diode Display Device | |
| US8026522B2 (en) | Thin film transistor array panel and method for manufacturing the same, and liquid crystal display | |
| US11251250B2 (en) | Display substrate and display device each including blocking part | |
| TWI241542B (en) | Electroluminescent display device | |
| JP2004070289A (en) | Display device | |
| KR100491822B1 (en) | liquid crystal display device and manufacturing method the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |