KR20000058878A - Semiconductor Chip Tester - Google Patents

Semiconductor Chip Tester Download PDF

Info

Publication number
KR20000058878A
KR20000058878A KR1020000037868A KR20000037868A KR20000058878A KR 20000058878 A KR20000058878 A KR 20000058878A KR 1020000037868 A KR1020000037868 A KR 1020000037868A KR 20000037868 A KR20000037868 A KR 20000037868A KR 20000058878 A KR20000058878 A KR 20000058878A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
housing
module pcb
chip
coupled
Prior art date
Application number
KR1020000037868A
Other languages
Korean (ko)
Other versions
KR100320022B1 (en
Inventor
이상식
김성래
김종현
Original Assignee
우상엽
주식회사 실리콘 테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우상엽, 주식회사 실리콘 테크 filed Critical 우상엽
Priority to KR1020000037868A priority Critical patent/KR100320022B1/en
Publication of KR20000058878A publication Critical patent/KR20000058878A/en
Application granted granted Critical
Publication of KR100320022B1 publication Critical patent/KR100320022B1/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips

Abstract

PURPOSE: An apparatus for testing a semiconductor chip is to allow a BGA(ball grid array) semiconductor device to be tested at a PC(personal computer) condition using an existing module PCB(printed circuit board). CONSTITUTION: An apparatus for testing a semiconductor chip comprises a housing(200) formed with a chip receiving groove(210) in which a BGA semiconductor chip is mounted, a module PCB(100) to which the housing is coupled, a contactor(220) provided in the chip receiving groove to be electrically connected with a pad(120) of the module PCB, and an upper cover(300) coupled to an upper portion of the housing to prevent a separating of the BGA semiconductor chip from the chip receiving groove. In the apparatus, a guide pin(330) is provided at a lower portion of the upper cover to facilely couple the upper cover to the housing. A guide groove(250) is formed at an upper portion of the housing. The module PCB, the housing and the upper cover are removably couple to each other.

Description

반도체 칩 테스트 장치{Semiconductor Chip Tester}Semiconductor Chip Tester {Semiconductor Chip Tester}

본 발명은 반도체 칩 테스트 장치에 관한 것으로, 특히 모듈 PCB 소켓을 사용하여 다수의 BGA(Ball Grid Array)형 반도체 소자를 PC 환경하에서 테스트하기 위한 반도체 칩 테스트 장치에 관한 것이다.The present invention relates to a semiconductor chip test apparatus, and more particularly, to a semiconductor chip test apparatus for testing a plurality of ball grid array (BGA) type semiconductor devices in a PC environment using a module PCB socket.

일반적으로 반도체 소자의 조립 공정 후에 내부 회로의 특성이나 신뢰성을 검사하기 위해, 조립된 반도체 소자를 소켓에 끼운 후 고가의 별도 전문장비를 사용하여 테스트를 실시하고 있다.In general, in order to check the characteristics and reliability of the internal circuit after the semiconductor device assembly process, the assembled semiconductor device is inserted into a socket and then tested using expensive specialized equipment.

그러나, 상기한 바와 같은 전문 반도체 소자 테스트장치는 여러 가지 문제점이 있는 바, 예컨대 별도의 전문 반도체 소자 테스트 장치는 그 가격이 아주 비싸기 때문에 하나 하나의 반도체 소자를 테스트에 소요되는 비용이 높아지게 되므로 기업의 가격 경쟁력을 낮출 뿐만 아니라, 반도체 소자가 실제로 설치되어 사용되는 환경이 아니라 완전히 별도의 장치에서 테스트되어지기 때문에, 상기 반도체 소자가 실제 사용되는 환경인 컴퓨터 주기판에서 발생하는 노이즈(noise)등과 같은 환경특성을 제대로 구현하지 못하기 때문에 테스트의 정확도가 떨어져 품질문제를 발생시키는 단점이 있는 것이다.However, the above-mentioned specialized semiconductor device test apparatus has various problems, for example, because the separate specialized semiconductor device test apparatus is very expensive, the cost of testing one semiconductor device becomes high. In addition to lowering the price competitiveness, environmental characteristics such as noise generated in a computer main board, which is an environment in which the semiconductor element is actually used, are tested because the semiconductor element is not actually installed and used in a completely separate device. Because of the lack of proper implementation of the test, the accuracy of the test is inferior, causing a quality problem.

이와 같은 문제점 때문에 최근 반도체 소자 생산업체에서는 반도체 소자를 실제 사용하는 컴퓨터의 주기판 자체를 이용한 테스트 방법을 선호하는 경향이 있는데, 이와 같이 컴퓨터의 주기판을 이용한 방법은 주기판에 모듈이나 반도체 단위 소자를 착탈 가능하게 설치할 수 있게 하기 위해, 소켓을 부착한 후, 이 소켓에 테스트할 모듈이나 단위 소자를 삽입하고 PC를 가동시킴으로써 반도체 소자가 정상적인 것인지 불량품인지를 판단할 수 있게 하는 것이다.Due to these problems, semiconductor device manufacturers tend to prefer a test method using a main board of a computer that actually uses a semiconductor device. As such, a method using a computer main board may attach a module or a semiconductor unit to a main board. In order to be able to install it, it is possible to determine whether a semiconductor device is normal or defective by inserting a module or unit device to be tested and operating a PC in the socket after attaching the socket.

그런데, 이와 같은 경우에 BGA형 반도체 소자를 테스트하기 위해서는 별도의 모듈 PCB를 설계하여야 하며, 이에 따라 별도의 PCB 설계를 위한 비용이 소요되는 문제점이 있다.However, in this case, in order to test the BGA type semiconductor device, a separate module PCB should be designed, and accordingly, there is a problem in that a cost for a separate PCB design is required.

따라서, 본 발명은 이러한 문제점을 감안하여, 기존의 모듈 PCB를 그대로 이용하여 BGA형 반도체 소자를 PC 환경하에서 테스트할 수 있도록 하는 반도체 칩 테스트 장치를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a semiconductor chip test apparatus capable of testing a BGA type semiconductor device in a PC environment by using an existing module PCB as it is.

도 1 은 본 발명 반도체 칩 테스트 장치의 분해 사시도.1 is an exploded perspective view of a semiconductor chip test apparatus of the present invention.

도 2 는 도 1 의 결합 사시도.2 is a perspective view of the combination of FIG.

도 3 의 도 2의 'A'면을 따라 절단한 상태의 절단면도.3 is a cross-sectional view of the cutting state along the plane 'A' of FIG. 2.

도 4 는 본 발명이 테스트를 위한 소켓에 장착된 상태를 보여주는 도.4 shows a state in which the invention is mounted in a socket for testing.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100 : 모듈 PCB 110 : 단자100: module PCB 110: terminal

120 : 패드 130 : 결합공120: pad 130: bonding hole

200 : 하우징 210 : 칩 안착홈200: housing 210: chip seating groove

220 : 콘텍터 230,240 : 결합공220: contactor 230,240: coupling hole

231 : 나사 250 : 가이드 홈231 screw 250: guide groove

260 : 반도체 칩 261 : 솔더 볼260 semiconductor chip 261 solder ball

270 : 콘텍터 삽입홀 271 : 걸림턱270: contact hole 271: locking jaw

300 : 상판 덮게 310 : 결합공300: top cover 310: bonding holes

311 : 나사 320 : 압박 돌부311: screw 320: pressure protrusion

330 : 가이드 핀 400 : 소켓330: guide pin 400: socket

이러한 목적을 달성하기 위한 본 발명에 따른 반도체 칩 테스트 장치는, PC의 주기판의 소켓에 모듈 PCB를 삽입하여 반도체 소자를 PC 환경하에서 테스트하기 위한 반도체 칩 테스트 장치에 있어서,In the semiconductor chip test apparatus according to the present invention for achieving the above object, in the semiconductor chip test apparatus for inserting a module PCB into the socket of the main board of the PC to test the semiconductor element in a PC environment,

BGA형 반도체 칩이 안착되는 칩 안착홈이 적어도 하나 이상 구비된 하우징이 상기 모듈 PCB에 결합되고, 그 칩 안착홈에 콘텍터가 구비되어 모듈 PCB의 패드와 전기적으로 접촉되며, 상기 하우징의 상부에는 칩 안착홈으로부터 BGA형 반도체 칩이 이탈되지 않도록 상판 덮게가 결합되도록 구성된 것을 특징으로 한다.A housing having at least one chip seating groove on which a BGA type semiconductor chip is seated is coupled to the module PCB, and a contactor is provided at the chip seating groove to electrically contact the pad of the module PCB. It is characterized in that the top plate cover is configured to be coupled so as not to be separated from the chip mounting groove BGA type semiconductor chip.

상기 상판 덮게와 하우징의 결합이 용이하도록 상판 덮게의 하부에는 가이드 핀이 구비되고, 하우징의 상부에는 가이드 홈이 구비된다.Guide pins are provided at a lower portion of the upper plate cover and a guide groove is provided at the upper portion of the housing to facilitate coupling of the upper plate cover and the housing.

이와 같이 구성되는 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.The present invention configured as described above will be described in detail with reference to the accompanying drawings.

먼저 도 1 은 본 발명의 분해 사시도를 나타낸 도로서, 모듈 PCB(100)는 일반적인 모듈 PCB를 나타내고 있는데, 그 모듈 PCB(100)는 PC의 주기판의 소켓에 삽입되기 위한 단자(110)가 구비되고, 또한 상기 단자(110)를 통해 제공되는 테스트 신호를 BGA형 반도체 칩(260)에 제공하기 위한 패드(120)가 구비된다.First, Figure 1 is an exploded perspective view of the present invention, the module PCB 100 shows a general module PCB, the module PCB 100 is provided with a terminal 110 for insertion into the socket of the main board of the PC In addition, a pad 120 for providing a test signal provided through the terminal 110 to the BGA type semiconductor chip 260 is provided.

상기 모듈 PCB(100) 상부에는 테스트할 BGA형 반도체 칩(260)을 장착하기 위한 칩 안착홈이 다수개 형성된 하우징(200)이 놓이게 되는데, 상기 모듈 PCB(100)와 하우징(200)은 결합 수단을 통하여 서로 이탈되지 않도록 결합되는데, 일 예를 들어 그 모듈 PCB(100)와 하우징(200)의 양측에 형성된 결합공(130,230)에 나사(231)가 끼워져 결합 고정될 수 있다.A housing 200 having a plurality of chip seating grooves for mounting the BGA type semiconductor chip 260 to be tested is placed on the module PCB 100, wherein the module PCB 100 and the housing 200 are coupled to each other. It is coupled so as not to be separated from each other through, for example, the screw 231 is fitted into the coupling holes 130 and 230 formed on both sides of the module PCB 100 and the housing 200 can be fixed.

물론, 이러한 결합 수단은 굳이 나사 결합에 의하지 않고 여타의 결합 수단을 사용할 수 있다.Of course, such a coupling means may use other coupling means without screwing.

상기 칩 안착홈(210)의 저면에는 테스트 대상인 BGA형 반도체 칩(260)의 단자와 접촉되어 PCB 모듈(100)의 패드(120)로부터 인가되는 테스트 신호를 실질적으로 BGA형 반도체 칩(260)에 제공하기 위한 콘텍터(220)가 구비된다.The bottom surface of the chip seating groove 210 is in contact with the terminal of the BGA type semiconductor chip 260 under test to apply a test signal applied from the pad 120 of the PCB module 100 to the BGA type semiconductor chip 260. A contactor 220 is provided for providing.

이러한 콘텍터(220)는 BGA형 반도체 칩(260)의 단자와 1:1 대응되게 구비되는게 바람직하다.The contactor 220 may be provided to correspond to the terminal of the BGA type semiconductor chip 260 1: 1.

상기 하우징(200)의 칩 안착홈(210)에 테스트 대상인 BGA형 반도체 칩(260)이 안착되면, 그 BGA형 반도체 칩(260)이 콘텍터(220)와 안정적으로 접촉되도록 함과 아울러 칩 안착홈(210)으로부터 이탈되지 않도록 상판 덮게(300)가 하우징(200)의 상부에 나사(311) 등의 결합 수단에 결합된다.When the BGA type semiconductor chip 260 to be tested is seated in the chip seating groove 210 of the housing 200, the BGA type semiconductor chip 260 is stably contacted with the contactor 220 and the chip is seated. The top cover 300 is coupled to the coupling means such as the screw 311 on the upper portion of the housing 200 so as not to be separated from the groove 210.

즉, 하우징(200)과 상판 덮게(300)의 양측에 형성된 결합공(240,310)에 나사(311)가 끼워져 결합 고정될 수 있다.That is, the screws 311 may be inserted into and coupled to the coupling holes 240 and 310 formed at both sides of the housing 200 and the upper plate cover 300.

도 2 는 도 1에서 설명한 모듈 PCB(100), 하우징(200), 상판 덮게(300)가 결합 수단에 의해 서로 분리되지 않도록 결합되어 있는 상태를 보여주는 사시도이다.FIG. 2 is a perspective view illustrating a state in which the module PCB 100, the housing 200, and the top plate cover 300 described in FIG. 1 are coupled so as not to be separated from each other by a coupling means.

즉, 모듈 PCB(100)의 상부에 하우징(200)이 결합되고, 그 하우징(200)의 상부에 상판 덮게(300)가 결합되어 하우징(200)의 내부에 안착된 BGA형 반도체 칩(260)이 외부로 이탈되지 않는 구조를 가진다.That is, the housing 200 is coupled to the upper portion of the module PCB 100, the top plate cover 300 is coupled to the upper portion of the housing 200, the BGA-type semiconductor chip 260 seated inside the housing 200 It has a structure that does not escape to the outside.

도 3 은 도 2에 도시한 바와 같이 모듈 PCB(100), 하우징(200), 상판 덮게(300)가 결합되어 있는 상태에서 'A'의 면을 따라 절단된 절단면도로서, 일측 단면만을 도시한 도이다.3 is a cross-sectional view taken along a plane of 'A' in a state in which the module PCB 100, the housing 200, and the top cover 300 are coupled as shown in FIG. It is also.

이의 결합된 구조를 좀 더 상세히 설명한다.Its combined structure is described in more detail.

모듈 PCB(100)의 상부에 하우징(200)이 위치하는데, 그 하우징(200)의 칩 안착홈(210) 저면에는 콘텍터 삽입홀(270)이 BGA형 반도체 칩(260)의 단자(261) 즉 솔더 볼의 개수에 대응되는 숫자로 형성되고, 그 콘텍터 삽입홀(270)에는 콘텍터(220)가 구비된다.The housing 200 is positioned above the module PCB 100, and a contact hole 270 is formed at the bottom of the chip seating groove 210 of the housing 200. The terminal 261 of the BGA type semiconductor chip 260 is provided. That is, the contact hole is formed with a number corresponding to the number of solder balls, and the contactor insertion hole 270 is provided with a contactor 220.

이때, 상기 콘텍터(220)는 포고(POGO)핀 또는 콘텍터핀으로 구성됨이 바람직하고, 그 콘텍터(220)의 이탈을 방지하기 위하여 콘텍터 삽입홀(270)의 상부에는 걸림턱(271)이 형성된다.At this time, the contactor 220 is preferably composed of a pogo pin (POGO) pin or a contactor pin, the locking jaw 271 in the upper portion of the contact insertion hole 270 to prevent the contact of the contact 220 Is formed.

따라서, 상기 모듈 PCB(100)와 하우징(200)이 나사(231)에 의하여 결합되면 콘텍터(220)는 외부로 이탈이 되지 않고 모듈 PCB(100)의 패드(120)와 탄성력을 가지고 접촉되어 있게 된다.Therefore, when the module PCB 100 and the housing 200 are coupled by the screw 231, the contactor 220 is contacted with the pad 120 of the module PCB 100 with elastic force without being separated outward. Will be.

상기 칩 안착홈(210)에 BGA형 반도체 칩(260)이 안착되고, 그 상부로 상판 덮게가 결합되는데, 그 상판 덮게(300)의 하부에는 압박 돌부(220)가 형성되어 BGA형 반도체 칩(260)을 상측으로부터 압박하게 되어 단자(261)와 콘텍터(220)의 결합력을 증대시키게 된다.The BGA type semiconductor chip 260 is seated in the chip seating groove 210, and the upper plate cover is coupled to an upper portion thereof. A pressing protrusion 220 is formed below the upper plate cover 300 to form a BGA type semiconductor chip ( 260 is pressed from above to increase the coupling force between the terminal 261 and the contactor 220.

또한, 상판 덮게(300)의 하부에 형성된 가이드 핀(330)이 하우징(200)에 형성된 가이드 홈(250)에 끼워짐으로써 결합시 용이하고 안정적인 결합이 이루어지도록 한다.In addition, the guide pin 330 formed in the lower portion of the upper cover 300 is fitted into the guide groove 250 formed in the housing 200 to facilitate easy and stable coupling at the time of coupling.

상기 상판 덮게(300)와 하우징(200)은 결합 수단 즉, 나사(311)에 의하여 결합됨으로써 상판 덮게(300)의 이탈이 방지됨으로써 결론적으로 BGA형 반도체 칩(260) 자체가 콘텍터(220)로부터 이탈이 되지 않도록 하는 것이다.The top cover 300 and the housing 200 is coupled by a coupling means, that is, the screw 311 is prevented from the separation of the top cover 300 is consequently the BGA type semiconductor chip 260 itself contactor 220 It is to prevent deviation from.

BGA형 반도체 칩(260)의 테스트 종료후에는 상기 상판 덮게(300)만을 분리시킨 다음 새로운 BGA형 반도체 칩을 상기 칩 안착홈(210)에 다시 안착시켜 상판 덮게(300)를 결합시켜 새로운 테스트를 계속 수행하게 된다.After the test of the BGA-type semiconductor chip 260 is finished, only the top plate cover 300 is removed, and then a new BGA type semiconductor chip is seated on the chip seating groove 210 again to combine the top plate cover 300 to perform a new test. Will continue.

도 4 는 모듈 PCB(100)의 상부 및/또는 하부에 상기에서 설명한 바와 같은 하우징(200,200')과 상판 덮게(300,300')에 의해 BGA형 반도체 칩이 장착된 상태에서 PC의 주기판의 구비된 소켓(400)에 모듈 PCB(100)가 삽입된 상태를 보여준다.4 is a socket of a main board of a PC in a state in which a BGA type semiconductor chip is mounted on the upper and / or lower portions of the module PCB 100 by the housings 200 and 200 'and the upper plate covers 300 and 300' as described above. Shows the module PCB 100 is inserted into the 400.

이로 인해, 하나의 모듈 PCB에서 BGA형 반도체 칩의 테스트 환경 면적을 극대화할 수 있는 것이다.This maximizes the test environment area of the BGA type semiconductor chip in one module PCB.

이상에서 살펴본 바와 같이 본 발명 반도체 칩 테스트 장치는, 기존의 모듈 PCB를 그대로 이용하여 BGA형 반도체 칩을 테스트함으로써 테스트 환경에서의 비용을 절감할 수 있을 뿐만 아니라, BGA형 반도체 칩의 경우에도 PC 환경하에서 테스트할 수 있도록 하는 효과가 있다.As described above, the semiconductor chip test apparatus of the present invention can reduce the cost in the test environment by testing the BGA type semiconductor chip using the existing module PCB as it is, and also in the case of the BGA type semiconductor chip, the PC environment. It has the effect of being able to test under

Claims (5)

PC의 주기판의 소켓에 모듈 PCB를 삽입하여 반도체 소자를 PC 환경하에서 테스트하기 위한 반도체 칩 테스트 장치에 있어서,In the semiconductor chip test apparatus for inserting a module PCB into the socket of the main board of the PC to test the semiconductor device in a PC environment, BGA형 반도체 칩이 안착되는 칩 안착홈이 적어도 하나 이상 구비된 하우징이 상기 모듈 PCB에 결합되고, 그 칩 안착홈에 콘텍터가 구비되어 모듈 PCB의 패드와 전기적으로 접촉되며, 상기 하우징의 상부에는 칩 안착홈으로부터 BGA형 반도체 칩이 이탈되지 않도록 상판 덮게가 결합되도록 구성된 것을 특징으로 하는 반도체 칩 테스트 장치.A housing having at least one chip seating groove on which a BGA type semiconductor chip is seated is coupled to the module PCB, and a contactor is provided at the chip seating groove to electrically contact the pad of the module PCB. A semiconductor chip test apparatus, characterized in that the top plate cover is coupled to prevent the BGA type semiconductor chip from being separated from the chip seating groove. 제 1 항에 있어서, 상기 상판 덮게와 하우징의 결합이 용이하도록 상판 덮게의 하부에는 가이드 핀이 구비되고, 하우징의 상부에는 가이드 홈을 포함하여 구성된 것을 특징으로 하는 반도체 칩 테스트 장치.The semiconductor chip test apparatus of claim 1, wherein a guide pin is provided at a lower portion of the upper cover and an upper portion of the housing is provided to facilitate coupling of the upper cover and the housing. 제 1 항에 있어서, 상기 모듈 PCB, 하우징, 상판 덮게는 결합 수단에 의해 서로 착탈 가능하도록 결합된 것을 특징으로 하는 반도체 칩 테스트 장치.The semiconductor chip test apparatus of claim 1, wherein the module PCB, the housing, and the upper plate covering are detachably coupled to each other by a coupling means. 제 1 항에 있어서, 상기 콘텍터는 포고(POGO) 핀 또는 콘텍터 핀 중 어느 하나인 것을 특징으로 하는 반도체 칩 테스트 장치.The apparatus of claim 1, wherein the contactor is one of a pogo pin and a contact pin. 제 1 항에 있어서, 상기 모듈 PCB의 상부 및/또는 하부에 하우징 및 상판 덮게가 각각 구비되는 것을 특징으로 하는 반도체 칩 테스트 장치.The semiconductor chip test apparatus of claim 1, wherein a housing and an upper plate cover are respectively provided on an upper portion and / or a lower portion of the module PCB.
KR1020000037868A 2000-07-04 2000-07-04 Semiconductor Chip Tester KR100320022B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037868A KR100320022B1 (en) 2000-07-04 2000-07-04 Semiconductor Chip Tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037868A KR100320022B1 (en) 2000-07-04 2000-07-04 Semiconductor Chip Tester

Publications (2)

Publication Number Publication Date
KR20000058878A true KR20000058878A (en) 2000-10-05
KR100320022B1 KR100320022B1 (en) 2002-01-09

Family

ID=19676024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037868A KR100320022B1 (en) 2000-07-04 2000-07-04 Semiconductor Chip Tester

Country Status (1)

Country Link
KR (1) KR100320022B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764352B1 (en) * 2006-07-26 2007-10-08 삼성전기주식회사 Test board for evaluation of wireless communication module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764352B1 (en) * 2006-07-26 2007-10-08 삼성전기주식회사 Test board for evaluation of wireless communication module

Also Published As

Publication number Publication date
KR100320022B1 (en) 2002-01-09

Similar Documents

Publication Publication Date Title
US6208158B1 (en) Zero static force assembly for wireless test fixtures
CA2488832A1 (en) Multi-socket board for open/short tester
US6489791B1 (en) Build off self-test (Bost) testing method
US6270356B1 (en) IC socket
JP3531644B2 (en) Semiconductor socket and probe replacement method for the socket
US7202685B1 (en) Embedded probe-enabling socket with integral probe structures
KR20040090164A (en) Apparatus for Testing Electric Devices
KR100744152B1 (en) Socket for testing semiconductor chip package making easy multi-test
KR100320022B1 (en) Semiconductor Chip Tester
KR100821681B1 (en) Socket, pcb with socket and method of manufaturing pcb for appalication test
JP5066193B2 (en) Connector holding device, interface device including the same, and electronic component testing device
CN219285337U (en) Chip test system and test platform
US20030210064A1 (en) Testing apparatus for BGA IC
US7098679B2 (en) Circuit tester interface
KR100844486B1 (en) Test socket for semiconductor chip
KR100562945B1 (en) Testing installation for memory module
KR100560113B1 (en) Tester for Electric Devices
JP3594139B2 (en) Semiconductor tester equipment
JPH0566243A (en) Jig for lsi evaluation
KR200250861Y1 (en) The test socket with guide holes
JP3150318U (en) IC socket
KR100318833B1 (en) Test fixture for semiconductor component
KR950009876Y1 (en) Test board for semiconductor test machine
US20050194984A1 (en) Testing apparatus and testing method
JP2002343521A (en) Ic socket

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O074 Maintenance of registration after opposition [patent]: final registration of opposition
O132 Decision on opposition [patent]
FPAY Annual fee payment

Payment date: 20121106

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee