KR20000051406A - Driving apparatus of plasma display panel - Google Patents

Driving apparatus of plasma display panel Download PDF

Info

Publication number
KR20000051406A
KR20000051406A KR1019990001859A KR19990001859A KR20000051406A KR 20000051406 A KR20000051406 A KR 20000051406A KR 1019990001859 A KR1019990001859 A KR 1019990001859A KR 19990001859 A KR19990001859 A KR 19990001859A KR 20000051406 A KR20000051406 A KR 20000051406A
Authority
KR
South Korea
Prior art keywords
electrodes
divided
scan
data
blocks
Prior art date
Application number
KR1019990001859A
Other languages
Korean (ko)
Other versions
KR100302917B1 (en
Inventor
김갑식
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019990001859A priority Critical patent/KR100302917B1/en
Publication of KR20000051406A publication Critical patent/KR20000051406A/en
Application granted granted Critical
Publication of KR100302917B1 publication Critical patent/KR100302917B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Abstract

PURPOSE: A PDP(plasma display panel) driving apparatus is provided to accomplish improvements enabling PDP to be driven by a scan electrode driving IC alone, to thereby reduce the number of driver ICs and manufacturing cost. CONSTITUTION: A PDP driving apparatus, in a PDP where scan electrodes are divided into equal number of electrodes and data electrodes are segmented into equal length so as to drive a screen in a plurality of blocks, the PDP driving apparatus is characterized in that an arbitrary electrode from among the scan electrodes divided into a predetermined block from a plurality of blocks and an arbitrary electrode from among the scan electrodes divided into other blocks are connected in parallel and connected again to a scan electrode driver IC. In addition, the data electrodes segmented into a predetermined block and the data electrodes segmented into other blocks are connected to different data electrode driver ICs.

Description

플라즈마 표시 패널의 구동장치{Driving apparatus of plasma display panel}Driving apparatus for plasma display panel {Driving apparatus of plasma display panel}

본 발명은 플라즈마 표시 패널(PDP)에 관한 것으로, 특히 스캔 전극들이 동일한 개수로 분할되고 데이터 전극들이 동일한 길이로 분절되어 화면이 복수 블록으로 분할 구동되는 플라즈마 표시 패널을 복수 블록 중 소정 블록으로 분할된 스캔 전극들을 구동하는 스캔 전극 구동 아이씨(IC)만으로 패널이 구동되도록 한 PDP의 구동장치에 관한 것이다.The present invention relates to a plasma display panel (PDP). In particular, a plasma display panel in which scan electrodes are divided into equal numbers and data electrodes are divided into equal lengths and a screen is divided into a plurality of blocks is divided into predetermined blocks among a plurality of blocks. The present invention relates to a driving device of a PDP in which a panel is driven only by a scan electrode driving IC (IC) which drives the scan electrodes.

주지와 같이, PDP는 기체 방전 현상을 이용하여 동화상 또는 정지화상을 표시하는 것으로서, 상·하부 유리기판에 복수의 스캔 전극과 서스테인 전극 및 데이터 전극이 각각 형성되어 있고, 각각의 전극에 의해 전체 화면이 복수의 셀로 구분되며, 각 셀의 내부에서 선택적으로 일어나는 방전에 의해 화상이 표시된다.As is well known, the PDP displays a moving image or a still image by using a gas discharge phenomenon. A plurality of scan electrodes, a sustain electrode, and a data electrode are formed on upper and lower glass substrates, respectively, and the entire screen is formed by each electrode. The cells are divided into a plurality of cells, and images are displayed by discharges selectively occurring inside each cell.

도 1은 일반적인 면방전형 교류 PDP의 부분 단면도로서, 셀(1)의 구조를 설명하기 위한 도면이다.1 is a partial cross-sectional view of a general surface discharge type AC PDP, which is a view for explaining the structure of the cell 1.

화상의 표시면인 전면기판(2)과 배면기판(3)이 소정 거리를 사이에 두고 평행하게 위치되도록 두 기판(2)(3)의 사이에 격벽(4)이 배열 형성되고, 이 격벽(4)에 의하여 형성되는 방전 공간(5)에는 발광 특성에 따른 희(希) 가스가 봉입된다.A partition wall 4 is arranged between the two substrates 2 and 3 so that the front substrate 2 and the rear substrate 3, which are display surfaces of the image, are positioned in parallel with a predetermined distance therebetween. In the discharge space 5 formed by 4), a rare gas corresponding to the light emission characteristic is sealed.

그리고, 전면기판(2)의 배면기판(3)과의 대향면에 격벽(4)과 직교하도록 스캔 전극(6)(Y1~Ym)과 서스테인 전극(7)(Z1~Zm)이 교대로 배열 형성되고, 배면기판(3)의 전면기판(2)과의 대향면에 데이터 전극(8)(X1~Xn)이 격벽(4)과 평행하게 배열 형성되어 전면기판(2)의 두 전극(6)(7)과 매트릭스를 형성하며, 각 전극(6)(7)(8)들은 유전체층(9)이 덮고 있어 셀의 방전시 방전 전류가 제한된다.Then, the scan electrodes 6 (Y1 to Ym) and the sustain electrodes 7 (Z1 to Zm) are alternately arranged so as to be orthogonal to the partition wall 4 on the opposite surface of the front substrate 2 to the rear substrate 3. And the data electrodes 8 (X1 to Xn) are arranged in parallel with the partition 4 on the opposite surface of the rear substrate 3 to the front substrate 2 so that the two electrodes 6 of the front substrate 2 are formed. 7) and a matrix, and each of the electrodes 6, 7, 8 is covered by a dielectric layer 9 so that the discharge current is limited when the cell is discharged.

또한, 전면기판(2)의 유전체층(9) 위에 형성된 보호막(10)은 유전체층(9)을 보호하여 수명을 연장시킬 뿐만 아니라 2차 전자의 방출 효율을 높여 주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여 주기 위하여 주로 MgO 박막이 사용되고, 배면기판(3)의 유전체층(9)에 도포하여 형성한 형광체층(11)은 셀의 방전시 발생하는 자외선에 의해 여기 되어 적,녹,청(R,G,B)의 가시광이 각각 방출된다.In addition, the protective film 10 formed on the dielectric layer 9 of the front substrate 2 not only protects the dielectric layer 9 to extend its life, but also improves the emission efficiency of secondary electrons and discharge characteristics due to oxide contamination of the refractory metal. MgO thin film is mainly used to reduce the change of the phosphor, and the phosphor layer 11 formed by coating on the dielectric layer 9 of the back substrate 3 is excited by ultraviolet rays generated when the cell is discharged. The visible light of R, G, and B) is emitted, respectively.

도 2는 면방전형 교류 PDP의 전극 배치와 주변 회로를 설명하기 위한 도면이다.2 is a view for explaining the electrode arrangement and peripheral circuit of the surface discharge AC PDP.

스캔 전극 Y1~Ym 및 서스테인 전극 Z1~Zm이 데이터 전극 X1~Xn과 직각으로 교차하는 지점에 각각의 셀(1)이 형성되고, 서스테인 전극 Z1~Zm은 공통으로 서스테인 전극 구동회로(12)에 접속되며, 스캔 전극 Y1~Ym 및 데이터 전극 X1~Xn은 각각의 전극마다 독립적으로 구동전압을 인가할 수 있도록 분리되어 스캔 전극 구동회로(13)와 데이터 전극 구동회로(14)에 접속된다.Each cell 1 is formed at a point where the scan electrodes Y1 to Ym and the sustain electrodes Z1 to Zm intersect the data electrodes X1 to Xn at right angles, and the sustain electrodes Z1 to Zm are commonly connected to the sustain electrode driving circuit 12. The scan electrodes Y1 to Ym and the data electrodes X1 to Xn are separated so as to apply a driving voltage to each electrode independently, and are connected to the scan electrode driving circuit 13 and the data electrode driving circuit 14.

상기와 같이 구성된 면방전형 PDP는 단위 시간당 셀의 방전 회수를 조절하여 화소의 계조를 구현하는데, 어드레스할 때 선택된 셀을 켜는지 끄는지에 따라 셀렉티브 라이트 방식과 셀렉티브 이레이스 방식으로 대분된다.The surface discharge type PDP configured as described above adjusts the number of discharges of a cell per unit time to implement gray levels of pixels. The surface discharge type PDP is divided into a selective write method and a selective erasure method depending on whether a selected cell is turned on or off when addressing.

이중에서 셀렉티브 라이트 방식은 선택된 셀을 어드레스 기간에 켠 다음 일정한 회수 만큼 서스테인한 후 이레이스하는 방법으로, 특히 이전 프레임에서 방전된 셀과 방전되지 않는 셀이 공존할 수 있으므로 벽전하 상태를 일치시켜 안정된 라이트 방전을 얻기 위하여 라이트 방전 전에 리세트 방전으로 공간 전하가 미리 형성되게 하는 과정이 필요하다.In the selective light method, the selected cell is turned on in the address period, and then sustained and erased for a predetermined number of times. In particular, since the discharged cells and the non-discharged cells in the previous frame may coexist, the wall charge state may be stabilized. In order to obtain the light discharge, a process of allowing the space discharge to be formed in advance by the reset discharge before the light discharge is required.

여기서, 리세트 방전과 라이트 방전은 계조를 구현하는데 있어서는 불필요할 뿐만 아니라 블랙휘도(데이터 입력이 "0"인 상태 즉, 화면이 블랙인 경우의 휘도)를 높이는 역할을 하는데, 화질을 평가하는 중요한 요소인 콘트라스트가 화이트 피크(전면적의 10%미만의 면적을 기준으로 하여 이 부분의 가장 밝은 화면 상태)에는 비례하나 블랙휘도에는 반비례하므로 블랙휘도의 증가는 궁극적으로 콘트라스트를 감소시키는 요인이 된다. 그러므로, 가능한 리세트 방전과 라이트 방전의 회수 및 시간을 줄이는 것이 콘트라스트를 향상시키는데 도움이 된다.Here, the reset discharge and the light discharge are not only necessary for implementing the gray scale, but also increase the black luminance (the luminance when the data input is "0", that is, when the screen is black). Since the contrast, which is a factor, is proportional to the white peak (the brightest screen state of this part based on an area less than 10% of the total area) but inversely to the black luminance, an increase in black luminance ultimately reduces the contrast. Therefore, reducing the number and time of possible reset discharges and light discharges helps to improve the contrast.

따라서, 면방전형 PDP에서 화면의 한 프레임을 여러 서브 필드로 나누어 구동할 때 리세트 방전을 매 서브 필드마다 하지 않고 한 번으로 줄여 400:1 정도의 암실 콘트라스트를 얻고 있다.Therefore, when driving a frame of a screen by dividing a frame into several subfields in a surface discharge type PDP, the reset discharge is reduced to once instead of every subfield to obtain a darkroom contrast of about 400: 1.

그런데, 벽전하를 충분히 형성시키기 위해서는 데이터 전극에 인가되는 펄스가 3㎲ 정도의 폭을 가져야만 하므로, 스캔 전극 한 라인 당 약 3㎲의 주사 시간이 소요된다.However, in order to sufficiently form the wall charges, the pulses applied to the data electrodes must have a width of about 3 ms, so that a scanning time of about 3 ms per line of the scan electrodes is required.

그리고, PDP의 해상도가 높아질수록 처리 요구되는 데이터량이 증가하는데 일예로, 해상도 1280 × 1024, RGB 서브픽셀, 256 계조( 8 bits ), 60Hz의 프레임 주파수를 가지는 경우, 초당 1.75 Gbits( 1024 × 1280 × 3 × 8 × 60 ), 프레임당(1.67ms당) 30 Mbits( 1024 × 1280 × 3 × 8 ), 데이터 전극당(16.276㎲당) 30 Kbits(1280 × 3 × 8 )의 데이터량을 처리하여야 하고, 해상도가 더욱 높아지면 초당, 프레임당, 데이터 전극당 처리하여야 하는 데이터량이 비례적으로 증가된다.In addition, as the resolution of the PDP increases, the amount of data required for processing increases. For example, when the resolution has a frame frequency of 1280 × 1024, RGB subpixels, 256 gray levels (8 bits), and 60Hz, 1.75 Gbits per second (1024 × 1280 ××) 3 × 8 × 60), 30 Mbits (1024 × 1280 × 3 × 8) per frame (per 1.67 ms), 30 Kbits (1280 × 3 × 8) per data electrode (per 16.276 ms) As the resolution becomes higher, the amount of data to be processed per second, per frame, and per data electrode increases proportionally.

따라서, 종래에는 고해상도의 PDP를 구동하기 위하여 극히 한정된 시간내에 모든 데이터를 처리하기에 불가능하므로, 스캔 전극을 복수의 그룹으로 나누고 화면을 분할 구동하였다.Therefore, conventionally, it is impossible to process all data within an extremely limited time for driving a high resolution PDP, so that the scan electrodes are divided into a plurality of groups and the screen is dividedly driven.

전술한 종래 기술에 따른 PDP 분할 구동방법은, 화면을 분할한 수에 비례하여 구동 IC의 소요 개수가 증가되고, 고해상도로 갈수록 더욱 심화되어 코스트가 증대되는 문제점이 있었다.The above-described conventional PDP division driving method has a problem in that the required number of driving ICs increases in proportion to the number of divided screens, and the cost increases as the resolution increases.

일예로, VGA(640×480)모드에서 60핀 스캔 전극 구동 IC와 60핀 데이터 전극 구동 IC를 사용할 경우에, 도 3에 도시된 바와 같이 화면을 분할 구동하지 않으면 8개의 스캔 전극 구동 IC(13-1,…,13-8)와 32개의 데이터 전극 구동 IC(14-1,…,14-32)가 필요하고, 도 4에 도시된 바와 같이 화면을 2분할 구동하면 8개의 스캔 전극 구동 IC(13-1,…,13-8)와 64개의 데이터 전극 구동 IC(14-1,…,14-64)가 필요한 것이다.For example, in the case of using the 60-pin scan electrode driver IC and the 60-pin data electrode driver IC in the VGA (640 × 480) mode, as shown in FIG. -1, ..., 13-8) and 32 data electrode driving ICs 14-1, ..., 14-32 are required, and as shown in FIG. (13-1, ..., 13-8) and 64 data electrode drive ICs 14-1, ..., 14-64 are required.

따라서 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안한 것으로서, 스캔 전극들이 동일한 개수로 분할되고 데이터 전극들이 동일한 길이로 분절되어 화면이 복수 블록으로 분할 구동되는 플라즈마 표시 패널을 복수 블록 중 소정 블록으로 분할된 스캔 전극들을 구동하는 스캔 전극 구동 IC만으로 패널이 구동되도록 함으로써, 구동 IC의 개수를 줄여 코스트가 절감되도록 하는데 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above-described problems of the prior art, and includes a plasma display panel in which a screen is divided into a plurality of blocks by dividing the scan electrodes into equal numbers and by splitting the data electrodes into the same length. The panel is driven only by the scan electrode driver ICs driving the scan electrodes divided by the above, and thus the number of the driver ICs is reduced to reduce the cost.

도 1은 일반적인 플라즈마 표시 패널(PDP)의 셀 단면도.1 is a cross-sectional view of a cell of a typical plasma display panel (PDP).

도 2는 일반적인 PDP의 전극 배치와 주변 회로도.2 is a diagram illustrating electrode arrangement and a peripheral circuit of a typical PDP.

도 3은 종래 VGA모드 PDP의 주변 회로도.3 is a peripheral circuit diagram of a conventional VGA mode PDP.

도 4는 종래 VGA모드 2분할 PDP의 주변 회로도.4 is a peripheral circuit diagram of a conventional VGA mode two-division PDP.

도 5는 본 발명의 일실시예에 의한 VGA모드 2분할 PDP의 주변 회로도.5 is a peripheral circuit diagram of a VGA mode two-split PDP according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

13 : 스캔 전극 구동회로13: Scan electrode driving circuit

13-1,…,13-4 : 스캔 전극 구동 아이씨(IC)13-1,... , 13-4: Scan electrode driving IC

14a : 제 1 데이터 전극 구동회로14a: first data electrode driving circuit

14b : 제 2 데이터 전극 구동회로14b: second data electrode driving circuit

14-1,…,14-64 : 데이터 전극 구동 IC14-1,... , 14-64: Data electrode driving IC

상기한 바와 같은 목적을 달성하기 위한 본 발명의 기술적 수단은, 스캔 전극들이 동일한 개수로 분할되고, 데이터 전극들이 복수로 분절되어 화면이 복수 블록으로 분할 구동되는 플라즈마 표시 패널에 있어서, 복수 블록 중 소정 블록으로 분할된 스캔 전극들 중 임의 전극과 이외 블록으로 분할된 스캔 전극들 중 임의 전극(들)이 병렬 연결되고 소정 블록으로 분할된 이외 전극들 또한 이외 블록으로 분할된 이외 전극들과 병렬 연결되어 스캔 전극 구동아이씨(IC)에 연결되고, 소정 블록으로 분절된 데이터 전극들과 이외 블록으로 분절된 데이터 전극들은 서로 다른 데이터 전극 구동 IC에 연결된 것을 특징으로 한다.Technical means of the present invention for achieving the above object, in the plasma display panel in which the scan electrodes are divided into the same number, the data electrodes are divided into a plurality of parts, the screen is divided into a plurality of blocks, the predetermined number of blocks Any of the scan electrodes divided into blocks and any electrode (s) of the scan electrodes divided into other blocks are connected in parallel and the other electrodes divided into the predetermined blocks are also connected in parallel with the other electrodes divided into the other blocks. The data electrodes connected to the scan electrode driving IC IC and the data electrodes segmented into a predetermined block and the data electrodes segmented into the other block are connected to different data electrode driving ICs.

이하, 본 발명을 첨부한 도면에 의거하여 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 5는 본 발명의 일실시예에 의한 플라즈마 표시 패널 주변 회로의 블록 구성도를 나타낸 것으로서, 스캔 전극들(Y1∼Y480)이 동일한 개수로 2분할되고, 데이터 전극들(X1,X2,X3,…,X1920)이 동일한 길이로 2분절되어 화면이 제 1 블록(A)과 제 2 블록(B)으로 분할 구동되는 VGA(640×480)모드 PDP에 있어서, 상기 제 1 블록(A)으로 분할된 스캔 전극들(Y1∼Y240)과 상기 제 2 블록(B)으로 분할된 스캔 전극들(Y241∼Y480)이 블록내에서의 순서가 동일한 전극(Y1과 Y241, Y2와 Y242, Y3과 Y243, …, Y239와 Y479, Y240과 Y480)끼리 병렬 연결되어 제 1 내지 4 스캔 전극 구동 IC(13-1,13-2,13-3,13-4)에 연결되고, 상기 제 1 블록(A)으로 분절되어 상기 스캔 전극들(Y1∼Y240)과 방전 셀을 형성하는 데이터 전극들(X1a,X2a,X3a,…,X1920a)은 제 1 데이터 전극 구동회로(14a)를 이루는 제 1 내지 32 데이터 전극 구동 IC(14-1,14-2,…,14-32)에 연결되고, 상기 제 2 블록(B)으로 분절되어 상기 스캔 전극들(Y241∼Y480)과 방전 셀을 형성하는 데이터 전극들(X1b,X2b,X3b,…,X1920b)은 제 2 데이터 전극 구동회로(14b)를 이루는 제 33 내지 64 데이터 전극 구동 IC(14-33,14-34,…,14-64)에 연결되어져 있다.5 is a block diagram illustrating a circuit around a plasma display panel according to an exemplary embodiment of the present invention, in which scan electrodes Y1 to Y480 are divided into two equal numbers, and data electrodes X1, X2, X3, In the VGA (640 x 480) mode PDP in which the X1920 is divided into two equal lengths and the screen is divided and driven into the first block A and the second block B, the X1920 is divided into the first block A. Scan electrodes Y1 to Y240 and the scan electrodes Y241 to Y480 divided into the second blocks B have the same order in the blocks (Y1 and Y241, Y2 and Y242, Y3 and Y243); ..., Y239 and Y479, Y240 and Y480 are connected in parallel and connected to the first to fourth scan electrode driving ICs 13-1, 13-2, 13-3, and 13-4, and the first block A The data electrodes X1a, X2a, X3a,..., X1920a which are divided into the scan electrodes Y1 to Y240 and form the discharge cells are first to 32 data electrodes forming the first data electrode driving circuit 14a. Driver ICs (14 Data electrodes X1b, X2b, which are connected to -1, 14-2, ..., 14-32, and are divided into the second block B to form the discharge electrodes with the scan electrodes Y241 to Y480; X3b, ..., X1920b are connected to the thirty-third to sixty-fourth data electrode driving ICs 14-33, 14-34, ..., 14-64 forming the second data electrode driving circuit 14b.

이와 같이 구성된 플라즈마 표시 패널 구동장치에서 서브 필드 구동방식에 따라 화면에 256계조가 구현되는 과정을 설명하면 다음과 같다.A process of implementing 256 gray levels on the screen according to the subfield driving method in the plasma display panel driving apparatus configured as described above will be described below.

먼저, 256계조의 구현을 위하여 1 프레임 화면을 8개의 서브 필드(SF1∼SF8) 화면으로 나눈 후 외부에서 입력되는 화상 데이터를 8비트의 디지털 화상 데이터로 디지털화하여 각 서브 필드에 공급한다.First, in order to implement 256 gradations, one frame screen is divided into eight subfields (SF1 to SF8) screens, and externally input image data is digitized into 8-bit digital image data and supplied to each subfield.

그리고, 각 서브 필드 화면을 구성하는 리셋 기간과 어드레스 기간 및 서스테인 기간 중 리셋 기간과 어드레스 기간은 서브 필드마다 모두 동일하게 할당하고, 서스테인 기간은 어드레스 기간에 표시되는 디지털 화상 데이터의 비트 가중치에 따라 서로 다르게 할당하여 각 서브 필드의 조합으로(눈의 적분효과를 이용함) 256 계조를 구현한다.The reset period and the address period of the reset period, the address period, and the sustain period constituting each subfield screen are equally assigned to each subfield, and the sustain period is mutually determined according to the bit weights of the digital image data displayed in the address period. By different allocation, 256 gray levels are realized by combining each subfield (using the integration effect of the eyes).

즉, 각 서브 필드마다 1: 2: 4: 8: 16: 32: 64: 128에 비례하는 휘도값을 각각 대응시키면 몇몇 서브 필드의 조합으로 계조 데이터 0∼255에 해당되는 화상이 표시된다.That is, when the luminance values proportional to 1: 2: 4: 8: 16: 32: 64: 128 are respectively associated with each subfield, an image corresponding to gradation data 0 to 255 is displayed in a combination of several subfields.

상술하면, 제 1 내지 8 서브필드 화면의 리셋 기간과 어드레스 기간에는 제 1 내지 4 스캔 전극 구동 IC(13-1,13-2,13-3,13-4)가 전체 스캔 전극(Y1∼Y480)에 이전의 필드에 생성된 벽전하를 제거하는 소거 펄스를 인가하고, 패널 전체에 균등한 벽전하를 형성하기 위한 써넣기 펄스를 인가하며, 다시 소거 펄스를 공급하여 640쌍의 데이터 전극(X1∼X1920) 위에 벽전하를 형성시켜 이후에 공급되는 어드레스 펄스의 전압이 낮아지도록 한다.In detail, in the reset period and the address period of the first to eighth subfield screens, the first to fourth scan electrode driver ICs 13-1, 13-2, 13-3, and 13-4 are used to scan all the electrodes Y1 to Y480. ), An erase pulse for removing wall charges generated in the previous field is applied, a write pulse for forming even wall charges is applied to the entire panel, and an erase pulse is supplied again to supply 640 pairs of data electrodes (X1 to X1). (X1920), wall charges are formed to lower the voltage of the address pulses supplied afterwards.

이후, 클록 신호와 데이터 신호와 스캔 전극 구동 IC(13-1,13-2,13-3,13-4) 선택 신호와 서스테인 펄스 및 데이터 전극 선택 정보에 따라 스캔 전극(Y1∼Y480)을 선택하여 제 1 블록(A)과 제 2 블록(B)에 각각 1개 라인씩 스캔 펄스를 공급한다.Thereafter, the scan electrodes Y1 to Y480 are selected according to the clock signal, the data signal, and the scan electrode driving ICs 13-1, 13-2, 13-3, and 13-4 selection signals, sustain pulses, and data electrode selection information. One scan line is supplied to each of the first block A and the second block B by one line.

그리고, 어드레스 펄스(R, G, B 디지털 화상 데이터의 1 비트값)가 상기 스캔 신호와 동기화되어 640쌍의 R, G, B 데이터 전극(X1∼X1920)에 각각 공급된다.The address pulses (1 bit value of R, G, B digital image data) are supplied to 640 pairs of R, G, B data electrodes X1 to X1920 in synchronization with the scan signal.

이때, 제 1 블록(A)으로 분할된 임의 전극과 제 2 블록(B)으로 분할된 임의 전극에 동시에 스캔 펄스가 공급되더라도, 제 1 블록(A)은 제 1 데이터 전극 구동회로(14a)를 이루는 제 1 내지 32 데이터 전극 구동 IC(14-1,14-2,…,14-32)에 의하여 구동되고 제 2 블록(B)은 제 2 데이터 전극 구동회로(14b)를 이루는 제 33 내지 64 데이터 전극 구동 IC(14-33,14-34,…,14-64)에 의하여 구동되므로 상기 어드레스 펄스로 논리 "하이(high)" 가 공급된 블록의 셀에서 방전이 일어난다.At this time, even if the scan pulse is simultaneously supplied to the arbitrary electrode divided into the first block A and the arbitrary electrode divided into the second block B, the first block A may close the first data electrode driving circuit 14a. The first to thirty-second data electrode driving ICs 14-1, 14-2, ..., 14-32, and the second block B forms the second data electrode driving circuit 14b. Driven by the data electrode driving ICs 14-33, 14-34, ..., 14-64, a discharge occurs in the cells of the block supplied with a logic "high" by the address pulse.

한편, 각 셀에 대응되는 8비트의 R, G, B 디지털 화상 데이터(B1∼B8)는 B1→SF1, B2→SF2, … B7→SF7, B8→SF8 에 각각 공급한다.On the other hand, the 8-bit R, G, and B digital image data B1 to B8 corresponding to each cell are represented by B1? SF1, B2? It is supplied to B7 → SF7 and B8 → SF8 respectively.

그리고, 각 서브필드 화면(SF1∼SF8)의 어드레스 기간이 완료되면 제 1 내지 4 스캔 전극 구동 IC(13-1,13-2,13-3,13-4)는 서스테인 펄스를 입력받아 전체 스캔 전극(Y1∼Y480)에 SF1: SF2: … SF7: SF8 = 20: 21: … 26: 27(휘도 상대비)에 비례하는 개수의 서스테인 펄스를 공급하여 어드레스 기간에서 방전이 일어난 일부 셀의 방전 및 발광이 서스테인 펄스가 공급되는 기간(서스테인 기간) 동안 유지되도록 한다.When the address period of each subfield screen SF1 to SF8 is completed, the first to fourth scan electrode driver ICs 13-1, 13-2, 13-3, and 13-4 receive a sustain pulse and perform a full scan. SF1: SF2: ... to electrodes Y1 to Y480; SF7: SF8 = 2 0 : 2 1 :... A number of sustain pulses proportional to 2 6 : 2 7 (luminance relative ratio) is supplied so that the discharge and light emission of some cells in which the discharge occurs in the address period are maintained for the period (sustain period) during which the sustain pulse is supplied.

상기와 같은 과정을 거쳐 제 1 내지 8 서브필드 화면(SF1∼SF8)의 구성이 완료되면 PDP에 256 계조의 화상이 표시된다.When the configuration of the first to eighth subfield screens SF1 to SF8 is completed through the above process, 256 gray scale images are displayed on the PDP.

이상에서 설명한 바와 같이 본 발명은 스캔 전극들이 동일한 개수로 분할되고 데이터 전극들이 동일한 길이로 분절되어 화면이 복수 블록으로 분할 구동되는 플라즈마 표시 패널을 복수 블록 중 소정 블록으로 분할된 스캔 전극들을 구동하는 스캔 전극 구동 IC만으로 패널이 구동되도록 함으로써, 소요되는 구동 IC의 개수가 줄어들어 코스트가 절감되는 효과가 있다.As described above, according to the present invention, a scan for driving scan electrodes divided into predetermined blocks among a plurality of blocks is performed on a plasma display panel in which scan electrodes are divided into equal numbers and data electrodes are divided into equal lengths so that a screen is divided into a plurality of blocks. The panel is driven only by the electrode driving IC, thereby reducing the number of driving ICs required, thereby reducing the cost.

Claims (2)

스캔 전극들이 동일한 개수로 분할되고, 데이터 전극들이 복수로 분절되어 화면이 복수 블록으로 분할 구동되는 플라즈마 표시 패널에 있어서,A plasma display panel in which scan electrodes are divided into equal numbers, data electrodes are divided into a plurality, and a screen is divided and driven into a plurality of blocks. 상기 복수 블록 중 소정 블록으로 분할된 상기 스캔 전극들 중 임의 전극과 이외 블록으로 분할된 상기 스캔 전극들 중 임의 전극(들)이 병렬 연결되고 상기 소정 블록으로 분할된 이외 전극들 또한 상기 이외 블록으로 분할된 이외 전극들과 병렬 연결되어 스캔 전극 구동아이씨(IC)에 연결되고, 상기 소정 블록으로 분절된 데이터 전극들과 상기 이외 블록으로 분절된 데이터 전극들은 서로 다른 데이터 전극 구동 IC에 연결된 것을 특징으로 하는 플라즈마 표시 패널의 구동장치.Any electrode of the scan electrodes divided into predetermined blocks among the plurality of blocks and any electrode (s) of the scan electrodes divided into other blocks are connected in parallel and other electrodes divided into the predetermined block are also transferred to the other block. The data electrodes segmented into the predetermined block and the data electrodes segmented into the non-block are connected to different data electrode driver ICs in parallel with the divided other electrodes and connected to the scan electrode driving IC. A drive device for a plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 소정 블록으로 분할된 스캔 전극들과 상기 이외 블록으로 분할된 스캔 전극들이 블록내에서의 순서가 동일한 전극끼리 병렬 연결된 것을 특징으로 하는 플라즈마 표시 패널의 구동장치.And the scan electrodes divided into the predetermined block and the scan electrodes divided into the other block are connected in parallel with each other in the same order in the block.
KR1019990001859A 1999-01-22 1999-01-22 Driving apparatus of plasma display panel KR100302917B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990001859A KR100302917B1 (en) 1999-01-22 1999-01-22 Driving apparatus of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990001859A KR100302917B1 (en) 1999-01-22 1999-01-22 Driving apparatus of plasma display panel

Publications (2)

Publication Number Publication Date
KR20000051406A true KR20000051406A (en) 2000-08-16
KR100302917B1 KR100302917B1 (en) 2001-09-26

Family

ID=19571990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990001859A KR100302917B1 (en) 1999-01-22 1999-01-22 Driving apparatus of plasma display panel

Country Status (1)

Country Link
KR (1) KR100302917B1 (en)

Also Published As

Publication number Publication date
KR100302917B1 (en) 2001-09-26

Similar Documents

Publication Publication Date Title
KR100352861B1 (en) AC Type PDP Driving Method
JP3259681B2 (en) AC discharge type plasma display panel and driving method thereof
US7728791B2 (en) Plasma display panel display device and driving method therefor
JP4089759B2 (en) Driving method of AC type PDP
US6667728B2 (en) Plasma display panel and method of driving the same capable of increasing gradation display performance
KR100374100B1 (en) Method of driving PDP
JP4240160B2 (en) AC type PDP driving method and plasma display device
JPH10171403A (en) Driving method of plasma display panel display device
JPH11167367A (en) Method of driving pdp
KR100353679B1 (en) Method for driving plasma display panel
KR100251154B1 (en) Ac plasma display apparatus and method for driving panel of the same
JP2002351397A (en) Driving device for plasma display device
KR100302917B1 (en) Driving apparatus of plasma display panel
KR100260943B1 (en) Quad-electrode plasma display device and its driving method
KR19980075059A (en) Plasma display device
KR100529955B1 (en) Driving method and driving circuit of three-electrode surface discharge plasma display panel
KR100260254B1 (en) Plasma display panel driving method
JPH10228259A (en) Plasma display panel display device drive method
KR100237420B1 (en) Plasma display device and panel structure
KR100297433B1 (en) Method of driving PDP
KR100237213B1 (en) Triple-electrode surface discharge plasma display panel
KR100267545B1 (en) Method of driving three-electrode surface-discharge plasma display panel
KR100287730B1 (en) Method for driving three-electrodes surface discharge plasma display panel
KR100366104B1 (en) Method for driving plasma display panel
KR100488158B1 (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee