KR20000051305A - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR20000051305A
KR20000051305A KR1019990001660A KR19990001660A KR20000051305A KR 20000051305 A KR20000051305 A KR 20000051305A KR 1019990001660 A KR1019990001660 A KR 1019990001660A KR 19990001660 A KR19990001660 A KR 19990001660A KR 20000051305 A KR20000051305 A KR 20000051305A
Authority
KR
South Korea
Prior art keywords
insulating layer
trench
layer
forming
wiring
Prior art date
Application number
KR1019990001660A
Other languages
English (en)
Other versions
KR100300065B1 (ko
Inventor
이원준
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990001660A priority Critical patent/KR100300065B1/ko
Priority to US09/362,898 priority patent/US6242340B1/en
Publication of KR20000051305A publication Critical patent/KR20000051305A/ko
Application granted granted Critical
Publication of KR100300065B1 publication Critical patent/KR100300065B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 배선형성방법에 관한 것으로, 반도체 기판상에 제 1 트렌치을 가진 제 1 절연층을 형성하는 공정과; 상기 제 1 트렌치내에 제 1 배선층을 형성하는 공정과; 상기 제 1 절연층 및 상기 제 1 배선층의 상면에 제 2 절연층을 형성하는 공정과; 상기 제 2 절연층상에 제 2 트렌치을 가진 제 3 절연층을 형성하는 공정과; 상기 제 2 트렌치의 양측벽상에 측벽스페이서를 형성하는 공정과; 상기 제 2 트렌치내에 노출된 상기 제 2 절연층의 일부를 제거하는 공정과; 상기 제 2 트렌치내에 제 2 배선층을 형성하는 공정을 포함한다.

Description

반도체 소자의 배선 형성방법{METHOD OF FORMING INTERCONNECTION FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 향상된 양산성(productability) 및 신뢰성(reliability)을 가지는 반도체 소자의 배선 형성방법에 관한 것이다.
도 1 은 통상적인 저유전율 절연막인 HSQ(Hydrogen Silsesquoxane)의 결정구조(crystal structure)를 도시한 것으로, 이에 도시된 바와 같이, 이와같은 저유전율 절연물질은 원자의 체적밀도(volume density of atom)가 낮고, 후속공정에서 열과 플라즈마에 노출되면 손상을 입어 원래의 프로파일을 유지하기 어려운 특징을 가지고 있다.
도 2a 내지 도 2f 는 종래 반도체 소자의 배선 형성방법을 도시하는 단면도들이다.
도 2a에 도시된 바와 같이, 제 1 트렌치(2a) 을 가지는 제 1 절연층(2)이 반도체 기판(1)상에 형성된다. 상기 기판(1)은 소자제조공정이 완료된 배선공정 전의 실리콘 웨이퍼로서, 그의 상면은 화학적 기계적 연마(chemical-mechanical polishing) 또는 에치백(etchback)에 의해 대체적으로 평탄하며, 상기 제 1 절연층(2)은 BPSG(boron-phosphossilica glass), SOG(spin on glass) 및 PE-TEOS (plasma ehancement tetra-ethyl-orthosilicate)등과 같은 층간절연물질로 구성된다.
만일 상기 제 1 절연층(2)이 기계적 특성이 나빠서 이후 증착될 금속에 대해 화학적 기계적 연마 공정을 적용하기 어려우면, 상기 제 1 절연층(2)상에 화학적 기계적 연마 공정에 대한 식각저지층으로서 실리콘산화막과 같은 절연층(미도시)을 화학기상증착법을 통해 형성하기도 한다.
이어, 상기 제 1 절연층(2)의 상면 및 상기 제 1 트렌치(2a) 내에 제 1 장벽금속층(3)이 형성되고, 상기 제 1 장벽금속층(3)상에 제 1 금속층(4)이 형성된다. 그 결과, 상기 제 1 트렌치(2a)은 상기 제 1 금속층(4)에 의해 체워진다.
상기 제 1 장벽금속층(3)은 Ti(titanium), Ti/TiN(titanium-nitride) 및 TiW(titanium-tungsten) 중 하나로 구성되고, 상기 제 1 금속층(4)은 구리(copper)로 구성된다.
도 2b 에 도시된 바와 같이, 제 1 배선층(5)이 상기 제 1 절연층(2)의 상면이 노출되도록 상기 제 1 장벽금속층(3) 및 상기 제 1 금속층(4)의 일부를 화학적 기계적 연마하여 제거함으로서 상기 제 1 트렌치(2a) 내에 형성된다.
이어, 제 2 절연층(6), 제 3 절연층(7) 및 제 4 절연층(8)이 상기 제 1 절연층(2) 및 상기 제 1 배선층(5)의 상면에 형성된다.
상기 제 2 절연층(6)은 메탈캡절연물질인 실리콘질화물로 구성되고, 상기 제 3 절연층(7)은 저유전율 절연물질로 구성되며, 상기 제 4 절연층(8)은 실리콘산화물로 구성된다. 통상적으로, 상기 저유전율 절연물질로는 HSQ(Hydrogen Silsesquoxane)을 사용한다.
도 2c 에 도시된 바와 같이, 제 2 트렌치(7a)은 상기 제 1 배선층(5)에 대응하는 상기 제 3 및 제 4 절연층(7)(8)의 일부가 감광막패턴(미도시)을 마스크로 사용하는 반응성이온에칭(reaction ion etching)에 의해 제거됨으로서 상기 제 3 절연층(7)에 형성된다. 상기 에칭공정시, 상기 제 2 절연층(6)은 식각저지층의 역할을 한다.
이후, 상기 제 2 트렌치(7a)내에 노출된 상기 제 2 절연층(6)의 일부는 산소플라즈마를 이용한 반응성이온에칭에 의해 제거된다. 그 결과, 상기제 2 트렌치(7a)내에 노출된 상기 제 3 절연층(7)의 측면이 수축해진다.
이러한 수축은 제 3 절연층(7)으로서 HSQ와 같은 저유전율 절연물질을 사용하였을 때, 반응성이온에칭 공정동안 HSQ의 수소성분과 산소플라즈마의 산소성분이 결합하기 때문에 일어난다.
도 2d 에 도시된 바와 같이, 제 2 장벽금속층(9)이 상기 제 4 절연층(8)의 상면 및 상기 제 2 트렌치(7a)내에 형성되고, 제 2 금속층(10)이 상기 제 2 장벽금속층(9)상에 형성된다. 그 결과, 상기 제 2 트렌치(7a)이 상기 제 2 금속층(10)에 의해 채워지게 된다. 상기 제 2 장벽금속층(9)은 Ti, Ti/TiN 및 TiW 중 하나로 구성되고, 상기 제 2 금속층(10)은 구리로 구성된다.
도 2e 에 도시된 바와 같이, 제 2 배선층(11)이 상기 제 4 절연층(8)의 상면이 노출되도록 상기 제 2 금속층(10)을 화학적 기계적 연마함으로서 제 2 트렌치(7a)내에 형성된다. 그 결과, 상기 제 2 배선층(11)은 상기 제 1 배선층(5)에 연결되지만, 상기 제 2 트렌치(7a)내의 중앙에 상기 제 3 절연층(7)의 수축에 기인하는 보이드(void)가 발생하게 된다.
상기 화학적 기계적 연마 공정동안, 상기 제 4 절연층(8)은 식각저지층으로서 역할을 한다.
상기한 바와 같은 종래 배선 형성방법은,
첫 번째, 도 2c 에 도시된 바와 같이, 배선간의 연결을 위해 제 2 절연층(실리콘질화층)(6)의 일부를 에칭하여 제거할 때, 제 2 트렌치(22a)내에 노출된 제 3 절연층(HSQ층)(7)의 측면이 수축하는 보잉(vowing)현상이 발생하고,
두 번째, 도 2e 에 도시된 바와 같이, 제 2 트렌치(22a)내의 중앙에 제 3 절연층(22)의 수축현상에 기인한 보이드가 발생하여 배선의 양산성 및 신뢰성이 저하되고,
세 번째, 제 2 트렌치내에 제 2 배선층을 형성하기 위해, 제 2 금속층뿐만 아니라 제 2 장벽금속층을 화학적 기계적 연마하여 제거할 때, 2가지의 슬러리(slurry) 및 2 가지의 공정조건을 적용해야 하기 때문에 공정이 복잡해지는 문제점이 있었다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 배선을 위해 저유전율 절연막에 형성되는 트렌치의 측벽프로파일이 후속 공정을 거치는 동안에도 원래의 측벽프로파일이 그대로 유지되도록 트렌치의 측벽상에 측벽스페이서를 형성하여 배선의 양산성과 신뢰성을 향상시키는 반도체 소자의 배선 형성방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 배선 형성방법은 반도체 기판상에 제 1 트렌치을 가진 제 1 절연층을 형성하는 공정과; 상기 제 1 트렌치내에 제 1 배선층을 형성하는 공정과; 상기 제 1 절연층 및 상기 제 1 배선층의 상면에 제 2 절연층을 형성하는 공정과; 상기 제 2 절연층상에 제 2 트렌치를 가진 제 3 절연층을 형성하는 공정과; 상기 제 2 트렌치의 양측벽상에 측벽스페이서를 형성하는 공정과; 상기 제 2 트렌치내에 노출된 상기 제 2 절연층의 일부를 제거하는 공정과; 상기 제 2 트렌치내에 제 2 배선층을 형성하는 공정을 구비하여 이루어진 것을 특징으로 한다.
상기 제 1 배선층은 상기 제 1 절연층의 상면 및 상기 제 1 트렌치내에 제 1 장벽금속층을 형성하는 공정과; 상기 제 1 트렌치을 채우기 위해 상기 제 1 장벽금속층상에 제 1 금속층을 형성하는 공정과; 상기 제 1 절연층의 상면이 노출되도록 상기 제 1 장벽금속층 및 상기 제 1 금속층을 화학적 기계적 연마하여 제거하는 공정을 포함하여 이루어진다.
상기 제 2 배선층은 상기 제 2 트렌치을 채우기 위해 상기 제 3 절연층의 상면 및 상기 제 2 트렌치내에 제 2 금속층을 형성하는 공정과; 상기 제 3 절연층의 상면이 노출되도록 상기 제 2 금속층을 화학적 기계적 연마하여 제거하는 공정을 포함하여 이루어진다.
도 1 은 저유전율 층간절연물질인 HSQ의 결정구조를 도시한 입체도.
도 2a 내지 도 2e 는 종래 반도체 배선 형성방법을 공정순서에 따라 도시한 종단면도.
도 3a 내지 도 3e 는 본 발명에 따른 반도체 배선 형성방법을 공정순서에 따라 도시한 종단면도.
**도면의주요부분에대한부호설명**
20 : 기판22 : 제 1 절연층
22a : 제 1 트렌치24 : 제 1 장벽금속층
26 : 제 1 금속층28 : 제 1 배선층
30 : 제 2 절연층 32 : 제 3 절연층
32a : 제 2 트렌치34 : 제 4 절연층
36 : 제 2 장벽금속층36a : 측벽스페이서
38 : 제 2 금속층40 : 제 2 배선층
이하, 본 발명에 따른 반도체 소자의 배선 형성방법을 설명한다.
도 3a 내지 도 3g 는 본 발명에 따른 반도체 소자의 배선 형성방법을 도시하는 단면도들이다.
도 3a에 도시된 바와 같이, 제 1 트렌치(22a) 을 가지는 제 1 절연층(22)이 반도체 기판(20)상에 형성된다. 상기 기판(20)은 소자제조공정이 완료된 배선공정 전의 실리콘 웨이퍼로서, 그의 상면은 화학적 기계적 연마 또는 에치백에 의해 대체적으로 평탄하며, 상기 제 1 절연층(22)은 화학기상증착법에 의한 산화물(oxide), BPSG, SOG 및 PE-TEOS 등과 같은 층간절연물질로 구성된다.
만일 상기 제 1 절연층(22)이 기계적 특성이 나빠서 이후 증착될 금속에 대해 화학적 기계적 연마 공정을 적용하기 어려우면, 상기 제 1 절연층(22)상에 화학적 기계적 연마 공정에 대한 식각저지층으로서 실리콘산화막과 같은 절연층(미도시)을 화학기상증착법을 통해 형성하기도 한다.
이어, 상기 제 1 절연층(22)의 상면 및 상기 제 1 트렌치(22a) 내에 제 1 장벽금속층(24)이 형성되고, 상기 제 1 장벽금속층(24)상에 제 1 금속층(26)이 형성된다. 그 결과, 상기 제 1 트렌치(22a) 을 상기 제 1 금속층(26)에 의해 체워진다.
상기 제 1 장벽금속층(24)은 TiN, Ta, TaN, WNx 및 상기 각 물질의 조합 중 하나로 구성되고, 상기 제 1 금속층(26)은 구리로 구성된다.
도 3b 에 도시된 바와 같이, 제 1 배선층(28)이 상기 제 1 절연층(22)의 상면이 노출되도록 상기 제 1 장벽금속층(24) 및 상기 제 1 금속층(26)의 일부를 화학적 기계적 연마하여 제거함으로서 상기 제 1 트렌치(22a) 내에 형성된다.
이어, 제 2 절연층(30), 제 3 절연층(32) 및 제 4 절연층(34)이 상기 제 1 절연층(22) 및 상기 제 1 배선층(28)의 상면에 형성된다.
상기 제 2 절연층(30)은 메탈캡절연물질인 실리콘질화물로 구성되고, 상기 제 3 절연층(32)은 저유전율 절연물질로 구성되며, 상기 제 4 절연층(34)은 실리콘산화물로 구성된다. 통상적으로, 상기 저유전율 절연물질로는 HSQ(Hydrogen Silsesquoxane)을 사용한다.
도 3c 에 도시된 바와 같이, 제 2 트렌치(32a)은 상기 제 1 배선층(28)에 대응하는 상기 제 3 및 제 4 절연층(32)(34)의 일부가 감광막패턴(미도시)을 마스크로 사용하는 반응성이온에칭에 의해 제거됨으로서 상기 제 3 절연층(32)에 형성된다. 상기 에칭공정시, 상기 제 2 절연층(30)은 식각저지층의 역할을 한다.
이어, 제 2 장벽금속층(36)이 상기 제 4 절연층(34)의 상면 및 상기 제 2 트렌치(32a)내에 형성된다. 측벽스페이서(sidewall spacer)(36a)가 상기 제 2 트렌치(32a)의 양측벽(side wall)상에 형성된다. 상기 제 2 장벽금속층(36)은 TiN, Ta(tantalum), TaN(tantalum-nitride), WNx(tungsten-nitride) 및 상기 각 물질의 조합 중 하나로 구성된다.
이어, 측벽스페이서(36a)가 상기 제 4 절연층(34)의 상면이 노출되도록 상기 제 2 장벽금속층(36)을 이방성식각하여 제거함으로서 상기 제 4 절연층(34)의 측면 및 상기 제 2 트렌치(32a)내에 양측벽상에 형성된다.
이어, 상기 제 2 트렌치(32a)내에 노출된 상기 제 2 절연층(30)의 일부가 산소플라즈마를 이용한 반응성이온에칭에 의해 제거된다. 그결과, 상기 제 1 배선층(28)의 일부가 상기 제 2 트렌치(32a)를 통해 노출된다.
상기 반응성이온에칭 공정 동안, 상기 측벽스페이서(36a)는 상기 제 2 트렌치(32a)내의 상기 제 2 절연층(30)의 측면이 산소플라즈마에 의해 손상되지 않도록 보호하는(방지하는) 보호막의 역할을 한다.
도 3d 에 도시된 바와 같이, 제 2 금속층(38)이 상기 제 4 절연층(34)의 상면 및 상기 제 2 트렌치(32a)내에 형성된다. 그 결과, 상기 제 2 트렌치(32a)이 상기 제 2 금속층(38)에 의해 완벽하게 채워지게 된다.
도 3e 에 도시된 바와 같이, 상기 제 2 배선층(40)이 상기 제 4 절연층(34)의 상면이 노출되도록 상기 제 2 금속층(38)을 화학적 기계적 연마함으로서 제 2 트렌치(32a)내에 형성된다. 상기 제 2 배선층(40)은 상기 제 1 배선층(28)에 연결된다. 상기 화학적 기계적 연마 공정동안, 상기 제 4 절연층(34)은 식각저지층으로서 역할을 한다.
본 발명에 따른 반도체 소자의 배선형성방법은 2층배선구조를 예로 들어 설명하였지만, 이에 한정되지 않고, 3층배선, 4층배선, ·······, (N-1)층배선, N층배선구조까지 적용될 것이다.
상기한 바와 같은 본 발명에 따른 반도체 소자의 배선 형성방법은,
첫 번째, 도 3c 에 도시된 바와 같이, 제 2 트렌치(32a)내의 양측벽상에 측벽스페이서(36a)를 형성한 후, 제 2 절연층(30)을 에칭하여 제거함으로서 제 2 트렌치(32a)내에 제 3 절연층(32)의 측면이 수축되는 것을 방지하고,
두 번째, 도 3e 에 도시된 바와 같이, 제 2 트렌치(32a)이 제 2 배선층(40)에 의해 완벽하게 채워짐으로서 배선의 양산성 및 신뢰성을 향상시키고,
세 번째, 측벽스페이서를 가진 제 2 트렌치내에 제 2 배선층을 형성할 때, 제 2 금속층만을 화학적 기계적 연마하여 제거함으로서 공정이 단순해지고,
네 번째, 측벽스페이서를 가진 트렌치내에 금속을 충진하기가 용이해지는 효과가 있다.

Claims (9)

  1. 반도체 기판(20)상에 제 1 트렌치(22a) 을 가진 제 1 절연층(22)을 형성하는 공정과;
    상기 제 1 트렌치(22a) 내에 제 1 배선층(28)을 형성하는 공정과;
    상기 제 1 절연층(22)의 상면 및 상기 제 1 배선층(28)의 상면에 제 2 절연층(30)을 형성하는 공정과;
    상기 제 2 절연층(30)상에 제 2 트렌치(32a)을 가진 제 3 절연층(32)을 형성하는 공정과;
    상기 제 2 트렌치(32a)내의 양측벽상에 측벽스페이서(36a)를 형성하는 공정과;
    상기 제 2 트렌치(32a)내에 노출된 상기 제 2 절연층(30)의 일부를 에칭하여 제거하는 공정과;
    상기 제 2 트렌치(32a)내에 제 2 배선층(40)을 형성하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 배선층(28)은 상기 제 1 절연층(22)의 상면 및 상기 제 1 트렌치(22a) 내에 제 1 장벽금속층(24)을 형성하는 공정과;
    상기 제 1 트렌치(22a) 을 채우기 위해 상기 제 1 장벽금속층(24)상에 제 1 금속층(26)을 형성하는 공정과;
    상기 제 1 절연층(22)의 상면이 노출되도록 상기 제 1 장벽금속층(24) 및 상기 제 1 금속층(26)을 화학적 기계적 연마하여 제거함으로서 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  3. 제 1 항에 있어서, 상기 측벽스페이서(36a)를 형성하기 전,
    상기 제 3 절연층(32)상에 제 4 절연층(34)을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  4. 제 1 항에 있어서, 상기 측벽스페이서(36a)는 상기 제 4 절연층(34)의 상면 및 상기 제 2 트렌치(32a)내에 제 2 장벽금속층(36)을 형성하는 공정과;
    상기 제 4 절연층(34)의 상면이 노출되도록 상기 제 2 장벽금속층(36)을 이방성 에칭하여 제거하는 공정을 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  5. 제 1 항에 있어서, 상기 제 2 배선층(40)은 상기 제 2 트렌치(32a)을 채우기 위해 상기 제 4 절연층(34)의 상면 및 상기 제 2 트렌치(32a)내에 제 2 금속층(38)을 형성하는 공정과;
    상기 제 4 절연층(34)의 상면이 노출되도록 상기 제 2 금속층(28)을 화학적 기계적 연마하여 제거하는 공정을 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  6. 제 2 또는 4 항에 있어서, 상기 제 1 및 제 2 장벽금속층(24)(36)은 TiN, Ta, TaN, WNx 및 상기 각 물질의 조합 중 하나로 구성된 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  7. 제 2 또는 5 항에 있어서, 상기 제 1 및 제 2 금속층(26)(38)은 구리로 구성된 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  8. 제 1 항에 있어서, 상기 제 2 절연층(30)의 일부는 산소플라즈마를 이용한 반응성이온에칭을 통해 제거되는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  9. 제 1 항에 있어서, 상기 제 1 절연층(22)은 화학기상증착법에 의한 산화물, BPSG, SOG 및 PE-TEOS 중 하나로, 상기 제 2 절연층(30)은 실리콘질화물로, 상기 제 3 절연층(32)은 저유전율 절연물질인 HSQ로 구성된 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1019990001660A 1999-01-20 1999-01-20 반도체 소자의 배선 형성방법 KR100300065B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990001660A KR100300065B1 (ko) 1999-01-20 1999-01-20 반도체 소자의 배선 형성방법
US09/362,898 US6242340B1 (en) 1999-01-20 1999-07-29 Method for forming an interconnection in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990001660A KR100300065B1 (ko) 1999-01-20 1999-01-20 반도체 소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20000051305A true KR20000051305A (ko) 2000-08-16
KR100300065B1 KR100300065B1 (ko) 2002-01-19

Family

ID=19571879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990001660A KR100300065B1 (ko) 1999-01-20 1999-01-20 반도체 소자의 배선 형성방법

Country Status (2)

Country Link
US (1) US6242340B1 (ko)
KR (1) KR100300065B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906306B1 (ko) * 2002-06-25 2009-07-07 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071557B2 (en) 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6365504B1 (en) * 1999-10-15 2002-04-02 Tsmc-Acer Semiconductor Manufacturing Corporation Self aligned dual damascene method
JP3781729B2 (ja) * 2003-02-26 2006-05-31 富士通株式会社 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349609A (en) * 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
US4872050A (en) * 1988-03-15 1989-10-03 Mitsubishi Denki Kabushiki Kaisha Interconnection structure in semiconductor device and manufacturing method of the same
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5739579A (en) 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
KR0136569B1 (ko) * 1992-10-24 1998-04-29 김주용 고집적 반도체 소자의 콘택홀 형성 방법
US5244837A (en) * 1993-03-19 1993-09-14 Micron Semiconductor, Inc. Semiconductor electrical interconnection methods
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
JPH09260384A (ja) * 1995-10-03 1997-10-03 Texas Instr Inc <Ti> 平坦な誘電体層の形成方法および多層配線パターン
US5658830A (en) * 1996-07-12 1997-08-19 Vanguard International Semiconductor Corporation Method for fabricating interconnecting lines and contacts using conformal deposition
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits
JP3250518B2 (ja) * 1998-04-15 2002-01-28 日本電気株式会社 半導体装置及びその製造方法
US6156648A (en) * 1999-03-10 2000-12-05 United Microelectronics Corp. Method for fabricating dual damascene

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906306B1 (ko) * 2002-06-25 2009-07-07 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법

Also Published As

Publication number Publication date
KR100300065B1 (ko) 2002-01-19
US6242340B1 (en) 2001-06-05

Similar Documents

Publication Publication Date Title
US6465888B2 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
KR100288496B1 (ko) 집적회로구조체의구리오염방지방법
US5702982A (en) Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
US6972259B2 (en) Method for forming openings in low dielectric constant material layer
KR100487948B1 (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
TWI610343B (zh) 具有楔形鑲嵌孔洞之半導體結構及其製造方法
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US6403461B1 (en) Method to reduce capacitance between metal lines
KR100772602B1 (ko) 라인과 바이어 도체에 대해 다른 재료를 갖는 이중 다마신인터커넥트 구조물
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US6194313B1 (en) Method for reducing recess for the formation of local interconnect and or plug trench fill for etchback process
US6495448B1 (en) Dual damascene process
KR100367734B1 (ko) 반도체 소자의 배선형성 방법
US8053357B2 (en) Prevention of post CMP defects in CU/FSG process
US6191025B1 (en) Method of fabricating a damascene structure for copper medullization
JP2003508896A (ja) 少なくとも１つのメタライゼーション面を有する集積回路の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
US8293638B2 (en) Method of fabricating damascene structures
KR100300065B1 (ko) 반도체 소자의 배선 형성방법
TWI578440B (zh) 導體插塞及其製造方法
JPH06112197A (ja) 半導体装置の電気的な接続体の形成方法及び該方法で作られた電気的な接続体を備えた半導体装置
TW202245193A (zh) 半導體結構及其製造方法
EP3817038A1 (en) A method for producing self-aligned gate and source/drain via connections for contacting a fet transistor
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
US6403471B1 (en) Method of forming a dual damascene structure including smoothing the top part of a via

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee