KR20000050669A - 시간/주파수 발생 장치의 기준 클럭 점검 장치 - Google Patents

Abstract

본 발명은 코드 분할 다중 접속 방식 이동통신 시스템의 동기를 위한 기준 동기 시간 신호(PP2S)와 기준 클럭(19.6608MHz)을 발생하는 시간/주파수 발생 장치에서 발생되는 기준 클럭의 정상 여부를 점검하기 위한 시간/주파수 발생 장치의 기준 클럭 점검 장치에 관한 것으로, 이러한 본 발명은 기준 클럭의 클러킹 개수를 기준 동기 시간 신호의 한 주기 동안 카운팅하고, 이 기준 클럭 개수를 정상신호 판단을 위한 일정 개수와 비교하여 같지 않으면 기준 클럭이 비정상적인 신호라고 판단한 후 시스템 운용자에게 보고함으로써, 시스템 상태의 파악이 용이해지고 에러 복구가 수월해지도록 하는 효과가 있게 된다.

Description

시간/주파수 발생 장치의 기준 클럭 점검 장치{device for checking clock generated by time and frequency generating apparatus}

본 발명은 셀룰라(cellular) 이동통신 시스템, 개인 휴대 통신 시스템(Personal Communication System ; PCS)등 코드분할 다중 접속(Code Division Multiple Access ; CDMA)방식을 이용한 이동통신 시스템에 관한 것으로, 특히 시간/주파수 발생 장치의 기준 동기 시간동안 기준 클럭의 개수를 체크하여 기준 클럭의 정상 유무를 점검하는 시간/주파수 발생 장치의 기준 클럭 점검 장치에 관한 것이다.

일반적으로 시간/주파수 발생 장치는, GPS(Global Positioning System)수신기로부터 TOD(Time Of Day)와 10MHz 및 시간 클럭(1PPS)을 수신하여 기준 동기 시간 신호와 기준 클럭을 발생한다. 여기서, TOD는 매 짝수 초마다 출력되는 연,일,시,분,초 등 시간에 관한 정보이고, 10MHz는 기준클럭(19.6608MHz)을 발생시킬 때 분주의 기준이 되는 주파수이다. 그리고 시간 클럭(1 Pulse Per Second; 1PPS)은 매 초마다 발생되는 펄스신호이다. 또한 기준 동기 시간 신호(pulse per 2 seconds; PP2S)는 CDMA 시스템에서 호처리 동작의 동기 기준이 되는 시간 신호이고, 기준 클럭(19.6608MHz)은 CDMA 시스템에서 호처리 동작의 동기 기준이 되는 클럭 신호이다.

이러한 시간/주파수 발생 장치에서 발생되는 기준 동기 시간 신호와 기준 클럭에 따라 CDMA 이동통신 시스템은 망 동기를 이루어 시스템 전체의 동작을 수행한다.

일반적으로 시간/주파수 발생 장치(1)는 도1에 도시된 바와 같이, 기준 동기 시간 신호(PP2S)와 기준 클럭(19.6608MHz)을 채널 카드(2)로 발생한다. 그러면 채널 카드(2)는 이 PP2S와 기준 클럭을 동기의 기준으로 삼아 호처리를 수행한다.

이 기준 클럭이 정상적인 신호라면 기준 동기 시간 신호의 주기인 2초 동안 2 x 19.6608MHz = 39.3216MHz가 되어야 한다. 그러나 일반적인 시간/주파수 발생 장치(1)는 기준 클럭이 2초동안 클러킹(clocking)되는 개수를 체크하여 정상적인 신호인지를 점검하는 기능이 없다. 그렇기 때문에 어떤 동작의 오류로 인해 2초 동안 39321600번이 클러킹(clocking)되지 않은 비정상적인 기준 클럭이 시간/주파수 발생 장치(1)에서 발생되었더라도, 이 기준 클럭이 정상인지의 여부를 시간/주파수 발생 장치(1)는 알 수 없기 때문에, 이 비정상적인 기준 클럭을 채널 카드(2)로 전송한다.

이 비정상적인 기준 클럭에 의해 채널 카드(2)는 에러가 발생되어 호처리 동작을 수행하지 못하게 된다. 그리고 시스템 운용자는 에러가 발생된 채널 카드(2)에 시험 장비를 설치하여 에러의 원인을 검사한다. 이렇게 채널 카드(2)에서 에러가 발생되면 별도로 시험 장비를 설치하여 기준 클럭의 이상을 확인하고 그에 대한 조치를 취하게 되므로, 에러가 복구되기 전까지는 채널 카드(2)에서 호 처리가 수행되지 않게 되어 서비스가 중단되는 문제점이 있었다.

그리고 에러의 원인을 알아내기 위해 별도의 시험 장비를 설치해야 하므로 번거로운 문제도 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 시간/주파수 발생 장치의 기준 동기 시간동안 기준 클럭의 개수를 체크하여 기준 클럭의 정상 유무를 점검함으로써, 비정상적인 기준 클럭을 채널카드로 제공함으로 인해 발생되는 오류를 방지하여 시스템의 안정성을 향상시키는 시간/주파수 발생 장치의 기준 클럭 점검 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명은,

시스템 동기를 위한 기준 동기 시간 신호(PP2S)와 기준 클럭(19.6608MHz)을 발생하는 시간/주파수 발생 장치에서 발생된 기준 클럭의 클러킹 개수를 기준 동기 시간 신호의 주기마다 카운팅한다. 이 카운팅된 기준 클럭의 개수를 정상신호 판단을 위한 일정 개수와 비교하여, 같지 않으면 기준 클럭이 비정상적인 신호라고 판단한 후 시스템 운용자에게 보고한다. 그리고 기준 클럭의 개수가 정상 신호 판단을 위한 일정 개수와 같으면, 기준 클럭이 정상적인 신호라고 판단한다.

상기와 같은 본 발명은 시간/주파수 발생 장치에서 발생되는 기준 클럭의 정상 여부를 점검함으로써, 시스템의 상태 파악을 용이하게 할 수 있는 효과가 있다.

도 1은 일반적인 시간/주파수 발생 장치와 채널 카드의 블록구성도,

도 2는 본 발명에 의한 시간/주파수 발생 장치의 기준 클럭 점검 장치의 블록 구성도,

도 3은 도2의 프로세서에서 클럭 개수를 읽어들이기 위한 동작을 보인 타이밍도,

도 4는 도2의 프로세서에서 클럭을 점검하는 동작을 보인 흐름도.

＜도면의 주요 부분에 대한 부호의 설명＞

11:카운터 12:래치부

13:프로세서

이하, 상기와 같은 본 발명 시간/주파수 발생 장치의 기준 클럭 점검 장치를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

본 발명은 시간/주파수 발생 장치에서 발생되는 기준 동기 시간 신호는 정상적인 신호라고 가정하고, 이 기준 동기 시간 신호의 주기인 2초마다 기준 클럭의 개수가 정상인지를 체크하여 기준 클럭이 정상인지를 점검하는 것이다.

도2는 본 발명에 의한 시간/주파수 발생 장치의 기준 클럭 점검 장치의 블록 구성도이다.

이에 도시된 바와 같이, 시간/주파수 발생 장치(1)에서 발생되는 기준 동기 시간 신호에 따라 기준 클럭의 개수를 카운팅하는 카운터(11)와; 상기 카운터(11)에서 카운팅된 기준 클럭의 개수를 상기 기준 동기 시간 신호에 따라 래치(latch)하여 입출력 제어 신호에 따라 프로세서(13)로 출력하는 래치부(12)와; 상기 래치부(12)에서 래치된 기준 클럭의 개수를 입출력 제어신호에 따라 읽어들여 기준 클럭의 정상 여부를 판단하는 프로세서(13)로 구성된다.

이와 같이 구성된 본 발명에 의한 시간/주파수 발생 장치의 기준 클럭 점검 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

먼저 시간/주파수 발생 장치(1)에서 발생되는 기준 동기 시간 신호(19.6608MHz)는 카운터(11)의 클리어(clear)핀으로 입력되고, 기준 클럭(PP2S)은 카운터(11)의 입력핀으로 전송된다. 도3에 도시된 바와 같이, 기준 동기 시간 신호(b)가 액티브(active) 상태로 되면 카운터(11)는 클리어된 후, 기준 클럭(a)을 카운팅하기 시작한다. 이 카운팅 동작은 기준 동기 시간 신호(b)가 인액티브(inactive) 상태로 될 때까지 계속되어, 기준 동기 시간 신호(b)의 한 주기인 2초동안 기준클럭의 클러킹(clocking) 개수를 카운팅하게 된다.

그러다가 기준 동기 시간 신호(b)가 인액티브 상태가 되면, 카운터(11)는 카운팅된 기준 클럭 개수를 래치부(12)에 출력한다.

곧 이어 기준 동기 시간 신호(b)가 다시 액티브 상태가 되면, 래치부(12)는 이 기준클럭 개수를 래치하고, 카운터(11)는 클리어된 후 기준 클럭의 개수를 처음부터 다시 카운팅한다.

한편, 래치부(12)가 래치한 기준 클럭 개수는 프로세서(13)에서 입출력 제어신호(c)가 로우 액티브(low active)되면 프로세서(13)로 전송된다(ST10). 입출력 제어신호(c)는 프로세서(13)가 래치부(12)의 기준 클럭 개수를 읽어들일 수 있을 정도의 일정 시간 동안 액티브 상태가 된다.

이렇게 래치부(12)에서 래치된 기준 클럭 개수가 프로세서(13)로 입력되면, 프로세서(13)는 도4에 도시된 바와 같이, 기준 클럭 개수가 39321600과 같은지 비교한다(ST11). 이 기준 클럭 개수는 기준 동기 시간 신호의 한 주기인 2초동안 카운팅된 값이므로, 정상적인 기준 클럭(19.6608MHz)을 카운팅했다면, 기준 클럭 개수는 2 x 19660800 = 39321600 이 된다. 그래서 기준 클럭 개수가 39321600과 같다면 프로세서(13)는 기준 클럭이 정상적인 신호임을 알리는 신호를 발생한다(ST13). 그리고 다시 입출력 제어신호(c)를 액티브시켜 기준 동기 시간 신호의 다음 주기 동안 카운팅된 기준 클럭 개수를 래치부(12)로부터 읽어들인다(ST10).

그러나 기준 클럭 개수가 39321600과 같지 않다면, 프로세서(13)는 기준 클럭이 정상적인 신호가 아니라고 판단하고 비정상적인 신호임을 알리는 신호를 발생한다(ST12). 이렇게 프로세서(13)로부터 기준 클럭이 비정상적인 신호임을 알리는 신호가 발생되면, 시스템 운용자는 기준 클럭이 비정상임을 알고 그에 대한 조치를 취하게 되는 것이다. 따라서 시스템 운용자는 시스템 상태를 용이하게 파악할 수 있게 된다.

이상에서 살펴본 바와 같이, 본 발명에 의한 시간/주파수 발생 장치의 기준 클럭 점검 장치는, 시간/주파수 발생 장치에서 발생되는 기준 클럭(19.6608MHz)이 기준 동기 시간 신호의 한 주기동안 클러킹되는 개수를 카운팅하여 정상신호라고 판단하기 위한 일정 개수와 비교함으로써, 기준 클럭의 정상 여부를 점검할 수 있어 시스템의 상태 파악과 에러 복구를 신속하고 용이하게 해주는 효과가 있다.

그리고 정상적인 기준 클럭만을 채널 카드로 전송해줄 수 있게 되어, 비정상적인 기준 클럭 전송으로 인한 에러 발생률을 감소시킬 수 있는 효과도 있다.

Claims (2)

1. 시스템 동기를 위한 기준 동기 시간 신호와 기준 클럭을 발생하는 시간/주파수 발생 장치를 구비한 코드 분할 다중 접속 방식 이동통신 시스템에 있어서,

   상기 시간/주파수 발생 장치에서 발생되는 기준 동기 시간 신호에 따라 기준 클럭의 개수를 카운팅하는 카운터와;

   상기 카운터에서 카운팅된 기준 클럭의 개수를 상기 기준 동기 시간 신호에 따라 래치하는 래치부와;

   상기 래치부에서 래치된 기준 클럭 개수를 입출력 제어신호에 따라 읽어들여 기준 클럭을 점검하는 프로세서로 구성된 것을 특징으로 하는 시간/주파수 발생 장치의 기준 클럭 점검 장치
2. 제 1항에 있어서, 상기 프로세서는,

   상기 기준 클럭 개수를 정상 신호 판단을 위한 일정 개수와 비교하여 같지 않으면 상기 기준 클럭이 비정상이라고 판단하고, 상기 기준 클럭 개수가 상기 일정 개수와 같으면 상기 기준 클럭이 정상이라고 판단하는 것을 특징으로 하는 시간/주파수 발생 장치의 기준클럭 점검 장치.