KR20000049169A - 라인 더블링을 이용하여 온스크린 디스플레이 메시지를 생성하는장치 및 그 방법 - Google Patents

라인 더블링을 이용하여 온스크린 디스플레이 메시지를 생성하는장치 및 그 방법 Download PDF

Info

Publication number
KR20000049169A
KR20000049169A KR1019990703264A KR19997003264A KR20000049169A KR 20000049169 A KR20000049169 A KR 20000049169A KR 1019990703264 A KR1019990703264 A KR 1019990703264A KR 19997003264 A KR19997003264 A KR 19997003264A KR 20000049169 A KR20000049169 A KR 20000049169A
Authority
KR
South Korea
Prior art keywords
osd
header
bitstream
line
data
Prior art date
Application number
KR1019990703264A
Other languages
English (en)
Other versions
KR100413869B1 (ko
Inventor
녹스마이클드웨인
딘위디아론할
Original Assignee
크리트먼 어윈 엠
톰슨 콘슈머 일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22255962&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20000049169(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 크리트먼 어윈 엠, 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 filed Critical 크리트먼 어윈 엠
Publication of KR20000049169A publication Critical patent/KR20000049169A/ko
Application granted granted Critical
Publication of KR100413869B1 publication Critical patent/KR100413869B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/24Generation of individual character patterns
    • G09G5/26Generation of individual character patterns for modifying the character dimensions, e.g. double width, double height
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/10Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 복수의 양자택일적인 OSD 픽셀 라인을 정의하는 OSD 데이타를 갖는 OSD 비트스트림을 구성함으로써 OSD 메시지를 생성하는 장치 및 그 방법에 관한 것이다. OSD 비트스트림은 OSD 헤더 및 OSD 데이타를 포함한다. OSD 유닛은 디코딩/디스플레이 시스템의 프로세서에 의해 프로그램되는 OSD 헤더로부터의 픽셀 제어 정보를 검색한다. OSD 헤더는 OSD 유닛의 컬러 팔레트를 프로그램하고 OSD 데이타의 처리에 관한 명령을 제공하도록 사용되는 정보를 포함한다. "라인 더블링 모드"가 OSD 헤더 내에서 인에이블되면, OSD 유닛은 OSD 영역용의 비디오의 다음 라인 상에 각각의 OSD 라인을 반복한다.

Description

라인 더블링을 이용하여 온스크린 디스플레이 메시지를 생성하는 장치 및 그 방법{APPARATUS AND METHOD FOR GENERATING ON-SCREEN-DISPLAY MESSAGES USING LINE DOUBLING}
온스크린 디스플레이 메시지는 사용자에게 전자 제품의 사용 방법 및 구성에 걸쳐 안내하기 위한 메뉴와 같은 대화형 정보를 제공함으로써 소비자 전자 제품에 있어서 중요한 역활을 한다. OSD의 다른 중요한 특징은 폐쇄 자막 및 채널 로고 디스플레이를 제공할 수 있다는 점이다.
그러나, 디지탈 비디오 기술의 최근 표준은 OSD 메시지를 생성하여 디스플레이함에 있어서 현저하게 증가되고 있는 문제점을 갖고 있다. 예를 들어, 고선명 텔레비젼(HDTV) 방식에서는 4개의 "윈도우" 내에 최대 216개의 문자를 디스플레이하도록 규정하고 있으나, 현재의 NTSC 방식에서는 하나의 "윈도우" 내에 최대 128개의 문자를 디스플레이하도록 규정하고 있다. 이러한 새로운 규정은 텔레비젼 신호들(예를 들어, HDTV, NTSC, MPEG 등)을 디코드하여 디스플레이하기 위해 사용되는 디코딩/디스플레이 시스템에 대해서 입력되는 인코드된 데이타 스트림을 디코드하여 디코드된 데이타를 최소의 지연으로 디스플레이 시스템에 제공해야 한다는 극심한 제약이 가해진다. OSD 메시지가 비디오 데이타와 함께 디스플레이(오버레이)되어야 하므로, 디코딩/디스플레이 시스템의 마이크로 프로세서는 메모리 대역폭의 일부분을 OSD 기능을 수행하도록 할당하여야 하고, 이로써 디코딩/디스플레이 시스템의 메모리 대역폭 요구량 및 전체적인 연산 오버헤드를 증가시킨다.
그러므로, 디코딩/디스플레이 시스템의 하드웨어 요구량, 예를 들어 메모리 대역폭을 증가시키지 않고서도 OSD 메시지를 생성할 수 있는 방법 및 장치가 요구된다.
본 발명은 "라인 더블링 모드"를 이용하여 온스크린 디스플레이(OSD) 메시지를 생성하는 장치 및 방법에 관한 것으로, 특히 OSD 영역용의 비디오의 다음 라인 상에 각각의 OSD 라인을 반복함으로써 디코딩/디스플레이 시스템의 메모리 대역폭 요구량을 감소시키는 방법 및 장치에 관한 것이다.
도 1은 본 발명의 특징에 따른 OSD 유닛을 포함하는 디코딩/디스플레이 시스템의 블록도이다.
도 2는 라인 더블링 모드를 사용하는 샘플 OSD 픽셀 비트스트림의 구조를 개시하는 블록도이다.
도 3은 유효한 OSD 비트스트림을 라인 더블링 모드로 구성하기 위한 방법을 예시하는 흐름도이다.
본 발명은 각각의 OSD 라인을 반복하기 위해 OSD 헤더 내의 명령으로 유효한 OSD 비트스트림을 구성함으로써 OSD 메시지를 생성하는 장치 및 그 방법에 관한 것이다.
특히, 본 발명에 의하면, OSD 유닛은 기억 소자로부터 OSD 비트스트림을 검색한다. OSD 비트스트림은 OSD 헤더 및 OSD 데이타를 포함한다. OSD 헤더는 OSD 유닛의 컬러 팔레트를 프로그램하고 OSD 데이타의 처리에 관한 명령을 제공하기 위해 사용되는 제어 정보를 포함한다. 이 제어 정보는 디코딩/디스플레이 시스템의 프로세서에 의해 프로그램된다. "라인 더블링 모드"가 OSD 헤더에서 인에이블되면, OSD 유닛은 각각의 OSD 라인이 반복되도록 OSD 데이타를 반복할 것이다. OSD 라인은 OSD 영역 내의 OSD 픽셀의 라인을 나타낸다. 그러므로, OSD 유닛은 OSD 데이타의 "x" 라인들을 수신하여 OSD 데이타의 "2x" 라인들을 디스플레이한다.
본 발명의 이러한 특징 및 기타 특징을 첨부 도면을 참조하여 설명한다.
도 1은 텔레비젼 신호용의 디코딩/디스플레이 시스템(100)(이후, 디코딩 시스템으로 지칭함)의 블록도를 도시한다. 디코딩 시스템은 프로세서(130), 랜덤 액세스 메모리(RAM: 140), 리드-온리 메모리(ROM: 142), OSD 유닛(150), 비디오 디코더(160) 및 합성기(mixer: 170)를 포함한다. 합성기(170)의 출력은 경로(180)를 경유하여 디스플레이 장치(190)에 접속된다.
본 발명은 MPEG 표준, 즉 ISO/IEC 국제 표준 11172(1991)(일반적으로 MPEG-1 포맷으로 지칭됨) 및 13818(1995)(일반적으로 MPEG-2 포맷으로 지칭됨)에 따라 설명된다. 그러나, 본 발명에 익숙한 자라면 본 발명을 상이한 인코딩/디코딩 포맷을 이용하는 다른 디코딩 시스템에도 적용할 수 있다는 것을 이해할 수 있을 것이다.
바람직한 실시예에서, 디코딩 시스템(100)은 각종 데이타 스트림(비트스트림)(120)의 실시간 오디오 및 비디오 압축해제를 수행한다. 비트스트림(120)은 MPEG-1 및 MPEG-2 표준에 부합하여 인코드되는 오디오 및 비디오 기본 스트림을 포함할 것이다. 인코드된 비트스트림(120)은 디코더(도시 생략)에 의해 생성되고, 통신 채널을 통해 디코딩 시스템에 전송된다. 인코드된 비트스트림은 복수의 이미지의 코드화된 표현을 포함하며, 예를 들어 멀티미디어 데이타 스트림과 같은 이들 이미지와 관련된 오디오 정보를 포함할 것이다. 멀티미디어 소스는 HDTV 방송국, 비디오 디스크, 케이블 텔레비젼 방송국 등이 될 것이다. 그 결과, 디코딩 시스템(100)은 인코드된 비트스트림을 디코드하고 관련 오디오 정보에 동기하여 디스플레이(190) 상에 표현하기 위한 복수의 디코드된 이미지를 생성한다. 그러나, 본 발명은 디코딩 시스템(100)의 오디오 디코딩 기능과 전혀 관련이 없으므로 이에 대해서는 설명하지 않는다.
특히, 프로세서(130)는 비트스트림(120) 및 비트스트림(110)을 입력으로서 수신한다. 비트스트림(110)은 비트스트림(120)에 포함되지 않는 각종의 제어 신호 또는 기타 데이타 스트림을 포함할 것이다. 예를 들어, 채널 디코더 또는 전송 유닛(도시 생략)이 전송 채널과 디코딩 시스템(100) 사이에 채용되어 데이타 패킷의 데이타 스트림 또는 제어 스트림으로의 구문분석(parse) 및 경로지정(route)이 효율적으로 시행되도록 할 것이다.
바람직한 실시예에서, 프로세서(130)는 제어 데이타를 비디오 디코더(160) 및 OSD 유닛(150)에 제공하는 기능, 메모리에 대한 액세스를 관리하는 기능 및 디코드된 이미지의 디스플레이를 제어하는 기능을 포함한 각종의 제어 기능(이러한 기능만으로 제한되지는 않음)을 수행한다. 본 발명이 단일 프로세서를 설명하고 있지만, 본 발명에 익숙한 자라면 프로세서(130)에는 예를 들어 메모리 제어기, 마이크로 프로세서 인터페이스 장치 등의 특정 기능을 관리하기 위한 각종 전용 장치가 포함되는 것으로 이해할 수 있을 것이다.
프로세서(130)는 비트스트림(120)을 수신하고, 비디오 디코더(160)를 통해 데이타 패킷을 메모리(140)에 기입한다. 비트스트림은 메모리 데이타 버스를 통해 메모리에 전송되기 전에 선입선출(FIFO) 버퍼(도시 생략)를 선택적으로 통과할 것이다. 더욱이, 프로세서(130)에 의해 독단적으로 사용되는 다른 메모리(도시 생략)가 있다.
메모리(140)는 압축된 데이타, 디코드된 이미지 및 OSD 비트 맵을 포함하는 복수의 데이타를 저장하기 위해 사용된다. 이와 같이, 메모리는 일반적으로 예를 들어 압축된 데이타를 저장하기 위한 비트 버퍼, OSD 비트 맵을 저장하기 위한 OSD 버퍼, 이미지의 프레임을 저장하기 위한 각종 프레임 버퍼 및 디코드된 이미지를 저장하기 위한 디스플레이 버퍼 등의 각종 버퍼에 맵핑된다.
MPEG 표준에 따라, 비디오 디코더(160)는 메모리내의 인코드된 이미지를 재구성하기 위해 메모리(140)내의 압축된 데이타를 디코드한다. 일부 경우, 디코드된 이미지는 이미지의 인코드에 사용된 압축 기술에 따라 실제 이미지를 생성하기 위해(예를 들어, 움직임 보상된 이미지의 디코딩을 용이하게 하기 위해) 저장된 기준 이미지에 가산되는 차분 신호이다.
마찬가지로, OSD 유닛(150)은 OSD 비트 맵 또는 OSD 스펙을 저장하기 위해 메모리(140)를 사용한다. OSD 유닛에 의해 사용자(제조업체)는 디코드된 이미지 상에 중첩될 수 있는 각 필드에 대한 비트 맵을 정의할 수 있다. OSD 비트 맵은 특수한 소비자 전자장치의 구성 및 옵션에 관련되는 예를 들어 ROM 등의 저장 장치에 저장되는 정보를 포함할 것이다. 이와 달리, OSD 비트 맵은 케이블 텔레비젼, 비디오 디스크 등으로부터 전송되는 폐쇄 자막 및 채널 로고와 관련한 정보를 포함할 수도 있다. OSD 비트 맵은 프로그램 가능한 지점의 영역(일반적으로 직사각 형태) 및 크기의 세트로서 정의되며, 프로그램 가능한 지점의 영역 및 크기의 각각은 이용가능한 컬러의 고유 팔레트를 갖는다.
OSD 비트 맵은 사용자에 의해 이 용도로 할당된 메모리(140)의 OSD 버퍼 내에 기입된다. 그러나, 본 기술 분야에 익숙한 자라면 ROM(142) 또는 기타 등가의 저장 장치가 이러한 기능을 담당할 수도 있다는 것을 이해하고 있을 것이다.
특정 이미지 또는 프레임에 대해 OSD 기능이 인에이블될 때, 프로세서(130)는 OSD 비트스트림을 구성하기 위해 메모리(140) 내의 데이타를 조작한다. OSD 비트스트림은 OSD 헤더 및 OSD 데이타(OSD 픽셀을 정의하는 데이타)를 포함하고 있다.
특히, 프로세서(130)는 메모리(140) 내의 OSD 헤더를 프로그램(포맷 및 저장)한다. OSD 헤더는 상단(top) 및 하단(bottom)의 OSD 필드 비트 맵의 위치에 관한 정보와, 팔레트 데이타에 관한 정보와, 다음 헤더 블록에 대한 포인터에 관한 정보와, OSD 해상도, 컬러 및 압축을 포함하는 각종 디스플레이 모드에 관한 정보를 포함하고 있다. OSD 헤더가 프로그램될 때, 프로세서(130)는 특정 실시에 따라 메모리내의 OSD 데이타를 조작할 것이다. 예를 들어, OSD 데이타는 하술되는 트루 컬러 모드와 같은 선택된 모드에 따라 포맷화된다. 이와 달리, 프로세서는 저장된 OSD 데이타가 OSD 비트스트림을 형성하기 위해 수정없이 검색되는 메모리내의 OSD 데이타에 대한 포인터를 이용하여 OSD 헤더를 간단하게 프로그램할 수도 있다.
그리고나서, 프로세서(130)는 예를 들어 OSD가 활성화 상태라는 등의 인에이블 상태를 OSD 유닛(150)에 보고하고, 이 OSD 유닛(150)은 메모리(140) 내에 저장된 OSD 비트스트림에 대한 액세스를 프로세서(130)에 요청함으로써 응답한다. OSD 비트스트림은 관련 OSD 데이타가 각각 후속되는 OSD 헤더를 OSD 유닛이 판독할 때 형성 및 검색된다. OSD 비트스트림을 검색한 후, OSD 유닛은 OSD 헤더내의 명령 또는 선택된 모드에 따라 OSD 픽셀 데이타를 처리한다. 그 후, OSD 유닛은 한쌍의 디스플레이 카운터(도시 생략)가 OSD 정보(메시지)를 삽입하기 위한 디스플레이 상의 정확한 위치를 식별하는 카운트값에 도달할 때까지 대기한다. 정확한 위치가 식별되면, OSD 유닛은 그 출력을 합성기(170)에 제공한다. OSD 유닛(150)의 출력은 온스크린 디스플레이의 각각의 휘도 및 색도 성분을 표현하는 디지탈 워드의 스트림 또는 시퀀스이다. 이해될 수 있는 OSD 디스플레이를 생성하기 위해 OSD 유닛을 통과하는 필요 데이타 흐름(OSD 비트스트림)을 유지하도록 요구될 때, 새로운 메모리 액세스가 요청된다. 현재 OSD 영역에 대한 OSD 픽셀 데이타의 최종 바이트가 메모리로부터 판독될 때, 다음 OSD 헤더가 판독되고, 현재 프레임에 대한 최종 OSD 영역에 걸쳐 처리가 반복된다.
본 기술 분야에 익숙한 자라면 전술된 바와 같이 OSD 비트스트림을 구성하고 검색하는 순서를 수정할 수 있다는 것을 이해하고 있을 것이다. 예를 들어, OSD 헤더는 프로세서가 OSD 데이타를 포맷하고 있을 때 메모리로부터 독출되거나, 전체 OSD 비트스트림을 검색하지 않고서도 OSD 유닛에 의해 OSD 메시지로서 처리 및 디스플레이될 수 있다.
OSD 픽셀 데이타가 디코드된 이미지 상에 중첩되므로, 합성기(170)는 디코드된 이미지를 OSD 픽셀 데이타와 선택적으로 혼합 또는 다중화할 것이다. 즉, 합성기(170)는 OSD 픽셀, 디코드된 이미지의 픽셀 또는 이 두가지 유형의 픽셀의 조합(혼합)을 각각의 픽셀 위치에 디스플레이하기 위한 성능을 갖는다. 이 성능은 디코드된 이미지 상에의 폐쇄 자막의(OSD 픽셀 데이타만의) 디스플레이 또는 투명한 채널 로고(OSD 픽셀과 디코드된 이미지 픽셀의 조합)의 디스플레이를 가능하게 한다.
비디오 디코더(160) 및 OSD 유닛(150)은 모두 각각의 휘도 및 색도 성분을 표현하는 디지탈 워드의 스트림 또는 시퀀스를 형성한다. 비디오 성분을 나타내는 디지탈 워드의 시퀀스는 합성기(170)를 통해 디지탈/아날로그 변환기(DAC)(185)에 인가된다. 휘도 및 색도를 표현하는 디지탈 워드는 DAC 의 각 섹션에 의해 아날로그 휘도 및 색도 신호로 변환된다.
OSD 유닛(150)은 활성 비디오 영역의 크기 및 위치에 무관하게 디스플레이 스크린의 임의의 부분에 걸쳐 사용자 정의된 비트 맵을 디스플레이하도록 사용될 수 있다. 이 비트 맵은 각 필드에 대해 독립적으로 정의되고, OSD 영역의 집합(collection)으로서 특정될 수 있다. 영역은 간혹 그 경계에 의해 그리고 그 내용물(content)을 정의하는 비트 맵에 의해 특정된 직사각 영역이 된다. 비트 맵은 각각의 OSD 라인이 OSD 영역 내의 OSD 픽셀의 라인을 표현하는 복수의 OSD 라인으로 디스플레이된다. 각 영역은 그 영역 내에서 사용될 수 있는 복수의 컬러(예를 들어, 4 또는 16 컬러)를 정의하는 팔레트와 그것을 관련시킨다. 필요에 따라, 이들 컬러 중의 한 컬러가 뚜명하게 될 수 있어 전술된 바와 같이 처음부터 끝까지 배경이 보여지도록 할 수 있다.
그러나, 프레임에 대한 OSD 기능을 처리하는 것은 프로세서(130)의 연산 오버헤드가 증가되고, 특히 프로세서(130)가 비디오 디코더(160) 및 OSD 유닛(150) 모두로부터의 메모리 요청을 서비스해야만 하므로 프로세서의 메모리 대역폭에 그심한 제약이 가해진다. 이에 따라, 본 발명은 라인 더블링 모드를 시행함으로써 OSD 비트스트림의 크기를 감소시킨다. 각각의 OSD 라인을 반복함으로써, 메모리(140)로부터 판독되어야 하는 OSD 데이타의 양은 50% 정도 감소된다. 예를 들어, 메모리(140)에 OSD 데이타의 5개 라인을 위치시키고 라인 더블링 모드를 참(true)으로 설정함으로써, OSD 유닛(150)은 디스플레이 출력 상의 OSD 영역 내에 10개의 라인을 발생한다.
도 2는 라인 더블링 모드를 사용하는 샘플 OSD 비트스트림(200)의 구조를 예시한다. OSD 비트스트림은 OSD 데이타(220)가 각각 후속되는 복수의 OSD 헤더(210)를 포함한다. 일실시예에서, 헤더는 임의의 수의 64-비트 OSD 데이타(비트 맵) 워드가 후속되는 5개의 64-비트 워드로 구성된다. OSD 헤더(210)는 OSD 영역 좌표(214)에 관한 정보, 특수 OSD 영역에 대한 팔레트(216)의 각종 엔트리 및 각종 기능 코드(비트)(212)를 포함하고 있다. 본 기술 분야에 익숙한 자라면 OSD 헤더를 어떠한 길이로도 구성할 수 있다는 것을 이해할 것이다. 헤더 길이를 더 길게 하면 더 많은 엔트리를 갖는 팔레트와 같은 더 많은 정보 및 옵션을 제공할 수 있지만 더 높은 연산 오버헤드를 초래하여 OSD 기능을 시행하기 위해 더 많은 판독 및 기입 사이클이 요구된다. 실제로, OSD 헤더의 내용물은 특정 실시예에 대한 예시일뿐으로 도 2에 도시된 바와 같이 특정 배열로 제한되지 않는다.
OSD 영역 좌표(214)는 OSD 영역의 좌측 및 우측 에지의 위치, 즉 행의 개시 및 정지 위치와 열의 개시 및 정지 위치를 포함하고 있다. 인터레이스 디스플레이를 위해, 영역 좌표는 대응하는 OSD 영역에 대한 상단 및 하단의 필드 픽셀 비트 맵의 위치(포인터)를 포함한다. 최종적으로, OSD 영역 좌표(214)는 메모리 내의 다음 헤더 블록에 대한 포인터를 포함한다.
팔레트(216)는 각각의 엔트리가 OSD 픽셀에 대한 색도 및 휘도 레벨의 표현을 포함하는 복수의 엔트리를 포함하고 있다. 팔레트 정보(216)는 OSD 팔레트를 프로그램하기 위해 사용된다. 각각의 OSD 헤더가 팔레트 정보(216)를 포함하고 있기 때문에, 이용가능한 컬러는 각각의 OSD 헤더 및 그 관련 OSD 데이타 바이트에 대해 선택적으로 변경될 수 있다.
기능 코드(비트)(212)는 디스플레이 옵션 및 OSD 비트스트림 옵션 등을 포함한 각종 모드에 관한 정보를 포함하고 있다. 바람직한 실시예에서, 기능 비트는 "라인 더블링 모드" 가 인에이블되는지의 여부를 나타내기 위한 단일 비트를 포함한다. 라인 더블링 모드가 인에이블될 때, OSD 유닛은 각각의 OSD 라인이 반복되도록 OSD 데이타를 반복할 것이다. 이에 따라, 프로세서(130)는 OSD 데이타의 1/2만을 발생하도록 요구된다. 즉, OSD 비트스트림의 크기가 대략 50% 로 감소된다.
OSD 데이타(220)는 좌에서 우로 그리고 위에서 아래의 순서로 비트 맵 데이타를 포함하고 있다. OSD 데이타는 일반적으로 비트 맵 이미지 내의 각 픽셀용의 OSD 팔레트에 대한 컬러 인덱스를 정의하기 위해 사용된다. 바람직한 실시예에서, "라인 더블링 모드" 가 인에이블되면, OSD 데이타(220)는 복수의 OSD 라인(OSD 픽셀 라인)에 의해 표현되는 복수의 데이타 바이트를 정의한다. OSD 라인의 길이는 OSD 영역의 크기에 좌우된다. 각각의 OSD 라인은 OSD 영역 내의 OSD 픽셀의 단일 수평 라인을 디스플레이하기 위해 OSD 유닛(150)에 대한 충분한 OSD 데이타를 포함한다. 각각의 OSD 라인을 반복함으로써, OSD 비트스트림은 하나 걸러의 OSD 라인(양자택일적인(alternating) OSD 픽셀 라인)(예를 들어, 도 2에 예시된 바와 같은 라인 1, 3, 5, 7,...)을 위한 OSD 데이타를 운반한다.
이 모드의 동작에 의해 프로세서(130)는 OSD 비트스트림이 모든 OSD 라인에 대한 OSD 데이타를 운반하는 정상 디스플레이 모드에 비해 2:1의 압축비를 얻을 수 있따. 이러한 절감 효과는 OSD 영역이 특히 더 큰 경우에 더욱 현저하다. 라인 더블링 모드에서, OSD 디스플레이 해상도는 각각의 연속쌍의 수평 OSD 라인이 동일 정보를 디스플레이하므로 수직으로 50% 감소된다.
그러나, 더 높은 OSD 메시지 디스플레이 레이트를 위해 OSD 해상도를 감소시키는 것은 허용될 수 있으며, 예를 들어 폐쇄 자막과 같은 각종 OSD 시행에 적합하다. 폐쇄 자막은 일련의 프레임(이미지)으로 지칭되는 워드에 상관되는 OSD 메시지의 고속 디스플레이를 요구한다. 이미지가 디스플레이될 때 폐쇄 자막을 시청하기를 희망하므로, 해상도의 감소는 불가피한 것이다. 더욱이, 폐쇄 자막 내의 OSD 메시지가 간략하게 디스플레이되므로, 감소된 해상도는 일반적으로 두드러지지 않는다. 그러므로, 라인 더블링 모드는 특수한 OSD 시행의 디스플레이 성능을 제한하지 않고서도 메모리 연산의 수를 감소시킨다.
최종적으로, 라인 더블링 모드가 OSD 헤더(210)에 대해 선택된다 하더라도, OSD 유닛(150)은 각각 상이한 해상도 모드를 가질 수 있는 다수의 헤더 블록을 지원한다. 그러므로, OSD 유닛은 동일 비디오 스크린 상에 상이한 유형의 해상도 또는 포맷을 디스플레이할 수 있다. 예를 들어, 단일 OSD 영역의 경계 및 각종 부분이 저해상도로 디스플레이될 수 있다. 유사하게, 상이한 OSD 영역이 디스플레이되는 OSD 데이타에 좌우되는 상이한 해상도로 디스플레이될 수 있다.
라인 더블링 모드의 선택은 프로세서(130)를 통해 사용자에 의해 제어된다. 이러한 제어는 OSD 유닛(150)에 의한 메모리 액세스를 최소로 하기 위한 필요성을 검출하는 소프트웨어를 사용하여 시행될 수 있다. 예를 들어, 비디오 디코더(160)는 추가의 메모리 액세스를 요구하는 복잡한 인코드된 일련의 프레임을 수신할 수도 있다. OSD 유닛과 비디오 디코더간의 메모리 액세스 분쟁(memory access conflict)을 최소로 하기 위해, 프로세서는 OSD 비트스트림 내의 라인 더블링 모드를 인에이블시킴으로써 비디오 디코더의 증가된 요구를 상쇄할 수 있다.
도 3은 라인 더블링 모드로 OSD 비트스트림을 구성하기 위한 방법(300)을 예시한다. 본 방법은 저장 장치, 예를 들어 메모리로부터 인출되며, 프로세서(130)에 의해 실행된다. 프로세서(130)에 의해 OSD 비트스트림이 생성되어 OSD 유닛(150)에 의해 처리된다. 본 방법(300)은 복수의 데이타 바이트가 후속되는 라인 더블링 모드 비트를 갖는 OSD 헤더를 생성함으로써 OSD 비트스트림을 구성한다.
도 3을 참조하면, 본 방법(300)은 단계 305에서 개시되고, OSD 헤더내의 비트가 라인 더블링 모드 비트로서 지정되는 단계 310으로 진행한다. OSD 헤드 내의 라인 더블링 모드가 인에이블되면, OSD 데이타 바이트는 각각의 OSD 라인이 OSD 유닛에 의한 디스플레이시에 반복되는 복수의 OSD 라인을 표현한다. 라인 더블링 모드가 인에이블되지 않으면, OSD 데이타 바이트는 OSD 라인이 반복없이 OSD 유닛에 의해 디스플레이되는 정상 포맷에 따라 처리된다.
단계 320에서, 본 방법은 라인 더블링 모드가 인에이블되었는지의 여부를 판정한다. 인에이블되지 않았다면, 비라인 더블링 포맷을 이용하여 OSD 데이타 바이트가 생성되는 단계 325로 진행한다. 그 후, 단계 340으로 진행한다.
단계 320에서의 응답이 "예" 이면, 복수의 양자택일적인 OSD 라인이 OSD 데이타 바이트 내에 배치되는 단계 330로 진행한다. 각각의 OSD 라인은 OSD 영역에 단일 수평 라인을 디스플레이하기 위해 OSD 유닛(150)에 대한 충분한 OSD 픽셀을 포함한다. 즉, OSD 비트스트림은 한 라인 건너의 OSD 라인을 운반한다.
단계 340에서는 또다른 OSD 헤더가 존재하는지의 여부를 판정한다. 새로운 OSD 헤더는 기능 비트(212)에 의해 표현된 각종 모드가 수정된 경우에 요구될 것이다. 유사하게, 신규의 헤더는 프레임 상의 각각의 신규 OSD 영역에 대해 요구된다. 다른 OSD 헤더가 존재하지 않는다면, 단계 350으로 진행하여 종료한다. "예" 이면, 단계 320으로 복귀하여 단계 320 내지 330을 반복한다. 이러한 방식으로, OSD 비트스트림은 라인 더블링 OSD 데이타 바이트 및 비라인 더블링 OSD 데이타 바이트 모두를 포함할 것이다.
이상과 같이 복수의 양자택일적인 OSD 픽셀 라인을 갖는 OSD 비트스트림을 구성하기 위한 신규의 방법 및 장치를 도시하여 설명하였다. 그러나, 본 발명의 실시예를 개시 및 도시하고 있는 본 명세서와 도면을 참고하면, 본 기술분야에 익숙한 자에 의한 본 발명에 대한 각종의 변경, 수정, 변형 및 다른 사용과 응용이 가능하다. 본 발명의 기술사상에서 벗어나지 않는 이러한 변경, 수정, 변형 및 다른 사용과 응용 모두는 본 발명에 포함된다.

Claims (10)

  1. 온스크린 디스플레이(OSD) 비트스트림을 구성하는 방법에 있어서,
    OSD 헤더 내에 라인 더블링 모드를 나타내도록 사용되는 비트를 설정하는 단계와;
    복수의 양자택일적인 OSD 픽셀 라인을 정의하는 OSD 데이타를 생성하는 단계를 포함하는 것을 특징으로 하는 온스크린 디스플레이 비트스트림 구성 방법.
  2. 제1항에 있어서, 상기 복수의 OSD 픽셀 라인의 각각의 라인은 OSD 영역의 단일 수평 라인에 디스플레이될 복수의 OSD 픽셀을 정의하는 것을 특징으로 하는 온스크린 디스플레이 비트스트림 구성 방법.
  3. 제1항에 있어서, 복수의 비양자택일적인 OSD 픽셀 라인을 정의하는 OSD 데이타를 생성하는 단계를 더 포함하는 것을 특징으로 하는 온스크린 디스플레이 비트스트림 구성 방법.
  4. 저장 매체에 저장되는 온스크린 디스플레이(OSD) 비트스트림에 있어서,
    라인 더블링 모드를 나타내기 위한 비트를 갖는 헤더와;
    상기 헤더에 연결되고, 복수의 양자택일적인 OSD 픽셀 라인을 정의하는 복수의 OSD 데이타 바이트를 포함하는 것을 특징으로 하는 온스크린 디스플레이 비트스트림.
  5. 제4항에 있어서, 상기 복수의 OSD 라인의 각각의 라인은 OSD 영역의 단일 수평 라인에 디스플레이될 복수의 OSD 픽셀을 정의하는 것을 특징으로 하는 온스크린 디스플레이 비트스트림.
  6. 제4항에 있어서, 상기 OSD 데이타 바이트는 비양자택일적인 OSD 픽셀 라인을 추가로 정의하는 것을 특징으로 하는 온스크린 디스플레이 비트스트림.
  7. 온스크린 디스플레이(OSD) 비트스트림을 생성하는 장치에 있어서,
    OSD 헤더 및 OSD 데이타를 저장하는 저장 매체와;
    상기 저장 매체에 접속되고, 상기 OSD 헤더 내의 라인 더블링 모드 비트를 인에이블시키며, OSD 비트스트림을 형성하기 위해 복수의 양자택일적인 OSD 픽셀 라인을 정의하는 상기 OSD 데이타 및 OSD 헤더를 판독하는 프로세서를 포함하는 것을 특징으로 하는 온스크린 디스플레이 비트스트림 생성 장치.
  8. 제7항에 있어서, 상기 저장 매체는 리드 온리 메모리(ROM)인 것을 특징으로 하는 온스크린 디스플레이 비트스트림 생성 장치.
  9. 제7항에 있어서, 상기 저장 매체는 랜덤 액세스 메모리(RAM)인 것을 특징으로 하는 온스크린 디스플레이 비트스트림 생성 장치.
  10. 온스크린 디스플레이(OSD) 메시지를 생성하는 장치에 있어서,
    헤더 및 OSD 데이타를 갖는 OSD 비트스트림을 저장하는 저장 매체와;
    상기 저장 매체에 접속되고, 상기 OSD 헤더 내의 라인 더블링 모드 비트를 프로그램하며, 복수의 양자택일적인 OSD 픽셀 라인을 정의하는 상기 OSD 데이타를 포맷화하는 프로세서와;
    상기 프로세서에 접속되며, 상기 OSD 메시지를 형성하도록 상기 OSD 비트스트림을 처리하는 OSD 유닛을 포함하는 것을 특징으로 하는 온스크린 디스플레이 메시지 생성 장치.
KR10-1999-7003264A 1996-10-16 1996-10-16 라인 더블링을 이용하여 온스크린 디스플레이 메시지를 생성하는장치 및 그 방법 KR100413869B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1996/016514 WO1998017058A1 (en) 1996-10-16 1996-10-16 Apparatus and method for generating on-screen-display messages using line doubling

Publications (2)

Publication Number Publication Date
KR20000049169A true KR20000049169A (ko) 2000-07-25
KR100413869B1 KR100413869B1 (ko) 2004-01-07

Family

ID=22255962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7003264A KR100413869B1 (ko) 1996-10-16 1996-10-16 라인 더블링을 이용하여 온스크린 디스플레이 메시지를 생성하는장치 및 그 방법

Country Status (11)

Country Link
EP (1) EP0932978B1 (ko)
JP (1) JP3935960B2 (ko)
KR (1) KR100413869B1 (ko)
AU (1) AU7433996A (ko)
BR (1) BR9612749A (ko)
DE (1) DE69623055T2 (ko)
ES (1) ES2180803T3 (ko)
ID (1) ID18563A (ko)
MY (1) MY121688A (ko)
TW (1) TW358297B (ko)
WO (1) WO1998017058A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784532B1 (fr) * 1998-10-09 2000-12-22 St Microelectronics Sa Procede de correction de l'effet de tremblement et de scintillement des elements d'image incrustes sur une image video
FR2784534B1 (fr) * 1998-10-09 2000-12-22 St Microelectronics Sa Procede et circuit d'affichage d'elements d'image incrustes sur une image video
DE60024174T2 (de) * 1999-07-13 2006-07-06 Thomson Licensing Videoverarbeitungsverfahren und -system mit mehrfach OSD-Formaten
US7202912B2 (en) * 2000-05-12 2007-04-10 Thomson Licensing Method and system for using single OSD pixmap across multiple video raster sizes by chaining OSD headers
US6750918B2 (en) 2000-05-12 2004-06-15 Thomson Licensing S.A. Method and system for using single OSD pixmap across multiple video raster sizes by using multiple headers
EP1619886A1 (en) * 2004-07-22 2006-01-25 Harman Becker Automotive Systems GmbH Video format adaptation
ITBS20110048A1 (it) * 2011-04-08 2012-10-09 Aesys Spa Metodo per arricchire il contenuto informativo di immagini videografiche
WO2012140678A1 (en) * 2011-04-11 2012-10-18 Aesys Spa Method of improving the content of videographic images with encoding of additional contents on a main videographic image

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166728A (en) * 1992-12-02 2000-12-26 Scientific-Atlanta, Inc. Display system with programmable display parameters
US5534942A (en) * 1994-06-17 1996-07-09 Thomson Consumer Electronics, Inc. On screen display arrangement for digital video signal processing system
US5640502A (en) * 1994-08-05 1997-06-17 Thomson Consumer Electronics, Inc. Bit-mapped on-screen-display device for a television receiver

Also Published As

Publication number Publication date
EP0932978B1 (en) 2002-08-14
ID18563A (id) 1998-04-23
KR100413869B1 (ko) 2004-01-07
DE69623055D1 (de) 2002-09-19
MY121688A (en) 2006-02-28
AU7433996A (en) 1998-05-11
WO1998017058A1 (en) 1998-04-23
JP2001502492A (ja) 2001-02-20
EP0932978A1 (en) 1999-08-04
ES2180803T3 (es) 2003-02-16
DE69623055T2 (de) 2003-07-24
BR9612749A (pt) 1999-08-31
JP3935960B2 (ja) 2007-06-27
TW358297B (en) 1999-05-11

Similar Documents

Publication Publication Date Title
KR100491771B1 (ko) 인코딩된데이터를전송하는전송기및그전송방법,인코딩된데이터를수신하는수신기및그수신방법,영상신호,및저장매체
US6175388B1 (en) Apparatus and method for generating on-screen-display messages using on-bit pixels
EP1154642B1 (en) A method for using a single osd pixmap across mulitple video raster sizes by chaining osd headers
US6480238B1 (en) Apparatus and method for generating on-screen-display messages using field doubling
EP1154643B1 (en) A method and system for using a single osd pixmap across multiple video raster sizes by using multiple headers
KR100413869B1 (ko) 라인 더블링을 이용하여 온스크린 디스플레이 메시지를 생성하는장치 및 그 방법
US6351292B1 (en) Apparatus and method for generating on-screen-display messages using line doubling
US6118494A (en) Apparatus and method for generating on-screen-display messages using true color mode
KR100413870B1 (ko) 필드 더블링을 이용하여 온스크린 디스플레이 메시지를 생성하는장치 및 그 방법
KR100417278B1 (ko) 1-비트 픽셀을 이용하여 온스크린 디스플레이 메시지를 생성하는장치 및 그 방법
KR100434675B1 (ko) 트루 컬러 모드를 이용하여 온스크린 디스플레이 메시지를 생성하는 장치 및 그 방법
AU719563C (en) Apparatus and method for generating on-screen-display messages using field doubling
MXPA99003535A (en) Apparatus and method for generating on-screen-display messages using field doubling
MXPA99003537A (es) Aparato y metodo para generar mensajes de despliegue en pantalla usando doblaje de linea
MXPA99003536A (en) Apparatus and method for generating on-screen-display messages using one-bit pixels
MXPA99003539A (en) Apparatus and method for generating on-screen-display messages using true color mode

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111207

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee