KR20000046711A

KR20000046711A - 프로그램 가능한 로직소자의 프로그램장치 및 방법

Info

Publication number: KR20000046711A
Application number: KR1019980063428A
Authority: KR
Inventors: 김성만
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2000-07-25
Also published as: KR100306113B1

Abstract

본 발명은 다수개의 프로그램 가능한 로직 소자(Programmable Logic Device)를 개별적으로 선택하여 프로그램 함으로써 프로그램 하는 시간을 절약하고 기존의 프로그램 및 소자를 보호토록 한 프로그램 가능한 로직소자의 프로그램 장치에 관한 것으로서, 이러한 본 발명은, 호스트 컴퓨터로부터 프로그램할 프로그램 데이터를 다운 로딩 받기 위한 커넥터, 호스트 컴퓨터에서 각각의 프로그램 가능한 로직소자(PLD)를 선택하는 경우 그 PLD 선택 신호를 발생하는 PLD 선택신호 발생부, PLD 선택신호 발생부에서 발생된 PLD 선택신호가 중복하여 PLD를 선택하는 것을 방지하는 중복선택 방지부, 중복선택 방지부에서 얻어지는 PLD 선택신호에 따라 접속된 복수개의 PLD중 선택된 PLD만을 구동시키고 커넥터에서 출력되는 프로그램 데이터를 그 선택된 PLD에 프로그램 하는 PLD 구동부를 구비함으로써, 복수개의 PLD가 접속된 경우 개별적으로 PLD를 지정하여 프로그램 및 검색이 가능하다.

Description

프로그램 가능한 로직소자의 프로그램장치 및 방법

본 발명은 ISP(In-System Programmability) 기능을 갖고있는 프로그램 가능한 로직 소자(Programmable Logic Device : 이하, "PLD"라 칭함)의 프로그램 장치에 관한 것으로, 특히 다수개의 PLD를 개별적으로 선택하여 프로그램 함으로써 프로그램 하는 시간을 절약하고, 기존의 프로그램 및 소자를 보호토록 한 프로그램 가능한 로직소자의 프로그램 장치 및 방법에 관한 것이다.

일반적으로, PLD는 사용자가 자기 주변의 간단한 논리를 프로그램 할 수 있는 형태의 집적회로(IC)를 말한다.

첨부한 도면 도1은 종래 다수개의 PLD에 프로그램 하는 방법을 설명하기 위한 프로그램 장치의 연결 구성을 보인 것이다.

이에 도시된 바와 같이, ISP 포트인 10핀 커넥터(10)가 있고, 상기 10핀 커넥터(10)의 TDI 신호선이 1번째 PLD(21)의 TDI에 연결되며, 1번째 PLD(21)의 TDO가 2번째 PLD(22)의 TDI에 연결되고, 2번째 PLD(22)의 TDO가 3번째 PLD(23)의 TDI에 연결되는 방법으로 연결이 되며, n번째의 TDO는 상기 10핀 커넥터(10)의 TDO에 연결되어 있다. 또한 10핀 커넥터(10)의 TMS, TCK는 n개의 PLD(21 ~ 20+n)의 TMS, TCK에 연결되어 있다.

이와 같이 연결되는 종래 다수개의 PLD에 프로그램 하는 장치는, 호스트(Host) 컴퓨터에서는 n개에 대한 각각의 프로그램을 모두 선택하여야 하며, 이를 순차적으로 다운 로딩(Down Loading)하여 PLD에 프로그램을 하게 된다. 즉, 1번째 PLD에 프로그램 할 때에는 모든 프로그램 데이터는 1번째 PLD에만 유효하며, 2번째부터 n번째까지의 PLD는 통과시킨다(유효하지 않다). 2번째 PLD에 프로그램 할 때에는 프로그램 데이터는 1번째 PLD는 통과하며, 2번째 PLD에만 유효하고, 나머지 3번째 PLD부터 n번째 PLD까지는 통과시킨다. 이러한 방법으로 n번째 PLD를 프로그램 하게 된다.

그러나 이러한 PLD 프로그램 방법은, 모든 PLD에 프로그램하지 않고 각각을 선택적으로 지정하여 프로그램 할 때에는 선택되지 않은 PLD에 프로그램하지 못하도록 호스트 컴퓨터에서 정확히 PLD를 설정하여야 한다. 이때 설정에 오류가 발생하면 원하지 않는 PLD에 프로그램이 되어 PLD가 파괴되거나 그 PLD에 연결된 다른 회로가 동작 불능이 되는 치명적인 단점이 있다.

또한, 프로그램 할 때와 프로그램 한 후 프로그램된 내용을 검색할 때에도 모든 PLD를 경유하여 프로그램 데이터를 통과시키게 되므로, 프로그램을 검색하는 시간이 장시간 소요되는 단점도 있었다.

아울러 이러한 PLD를 다수개 이용하여 시스템을 동작시키고, 그때그때 필요에 따라 성능 향상을 위한 또는 기능 전환을 위하여 선택적으로 프로그램을 하고자 할 때에도 모든 PLD의 동작을 중지시킨 후 프로그램 데이터를 다른 PLD를 통하여 선택된 PLD에 인가해야 하므로 장치의 효율이 저하되는 단점도 있었다.

또한, 내부 또는 외부 요인에 의하여 PLD가 파괴 및 동작 불능 상태가 되었을 때 그 PLD 뿐만 아니라 직렬 연결된 관계로 전체 PLD의 검색이 불가능한 단점도 있었다.

또한, 각각의 PLD의 프로그램이 1개의 파일(File)로 구성되어 있다면 선택적으로 프로그램 및 검색하는 것은 더욱 불가능하다는 단점도 있었다.

따라서 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은, 다수개의 PLD를 개별적으로 선택하여 프로그램 함으로써 프로그램 하는 시간을 절약하고, 기존의 프로그램 및 소자를 보호토록 한 프로그램 가능한 로직소자의 프로그램 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 기술적 수단은,

호스트 컴퓨터로부터 프로그램 데이터를 다운 로딩 받기 위한 커넥터와;

상기 호스트 컴퓨터에서 각각의 PLD를 선택하는 경우 그 PLD 선택 신호를 발생하는 PLD 선택신호 발생부와;

상기 PLD 선택신호 발생부에서 발생된 PLD 선택신호가 중복하여 PLD를 선택하는 것을 방지하는 중복선택 방지부와;

상기 중복선택 방지부에서 얻어지는 PLD 선택신호에 따라 접속된 복수개의 PLD중 선택된 PLD만을 구동시키고 상기 커넥터에서 출력되는 프로그램을 그 선택된 PLD에 프로그램 하는 PLD 구동부로 이루어짐을 특징으로 한다.

상기에서, 중복선택 방지부는, 상기 PLD 선택신호 발생부에서 발생된 PLD 선택신호가 2개일 경우, 상기 발생된 2개의 PLD 선택신호를 노아링하는 노아 게이트와, 상기 노아 게이트의 출력신호와 상기 2개의 PLD 선택신호를 각각 논리합하여 그 결과치를 PLD 선택신호로 발생하는 제1 및 제2 오아게이트로 구성된 것을 특징으로 한다.

또한, 상기 중복선택 방지부는, 상기 PLD 선택신호 발생부에서 발생된 PLD 선택신호가 적어도 3개 이상일 경우, 상기 적어도 3개 이상의 PLD 선택신호를 순서대로 2개씩 노아링하는 다수개의 노아 게이트와, 상기 다수개의 노아 게이트의 각각의 출력신호를 논리합하는 제1오아게이트와; 상기 제1오아게이트의 출력신호와 상기 적어도 3개 이상의 PLD 선택신호를 각각 논리합하여 그 결과치를 PLD 선택신호로 출력하는 상기 PLD 선택신호 발생부에서 발생되는 PLD신호의 개수와 대응하는 개수의 오아게이트로 이루어짐을 특징으로 한다.

또한, 상기 PLD 구동부는, 상기 중복선택 방지부에서 발생된 PLD 선택신호에 따라 구동이 제어되고, 구동시 상기 커넥터에서 얻어지는 프로그램 데이터를 버퍼링하여 후단에 연결된 PLD에 로딩 해주는 접속된 PLD의 개수에 대응하는 개수의 버퍼로 구성된 것을 특징으로 한다.

도1은 종래 프로그램 가능한 로직 소자의 프로그램 방법을 설명하기 위한 설명도,

도2는 본 발명에 의한 프로그램 가능한 로직소자의 프로그램 장치 블록도,

도3은 도2의 각부 상세 회로도,

도4는 도2의 중복선택 방지부의 상세 회로도로써,

(a)는 선택신호가 2개일 경우 중복선택 방지부의 상세 회로도이고,

(b)는 선택신호가 3개일 경우 중복선택 방지부의 상세 회로도이며,

(c)는 선택신호가 4개일 경우 중복선택 방지부의 상세 회로도이고,

(d)는 선택신호가 5개일 경우 중복선택 방지부의 상세 회로도이며,

(e)는 선택신호가 6개일 경우 중복선택 방지부의 상세 회로도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 커넥터

200 : PLD 선택신호 발생부

300 : 중복선택 방지부

400 : PLD 구동부

500 : PLD부

이하, 상기와 같은 기술적 사상에 따른 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

첨부한 도면 도2는 본 발명에 의한 프로그램 가능한 로직소자의 프로그램장치 블록도이다.

이에 도시된 바와 같이, 호스트 컴퓨터로부터 프로그램을 다운 로딩 받기 위한 커넥터(100)와, 상기 호스트 컴퓨터에서 각각의 PLD를 선택하는 경우 그 PLD 선택 신호를 발생하는 PLD 선택신호 발생부(200)와, 상기 PLD 선택신호 발생부(200)에서 발생된 PLD 선택신호가 중복하여 PLD를 선택하는 것을 방지하는 중복선택 방지부(300)와, 상기 중복선택 방지부(300)에서 얻어지는 PLD 선택신호에 따라 접속된 복수개의 PLD(501 ~ 500+n)중 선택된 PLD만을 구동시키고 상기 커넥터(100)에서 출력되는 프로그램을 그 선택된 PLD에 프로그램 하는 PLD 구동부(400)로 구성된다. 여기서 참조부호 500은 PLD부를 나타낸 것이다.

이와 같이 구성된 본 발명에 의한 프로그램 가능한 로직소자의 프로그램 장치는, 먼저 호스트 컴퓨터에서 프로그램을 원하는 PLD를 선택하여 프로그램 하는 경우, 10핀 커넥터(100)는 상기 호스트 컴퓨터에서 얻어지는 PLD 프로그램을 인터페이스하여 PLD 구동부(400)에 전달해준다.

아울러 PLD 선택신호 발생부(200)는 상기 호스트 컴퓨터에서 얻어지는 PLD선택 신호를 n비트의 디지털 신호 출력이 가능한 포트를 통하여 출력하게 된다.

여기서 PLD 선택신호 발생부(200)는 디지털 신호 출력이 가능한 회로를 이용하여 다양한 방법으로 구성할 수 있다. 일반적으로 호스트 컴퓨터의 신호의 묶음(어드레스, 데이터, 컨트롤 버스)에서 필요한 어드레스 부분을 할당한 후, 어드레스 디코더를 통하여 유효한 어드레스가 발생되었을 때 컨트롤 신호와 연계하여 데이터를 래치 하는 부분이다. PLD가 n개 일 때 n개의 비트를 가진 선택회로를 만들 수 있다. 여기에서 n개의 비트는 선택신호로 이용된다. 제안된 PLD 선택신호 발생부(200)는 액티브 로우("1" 또는 "0"에서 "0"이 유효)에서 선택되어 진다. 이 때 반드시 n비트중에 1개의 비트만이 "0"이 기록되어져야 한다. 즉, 1개의 PLD만 선택되어져야 한다. 그러나 사용상의 실수 또는 동작상의 오류 및 외부요인에 의하여 동시에 2개 이상의 소자가 선택되어 질 수 있다. 이러한 경우에는 PLD를 프로그램한 후 동작을 시켰을 경우 원하지 않는 프로그램이 프로그램 되어 시스템이 오동작 하거나 또는 PLD가 파괴될 수 있다.

이러한 것을 방지하기 위해서 중복선택 방지부(300)는 상기 PLD 선택신호 발생부(200)에서 출력되는 PLD 선택신호를 처리하여 PLD 선택신호가 중복하여 PLD를 선택하는 것을 방지한다.

즉, 중복선택 방지부(300)는 상기 PLD 선택신호 발생부(200)에서 출력되는 PLD 선택신호를 도4의 (a) 내지 (e)와 같은 논리 소자를 이용하여 PLD 선택 신호를 처리함으로써, PLD가 중복되어 선택되는 것을 방지한다.

여기서, 도4(a)는 상기 PLD 선택신호 발생부(200)에서 발생되는 선택신호가 2개(SEL0,SEL1)일 경우 상기 중복선택 방지부(300)의 상세도이다.

도시된 바와 같이, 상기 PLD 선택신호 발생부(200)에서 출력되는 2개의 선택신호(SEL0,SEL1)는 노아 게이트(301)에서 노아링되고, 그 노아링된 출력과 상기 2개의 PLD 선택신호(SEL0,SEL1)는 제1 및 제2 오아게이트(302)(303)에서 각각 논리합 되어 그 결과치가 PLD 선택신호(SELOUT0,SELOUT1)로 출력되는데, 이때 상기 입력되는 PLD 선택신호중 SEL0 또는 SEL1중 1개만 "0"이 되었을 때, 출력e 또는 출력f중 1개만 "0"이 된다. 하기 〈표1-1〉은 상기와 같이 PLD 선택신호가 2개일 경우 도4a의 진리표를 나타낸 것이다.

〈표1-1〉

SEL0	SEL1	출력a	출력b	출력c	출력d	출력e	출력f
0	0	1	0	1	0	1	1
0	1	0	0	0	1	0	1
1	0	0	1	0	0	1	0
1	1	0	1	0	1	1	1

도4(b)는 상기 PLD 선택신호 발생부(200)에서 출력되는 PLD 선택신호가 3개(SEL0,SEL1,SEL2)일 경우의 상기 중복선택 방지부(300)의 상세도이다.

도시된 바와 같이, 상기 PLD 선택신호 발생부(200)에서 발생되는 3개의 PLD 선택신호(SEL0,SEL1,SEL2)는 제1 내지 제3 노아 게이트(304 ~ 306)에서 순차 2개씩 노아링되고, 각각 노아링되어 출력되는 3개의 출력신호는 제1오아게이트(307)에서 논리합 된다. 그리고 제1오아게이트(307)의 출력신호는 제2 내지 제4 오아게이트(308 ~ 310)에서 상기 입력되는 3개의 선택신호(SEL0,SEL1,SEL2)와 각각 논리합 되어 그 결과치가 3개의 출력신호(SELOUT0,SELOUT1,SELOUT2)로 출력되어 PLD 구동부(400)에 전달된다.

즉, PLD 선택 신호가 3개일 경우에는, 상기 3개의 선택 신호중 1개만 "0"이 되었을 때 출력 h, i 또는 j중 1개만 "0"이 된다. 하기 〈표1-2〉는 상기와 같이 PLD 선택신호가 3개일 경우 진리표이다.

〈표1-2〉

SEL0	SEL1	SEL2	OUTa	OUTb	OUTc	OUTd	OUTe	OUTf	OUTg	OUTh	OUTi	OUTj
0	0	0	1	1	1	1	0	0	0	1	1	1
0	0	1	1	0	0	1	0	0	1	1	1	1
0	1	0	0	1	0	1	0	1	0	1	1	1
0	1	1	0	0	0	0	0	1	1	0	1	1
1	0	0	0	0	1	1	1	0	0	1	1	1
1	0	1	0	0	0	0	1	0	1	1	0	1
1	1	0	0	0	0	0	1	1	0	1	1	0
1	1	1	0	0	0	0	1	1	1	1	1	1

도4(c)는 상기 PLD 선택신호 발생부(200)에서 발생되는 PLD 선택신호가 4개(SEL0,SEL1,SEL2,SEL3)일 경우의 PLD 중복 선택을 방지하기 위한 회로 구성이며, 도4(d)는 상기 PLD 선택신호 발생부(200)에서 발생되는 PLD 선택신호가 5개(SEL0,SEL1,SEL2,SEL3,SEL4)일 경우의 PLD 중복 선택을 방지하기 위한 회로 구성이고, 도4(e)는 상기 PLD 선택신호 발생부(200)에서 발생되는 PLD 선택신호가 6개(SEL0,SEL1,SEL2,SEL3,SEL4,SEL5)일 경우의 PLD 중복 선택을 방지하기 위한 회로 구성이다. 도4(c)에서 참조부호 311 ~ 316 은 노아 게이트를 나타내고, 317 ~ 321은 오아게이트를 나타낸다. 도4(d)에서 참조부호 322 ~ 331은 노아 게이트를 나타내고, 332 ~ 337은 오아게이트를 나타낸다. 또한, 도4(e)에서 참조부호 338 ~ 352는 노아 게이트를 나타내고, 353 ~ 359는 오아게이트를 나타낸다.

한편, 상기 중복선택 방지부(300)에서 출력되는 PLD 선택신호는 PLD 구동부(400)내의 버퍼 인에이블 단자(/G)에 전달되는데, 여기서 PLD 구동부(400)에 연결되는 PLD가 n개일 경우 상기 PLD 구동부(400)는 n개의 버퍼(401 ~ 400+n)로 구현되며, 각 버퍼의 인에이블 단자(/G)는 각각 n개의 PLD 선택신호에 연결된다.

따라서 PLD 구동부(400)내의 임의의 버퍼가 인에이블된 경우에는 그 버퍼에 연결된 PLD가 선택된 경우이며, 이때 커넥터(100)의 데이터 출력 핀을 통해 출력되는 프로그램 데이터는 상기 인에이블된 버퍼에서 버퍼링된 후 후단에 연결된 PLD에 로딩 되어 선택된 PLD만 프로그래밍 된다.

이상에서 상술한 바와 같이 본 발명은, 연결된 모든 PLD에 프로그램하지 않고 PLD 각각을 선택적으로 지정하여 프로그램 함으로써 선택되지 않은 PLD에 프로그램 되어 발생하는 PLD의 파손 및 동작 불능 상태를 미연에 방지할 수 있는 효과가 있다.

또한, PLD에 프로그램을 한 후 프로그램된 내용을 검색할 때에 검사하고자 하는 PLD만을 지정하여 프로그램된 데이터의 검색이 가능하므로, PLD의 검사 시간이 단축되고, 아울러 오류도 방지할 수 있는 효과가 있다.

또한, 다수개의 PLD를 이용하여 시스템을 운용하는 도중에 임의의 PLD만을 프로그램 하고자 하는 경우에도 모든 PLD의 동작을 중지시키지 않고도 임의의 PLD만을 지정하여 프로그램이 가능하므로, 시스템의 효율을 높일 수 있는 이점이 있다.

Claims

호스트 컴퓨터로부터 프로그램 데이터를 다운 로딩 받기 위한 커넥터와;

상기 호스트 컴퓨터에서 각각의 프로그램 가능한 로직소자(PLD)를 선택하는 경우 그 PLD 선택 신호를 발생하는 PLD 선택신호 발생부와;

상기 PLD 선택신호 발생부에서 발생된 PLD 선택신호가 중복하여 PLD를 선택하는 것을 방지하는 중복선택 방지부와;

상기 중복선택 방지부에서 얻어지는 PLD 선택신호에 따라 접속된 복수개의 PLD중 선택된 PLD만을 구동시키고 상기 커넥터에서 출력되는 프로그램 데이터를 그 선택된 PLD에 프로그램 하는 PLD 구동부를 포함하여 구성된 것을 특징으로 하는 프로그램 가능한 로직소자의 프로그램장치.
제1항에 있어서, 상기 중복선택 방지부는, 상기 PLD 선택신호 발생부에서 발생된 PLD 선택신호가 2개일 경우, 상기 발생된 2개의 PLD 선택신호를 노아링하는 노아 게이트와, 상기 노아 게이트의 출력신호와 상기 2개의 PLD 선택신호를 각각 논리합하여 그 결과치를 PLD 선택신호로 발생하는 제1 및 제2 오아게이트로 구성된 것을 특징으로 하는 프로그램 가능한 로직소자의 프로그램장치.
제1항 또는 제2항에 있어서, 상기 중복선택 방지부는, 상기 PLD 선택신호 발생부에서 발생된 PLD 선택신호가 적어도 3개 이상일 경우, 상기 적어도 3개 이상의 PLD 선택신호를 순서대로 2개씩 노아링하는 다수개의 노아 게이트와, 상기 다수개의 노아 게이트의 각각의 출력신호를 논리합하는 제1오아게이트와; 상기 제1오아게이트의 출력신호와 상기 적어도 3개 이상의 PLD 선택신호를 각각 논리합하여 그 결과치를 PLD 선택신호로 출력하는 상기 PLD 선택신호 발생부에서 발생되는 PLD신호의 개수와 대응하는 개수의 오아게이트로 구성된 것을 특징으로 하는 프로그램 가능한 로직소자의 프로그램장치.
제1항에 있어서, 상기 PLD 구동부는, 상기 중복선택 방지부에서 발생된 PLD 선택신호에 따라 구동이 제어되고, 구동시 상기 커넥터에서 얻어지는 프로그램 데이터를 버퍼링하여 후단에 연결된 PLD에 로딩 해주는 접속된 PLD의 개수에 대응하는 개수의 버퍼로 구성된 것을 특징으로 하는 프로그램 가능한 로직소자의 프로그램장치.
호스트 컴퓨터로부터 프로그램 데이터를 다운 로딩 받는 단계와;

상기 호스트 컴퓨터에서 각각의 프로그램 가능한 로직소자(PLD)를 선택하는 경우 그 PLD 선택 신호를 발생하는 단계와;

상기 PLD 선택신호에 따라 접속된 복수개의 PLD중 선택된 PLD만을 구동시키고 상기 프로그램 데이터를 그 선택된 PLD에 프로그램 하는 단계를 포함하여 구성된 것을 특징으로 하는 프로그램 가능한 로직소자의 프로그램방법.
제 5 항에 있어서, 상기 발생된 PLD 선택신호가 2개일 경우, 상기 발생된 2개의 PLD 선택신호를 노아링하여 발생되는 출력신호와 상기 2개의 PLD 선택신호를 각각 논리합하여 그 결과치를 PLD 선택신호로 발생하는 단계를 구비한 것을 특징으로 하는 프로그램 가능한 로직소자의 프로그램방법.