KR20000045860A - Mml 디바이스 제조 방법 - Google Patents
Mml 디바이스 제조 방법 Download PDFInfo
- Publication number
- KR20000045860A KR20000045860A KR1019980062456A KR19980062456A KR20000045860A KR 20000045860 A KR20000045860 A KR 20000045860A KR 1019980062456 A KR1019980062456 A KR 1019980062456A KR 19980062456 A KR19980062456 A KR 19980062456A KR 20000045860 A KR20000045860 A KR 20000045860A
- Authority
- KR
- South Korea
- Prior art keywords
- dram
- region
- logic
- die
- logic region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title abstract description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000000206 photolithography Methods 0.000 abstract description 6
- 238000009499 grossing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
MML 디바이스의 제조방법에 관하여 개시한다.본 발명은 DRAM영역과 논리영역을 하나의 다이에 형성하되 상기 논리영역이 상기 DRAM영역 사이에 위치하도록 형성하는 것을 특징으로 한다. 본 발명에 의하면, DRAM영역과 논리영역 사이의 단차가 감소되어 포토리소그래피(photo-lithography) 공정에서의 해상도(resolution)와 초짐 심도(depth of focus)가 향상된다.
Description
본 발명은 MML(Merged Memory ＆ Logic) 디바이스 제조방법에 관한 것으로, 특히 DRAM영역과 논리(logic)영역 간의 단차를 감소시킬 수 있는 MML 디바이스 제조방법에 관한 것이다.
DRAM(dynamic random access memory)영역과 논리(logic)영역을 하나의 칩(chip)에 구현하는 MML(Merged Memory ＆ Logic) 디바이스의 제조과정에는 필연적으로 DRAM영역에 커패시터를 형성하는 단계가 포함된다. 논리영역에는 커패시터가 필요치 않기 때문에 단지 DRAM영역에만 커패시터가 형성되는 바, 커패시터가 형성되어진 DRAM영역과 커패시터가 형성되지 않은 논리영역 사이에 단차가 생기게 된다. 이러한 단차는 포토리소그래피(photo-lithography) 공정에서의 해상도(resolution)와 초점 심도(depth of focus)를 저하시키기 때문에 포토리소그래피 공정에서 패턴을 한정(define)하기 힘들고 금속배선이 끊어지거나 원하는 부위를 정확하게 식각해내지 못하는 문제점을 야기시킨다. 이러한 문제점을 해결하기 위해 CMP(Chemical mechanical polishing)를 이용한 평탄화 공정을 행할 수도 있으나 그 단차가 일정한도 이상인 경우에는 CMP를 이용한 평탄화가 제대로 이루어지지 않아 문제이다.
도 1 및 도 2는 종래의 MML 디바이스를 설명하기 위한 도면들로서, 도 1은 MML 디바이스가 형성된 다이(die)의 평면도, 도 2는 도 1의 a- a'선에 따른 단면도를 각각 나타낸다. 구체적으로, 참조번호 20은 반도체 기판을 나타내고, 하나의 다이(die, 10)는 DRAM영역(A)과 논리영역(B)으로 한정되어진다. 트랜지스터의 게이트 전극(30) 및 비트라인(40)은 상기의 양 영역(A, B)에 존재하지만 커패시터(50)는 상기 DRAM영역(A)에만 존재한다. 상기 논리영역(B)에는 커패시터가 필요하지 않기 때문이다. 따라서, 상기 커패시터(50)가 형성된 결과물을 덮고 있는 평탄화층(60)은 그 표면에 단차를 갖게 된다. CMP를 이용한 평탄화 공정으로 그 단차를 완화시킬 수는 있으나 상술한 바와 같이 한계가 있다. 이러한 단차는 상술한 바와 같이 포토리소그래피 공정에서 패턴을 한정(define)하기 힘들고 금속배선이 끊어지거나 원하는 부위를 정확하게 식각해내지 못하는 문제점을 야기시킨다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 DRAM영역과 논리(logic)영역 간의 단차를 감소시킬 수 있는 MML 디바이스 제조방법을 제공하는 데 있다.
도 1 및 도 2는 종래의 MML 디바이스를 설명하기 위한 도면들이다.
도 3 내지 도 6은 본 발명에 따른 MML 디바이스 제조방법을 설명하기 위한 도면들이다.
*도면의 주요부분에 대한 참조번호의 설명*
10, 110: 다이 20, 120: 반도체 기판
30, 130: 게이트 전극 40, 140: 비트라인
50, 150: 커패시터 60, 160: 평탄화층 220: 웨이퍼
A, C, E: DRAM영역 B, D, F: 논리영역
상기 기술적 과제를 해결하기 위한 본 발명의 제1 실시예에 의하면, 본 발명은 DRAM영역과 논리영역을 하나의 다이에 형성하되 상기 논리영역이 상기 DRAM영역 사이에 위치하도록 형성하는 것을 특징으로 하는 MML 디바이스 제조방법을 제공한다.
상기 기술적 과제를 해결하기 위한 본 발명의 제2 실시예에 의하면, 본 발명은 DRAM영역과 논리영역이 서로 교번하여 배치되도록 MML 디바이스가 형성된 다이를 웨이퍼상에 복수개 형성하는 것을 특징으로 하는 MML 디바이스 제조방법을 제공한다.
상기 기술적 과제를 해결하기 위한 본 발명의 제3 실시예에 의하면, 본 발명은 MML 디바이스가 형성된 다이를 웨이퍼상에 복수개 형성하되 인접하는 다이의 상,하,좌,우가 서로 반대가 되도록 형성하는 것을 특징으로 하는 MML 디바이스 제조방법을 제공한다.
상기 기술적 과제를 해결하기 위한 본 발명의 제4 실시예에 의하면, 본 발명은 DRAM영역과 논리영역을 하나의 다이에 형성하되 상기 DRAM영역에 커패시터를 형성할 때에 상기 논리영역에도 더미패턴을 형성하는 것을 특징으로 하는 MML 디바이스 제조방법을 제공한다.
이하에서, 참조한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 3 내지 도 6은 본 발명에 따른 MML 디바이스 제조방법을 설명하기 위한 도면들이다.
[실시예 1]
도 3 및 도 4는 본 발명의 제1 실시예에 따른 MML 디바이스 제조방법을 설명하기 위한 도면들로서, 도 3은 MML 디바이스가 형성된 다이의 평면도이고 도 4는 도 3의 b-b' 선에 따른 단면도이다. 구체적으로, DRAM영역(C)과 논리영역(D)을 하나의 다이(110)에 형성하되 상기 논리영역(D)이 상기 DRAM영역(C) 사이에 위치하도록 형성한다. 참조번호 120은 반도체 기판을 나타낸다. 종래와 같이 트랜지스터의 게이트 전극(130) 및 비트라인(140)은 상기 양 영역(C, D)에 존재하고 커패시터(150)는 상기 DRAM영역(C)에만 존재한다. 그러나, 상기 논리영역(D)이 상기 DRAM영역(C) 사이에 존재하기 때문에 종래와 달리 상기 커패시터(150)가 형성된 결과물을 덮고 있는 평탄화층(160) 표면의 단차는 작게 된다.
[실시예 2]
도 5는 본 발명의 제2 실시예에 따른 MML 디바이스 제조방법을 설명하기 위한 평면도이다. 구체적으로,DRAM영역(E)과 논리영역(F)이 서로 교번하여 배치되도록 MML 디바이스가 형성된 다이(210)를 웨이퍼(220)상에 복수개 형성한다. DRAM영역(E)과 논리영역(F)이 서로 교번하여 위치하므로 도 3 및 도 4에서 설명한 바와 같이 DRAM영역(E)과 논리영역(F)에 형성된 평탄화층 표면의 단차가 작게 된다. 이는 도 3에서 설명한 바와 같이 하나의 다이 내에 DRAM영역을 분산시켜 평탄화층의 표면 단차를 감소시키는 것이 아니라 웨이퍼 전체를 이용하여 DRAM영역과 논리영역 간의 단차를 감소시키는 방법이다. 스테퍼를 이용한 노광과정에서 다이가 약간씩만 이동되도록 노광하면 쉽게 구현된다.
[실시예 3]
도 6은 본 발명의 제3 실시예에 따른 MML 디바이스 제조방법을 설명하기 위한 평면도이다. 도 5와 동일한 참조번호는 동일부분을 나타낸다. 구체적으로, MML 디바이스가 형성된 다이(210)를 웨이퍼상(220)에 복수개 형성하되 인접하는 다이의 상하좌우가 서로 반대가 되도록 형성한다. 이는 인접하는 다이를 형성할 때에 웨이퍼(220)를 180도 회전시켜주거나 포토리소그래피 마스크를 180도 회전시켜줌으로써 쉽게 구현할 수 있다. 도 5와 마찬가지로 웨이퍼(220) 전체를 이용하여 DRAM영역(E)과 논리영역(F) 사이의 단차를 감소시키는 방법이다.
실시예 4
도시하지는 않았지만 DRAM영역과 논리영역을 하나의 다이에 형성하되 상기 DRAM영역에 커패시터를 형성할 때에 상기 논리영역에도 더미패턴을 더 형성해 줌으로써 DRAM영역과 논리영역의 단차를 감소시킨다. 상기 더미패턴은 DRAM영역에서 커패시터가 형성될 때 동시에 형성되므로 다결정 실리콘으로 이루어진다.
상술한 바와 같이 본 발명에 따른 MML 디바이스 제조방법에 의하면, DRAM영역과 논리영역 사이의 단차가 감소되어 포토리소그래피(photo-lithography) 공정에서의 해상도(resolution)와 초점 심도(depth of focus)가 향상된다.
Claims (4)
- DRAM영역과 논리영역을 하나의 다이에 형성하되 상기 논리영역이 상기 DRAM영역 사이에 위치하도록 형성하는 것을 특징으로 하는 MML 디바이스 제조방법.
- DRAM영역과 논리영역이 서로 교번하여 배치되도록 MML 디바이스가 형성된 다이를 웨이퍼상에 복수개 형성하는 것을 특징으로 하는 MML 디바이스 제조방법.
- MML 디바이스가 형성된 다이를 웨이퍼상에 복수개 형성하되 인접하는 다이의 상,하,좌,우가 서로 반대가 되도록 형성하는 것을 특징으로 하는 MML 디바이스 제조방법.
- DRAM영역과 논리영역을 하나의 다이에 형성하되 상기 DRAM영역에 커패시터를 형성할 때에 상기 논리영역에도 더미패턴을 형성하는 것을 특징으로 하는 MML 디바이스 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062456A KR20000045860A (ko) | 1998-12-30 | 1998-12-30 | Mml 디바이스 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980062456A KR20000045860A (ko) | 1998-12-30 | 1998-12-30 | Mml 디바이스 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000045860A true KR20000045860A (ko) | 2000-07-25 |
Family
ID=19569119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980062456A KR20000045860A (ko) | 1998-12-30 | 1998-12-30 | Mml 디바이스 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000045860A (ko) |
-
1998
- 1998-12-30 KR KR1019980062456A patent/KR20000045860A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100829047B1 (ko) | 에칭된 트렌치와 연관하여 광학적 에지 효과를 처리하는 방법 | |
| US8518820B2 (en) | Methods for forming contacts in semiconductor devices | |
| KR101132803B1 (ko) | 미세 패턴 형성 방법 | |
| JP2001168205A (ja) | 半導体装置及びその製造方法並びに製造に用いるマスク | |
| EP0712156A2 (en) | Process for producing multilevel metallization in an integrated circuit | |
| KR100500934B1 (ko) | 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법 | |
| JP2000340529A (ja) | 半導体装置 | |
| CN111312591A (zh) | 防止在套刻对准标记上形成残留物的方法 | |
| US7485543B2 (en) | Method for manufacturing semiconductor device with overlay vernier | |
| KR20000045860A (ko) | Mml 디바이스 제조 방법 | |
| JPH01251631A (ja) | ウェハ | |
| KR100800137B1 (ko) | 메모리 소자 | |
| US5663100A (en) | Method for forming contact holes in semiconductor device | |
| JP3599466B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20020098687A1 (en) | Method of automatically defining a landing via | |
| JPH02177558A (ja) | 半導体集積回路装置 | |
| KR100316049B1 (ko) | 고집적 ｍｍｌ장치의 패턴 설계방법 | |
| CN208835064U (zh) | 半导体器件结构 | |
| KR100353532B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100661728B1 (ko) | 반도체 소자의 더미층 | |
| US7205075B2 (en) | Method of forming a vertical memory device with a rectangular trench | |
| KR100316016B1 (ko) | 반도체소자제조방법 | |
| US20070166971A1 (en) | Manufacturing of silicon structures smaller than optical resolution limits | |
| KR100382545B1 (ko) | 반도체 소자의 제조방법 | |
| KR100506939B1 (ko) | 유기막을 이용한 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |