KR20000044479A - 플래쉬 메모리 라이터 - Google Patents

플래쉬 메모리 라이터 Download PDF

Info

Publication number
KR20000044479A
KR20000044479A KR1019980060978A KR19980060978A KR20000044479A KR 20000044479 A KR20000044479 A KR 20000044479A KR 1019980060978 A KR1019980060978 A KR 1019980060978A KR 19980060978 A KR19980060978 A KR 19980060978A KR 20000044479 A KR20000044479 A KR 20000044479A
Authority
KR
South Korea
Prior art keywords
data
master
computer
writer
flash memory
Prior art date
Application number
KR1019980060978A
Other languages
English (en)
Inventor
박운신
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980060978A priority Critical patent/KR20000044479A/ko
Publication of KR20000044479A publication Critical patent/KR20000044479A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 플래쉬 메모리 라이터에 관한 것이다.
나. 발명이 해결하고자 하는 기술적 과제
다수의 플래쉬 메모리 라이트하며, 마스터 메모리 없이 플래쉬 메모리를 라이트한다.
다. 발명의 해결방법의 요지
다수의 슬레이브 플래쉬 메모리와, 상기 슬레이브 플래쉬 메모리에 카피할 롬 데이타를 저장하고 있는 마스터 플래쉬 메모리와, 제작자의 명령입력을 가능하게 하는 조작부와, 상기 카피진행상태 및 결과를 안내하는 표시부와, 상기 조작부를 통한 제작자의 명령에 따라 마스터 플래쉬 메모리에 저장된 롬 데이타를 다수의 슬레이브 플래쉬 메모리에 차례대로 카피하면서, 상기 표시부에 카피 진행상태 및 결과를 안내하는 제어부를 구비하는 것을 특징으로 한다.
라. 발명의 중요한 용도
플래쉬 메모리 라이터에 관한 것이다.

Description

플래쉬 메모리 라이터
본 발명은 플래쉬 메모리(Flash Memory;이하 FROM이라 칭함)에 관한 것으로, 특히 FROM 라이터에 관한 것이다.
종래의 FROM 라이터의 구성도를 도시한 도 1을 참조하면, 제어부(100)는 FROM 라이터를 전반적으로 제어하며, 메모리부(102)는 제어부(100)의 처리 프로그램 및 각종 정보를 임시 저장한다. 스태틱 램(Static RAM;이하 SRAM이라 칭함)은 마스터 FROM으로부터의 데이타를 제공받아 저장하며, 백업전지(106)는 SRAM(104)에 전원을 공급한다. 제어부(100)는 조작부(110)의 조작상태에 따라 FROM(108)의 위치에 설치된 마스터 FROM의 데이타는 SRAM(104)으로 카피하거나, SRAM(104)의 데이타를 FROM(108)의 위치에 설치된 슬레이브 FROM으로 카피한다.
이러한 FROM 라이터를 사용하여 FROM을 라이트하는 과정을 설명하면, 양산자는 FROM(108)의 위치에 마스터 FROM를 설치한 후에 마스터 FROM의 데이타를 SRAM(104)으로 카피하도록 조작부(110)를 조작하면 제어부(100)는 마스터 FROM의 데이타를 SRAM(104)으로 카피한다. 이와같이 마스터 FROM의 데이타가 SRAM(104)으로의 카피가 완료되면 양산자는 FROM 라이터의 전원을 오프한 후에 FROM(108)의 위치에 슬레이브 FROM을 설치한 후에 SRAM(104)의 데이타를 슬레이브 FROM으로 카피하도록 조작부(110)를 조작한 후에 FROM 라이터의 전원을 온한다. 이에따라 FROM 라이터가 재부팅하고 조작부(110)의 조작상태에 따라 제어부(100)는 SRAM(104)의 데이타를 슬레이브 FROM으로 카피한다. 이와같이 SRAM(104)의 데이타를 슬레이브 FROM으로의 카피를 완료하면 양산자는 FROM 라이터의 전원을 오프한 후에 FROM(108)의 위치에서 슬레이브 FROM을 제거하며, 이 제거된 슬레이브 FROM이 제작완료된 FROM이다.
이와같이 전원이 오프된 후에 다시 다른 슬레이브 FROM을 FROM(108)의 위치에 설치한 후에 전원을 다시 온하면 제어부(100)는 또다시 SRAM(104)의 데이타를 슬레이브 FROM으로 카피한다. 이러한 카피과정을 반복하여 필요로 하는 FROM을 양산할 수 있다.
상술한 바와 같이 종래 FROM 라이터는 FROM을 하나씩 제작하므로 효율이 낮았다.
또한 개발자는 마스터 FROM을 양산지로 제공하는 데, 개발지와 양산지가 원거리인 경우 마스터 FROM을 개발지에서 양산지로 직접 제공하여야 하는 번거로운 점이 있었다. 예를들어 개발지는 국내인데 양산지는 해외일 경우에 마스터 FROM을 국내에서 해외로 송부하여야만 하였다.
또한 백업 전지를 사용한 SRAM에 슬레이브 FROM에 카피하고자 하는 데이타를 저장하여 사용함으로써 백업전지의 방전시 이를 매번 교체하여야 하는 번거로운 점이 있었다.
상술한 바와 같이 종래의 FROM 라이터는 FROM을 하나씩 제작하므로 효율이 낮고, 마스터 FROM을 개발지에서 양산지로 직접 송부하여야만 하는 번거로운 점이 있었다. 또한 백업전지를 사용한 SRAM을 사용함에 따라 백업전지의 방전시 이를 매번 교체해주어야 하는 번거로운 점이 있었다.
따라서 본 발명의 목적은 FROM의 제작효율을 개선한 FROM 라이터를 제공함에 있다.
그리고 본 발명의 다른 목적은 마스터 FROM을 개발지에서 양산지로 송부하지 않아도 FROM 제작을 가능하게 하는 FROM 라이터를 제공함에 있다.
도 1은 종래의 플래쉬 메모리 라이터의 구성도,
도 2는 본 발명의 바람직한 실시예에 따른 플래쉬 메모리 라이터의 구성도,
도 3은 본 발명의 바람직한 실시예에 따른 플래쉬 메모리 라이터의 외관도,
도 4는 도 2의 제어부의 소프트웨어 구성도,
도 5 내지 도 7은 본 발명의 바람직한 실시예에 따른 플래쉬 메모리 라이터의 제어부의 처리흐름도.
상술한 목적을 달성하기 위한 본 발명은 다수의 슬레이브 플래쉬 메모리와, 상기 슬레이브 플래쉬 메모리에 카피할 롬 데이타를 저장하고 있는 마스터 플래쉬 메모리와, 제작자의 명령입력을 가능하게 하는 조작부와, 상기 카피진행상태 및 결과를 안내하는 표시부와, 상기 조작부를 통한 제작자의 명령에 따라 마스터 플래쉬 메모리에 저장된 롬 데이타를 다수의 슬레이브 플래쉬 메모리에 차례대로 카피하면서, 상기 표시부에 카피 진행상태 및 결과를 안내하는 제어부를 구비하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있으나, 이들 특정 상세들은 본 발명의 설명을 위해 예시한 것으로 본 발명이 그들에 한정됨을 의미하는 것은 아니다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명의 바람직한 실시예에 따른 FROM 라이터는 효율적인 FROM 제작을 위해 다음과 같은 기능을 제공한다.
1. 바이너리 화일(Binary File)의 형태로 마스터 FROM의 롬 데이타를 양산지에 제공하기 위하여 마스터 FROM의 롬 데이타를 바이너리 화일로 컴퓨터에 업로드(Up-Load)하는 기능
2. 양산지에서 바이너리 화일로 제공받은 마스터 FROM의 롬 데이타를 백업용 메모리에 다운로드(Down-Load)하는 기능
3. 마스터 FROM의 롬 데이타를 백업용 메모리로 카피하는 기능
4. 백업용 메모리의 롬 데이타를 마스터 FROM으로 카피하여 마스터 FROM을 제조하는 기능
5. 마스터 FROM의 롬 데이타를 다수의 슬레이브 FROM으로 카피하는 기능
6. 백업용 메모리의 롬 데이타를 다수의 슬레이브 FROM으로 카피하는 기능
본 발명의 바람직한 실시예에 따른 FROM 라이터가 상술한 바와 같은 기능을 제공함으로써 마스터 FROM을 FROM 자체가 아닌 바이너리 화일의 형태로 개발지에서 양산지로 송부할 수 있다. 즉, FROM을 직접 개발지에서 양산지로 제공하지 않아도 바이너리 화일을 인터넷을 통해 개발지에서 양산지로 제공할 수 있게 된다. 또한 하나의 마스터 FROM으로도 다수의 FROM을 제작할 수 있도록 하며, 바이너리 화일로도 다수의 FROM을 제작할 수 있도록 하며, 바이너리 화일로 마스터 FROM을 제작할 수도 있게 한다.
상술한 바와 같이 다양한 기능을 제공하는 FROM 라이터의 구성도를 도시한 도 2와 그 외장도를 도시한 도 3을 참조하여 본 발명의 바람직한 실시예를 설명한다.
랜 드라이브(200)는 제어부(230)의 제어에 따라 도시되지 않은 컴퓨터와의 TCP/IP 통신을 제공하므로 컴퓨터가 FROM 라이터로 롬 데이타인 바이너리 화일과 파라메터를 다운로드하거나, FROM 라이터가 컴퓨터로 롬 데이타를 바이너리 화일로서 업로드할 수 있게 된다.
여기서, 상기 파라메터에는 FROM의 밴더, FROM의 크기, 다운로드 길이, 업로드 길이, 카피 크기, 체크섬 방식, 체크섬 레지스터의 오프셋, 체크섬 레지스터의 크기, 업로드 어드레스, 다운로드 어드레스 등이 포함된다.
상기 파라메터에 FROM 밴더를 포함시키는 것은 통상 FROM이 밴더에 따라 밴더 코드 및 데이타 저장방식이 상이함에 따른 문제를 미연에 방지하기 위함이다. 그리고 FROM 크기는 FROM 크기에 따라 이레이즈(Erase) 또는 라이트(Write)를 수행하기 위한 것이다. 상기 다운로드 길이는 컴퓨터에서 바이너리 화일을 다운로드할 때에 다운로드될 롬 데이타의 길이를 설정하기 위한 것이다. 상기 업로드 길이는 컴퓨터에서 바이너리 화일의 업로드시 업로드될 롬 데이타의 길이를 설정하기 위한 것이다. 상기 카피길이는 다양한 카피모드에 따라 카피를 수행할 때에 카피될 롬 데이타의 길이를 설정하기 위한 것이다. 상기 체크섬 방식은 카피된 롬 데이타의 유효(Validity)함을 검증하기 위한 체크섬 방식을 설정하기 위한 것이다. 여기서 체크섬 방식은 가산방식과 배타적 논리합방식 등이 선택되어 사용될 수 있다. 상기 체크섬 레지스터의 오프셋은 카피시 계산되어진 체크섬과 비교할 원본의 체크섬이 저장되어 있는 오프셋 어드레스를 설정하기 위한 것이다. 상기 체크섬 레지스터 크기설정은 카피시 체크섬 계산을 위한 레지스터의 크기 및 비교할 원본의 체크섬 값이 저장된 레지스터의 크기를 설정하기 위한 것이다. 상기 업 로드 어드레스 설정은 FROM 라이터에서 롬 데이타를 바이너리 화일로 업로드할 때에 업로드할 데이타의 시작 어드레스를 지정하기 위한 것이다. 상기 다운로드 어드레스 설정은 다운로드할 롬 데이타를 저장할 데이타용 NVRAM(232)의 시작 어드레스를 설정하기 위한 것이다. 이러한 파라메터들은 파라메터용 NVRAM(234)에 저장된다.
그리고 시리얼 드라이브(202)는 제어부(230)의 제어에 따라 컴퓨터와의 RS-232 인터페이스를 제공하며, 이때 전송속도는 19200[bps]가 될 수 있다. 이 RS-232 인터페이스를 통해 컴퓨터와 제어부(230)는 랜용 이더넷 어드레스, TCP/IP 통신용 어드레스, TCP/IP 서브넷 마스크 등을 설정가능하게 된다.
즉, 컴퓨터와의 랜 접속을 통해 양산자가 용이하게 FROM 라이터를 제어할 수 있도록 하기 위해 이더넷 어드레스를 RS-232 인터페이스를 통해 설정한다. 또한 랜 접속을 통한 FROM 라이터의 제어는 TCP/IP 방식을 사용하며, 이를 위해 IP 어드레스를 RS-232 인터페이스를 통해 설정한다. 또한 TCP/IP가 사용되는 환경에 따라 서브넷 마스크를 RS-232 인터페이스를 통해 설정한다. 이와같이 설정된 랜용 이더넷 어드레스, TCP/IP 통신용 어드레스, TCP/IP 서브넷 마스크는 파라메터용 NVRAM(34)에 저장된다. 또한 제어부(230)는 FROM 라이터의 동작상태를 나타내는 정보를 RS-232 인터페이스를 통해 컴퓨터에 제공한다.
SRAM(204)은 제어부(230)의 오퍼레이팅 시스템 운용을 위한 각종 정보 등을 저장한다. EPROM(206)은 제어부(230)의 각종 프로그램 및 정보를 저장한다.
키입력부(208)는 양산자가 FROM 라이터를 독립 동작모드로 사용할 때에 양산자와 제어부(230)간을 인터페이스하기 위한 것이다. 여기서 FROM 라이터는 컴퓨터와 연결되지 않을 때에 독립 동작모드로 동작한다. 상기 키입력부(208)의 시작버튼(210)은 카피시작을 명령입력을 위한 것이고, 제1 내지 제4딥 스위치(212 내지 218)는 각종 파라메터를 입력하기 위한 것이고, 이젝트 스위치(220)는 마스터 FROM(236) 및 슬레이브 FROM부(238)의 제1 내지 제8슬레이브 FROM(240 내지 254)에 대한 전원공급 및 신호송수신 경로의 차단 및 연결을 명령하기 위한 것이다.
여기서, 상기 제1 내지 제4딥 스위치(212 내지 218)는 각각 8개의 비트로 양산자가 각종 파라메터를 입력 가능하게 한다. 여기서 파라메터는 FROM의 밴더, 카피모드, 카피사이즈, 체크섬방식, 프로젝트 타입, 유니트 타입 등으로 구성된다.
상기 제1딥 스위치(212)의 구성은 표 1에 나타낸 바와 같다.
비트 7 6 5 4 3 2 1 0
기능 예비
이러한 제1딥 스위치(212)의 8개의 비트는 본 발명의 바람직한 실시예에서는 사용되지 않는 예비 스위치이다.
그리고 제2딥 스위치(214)의 구성은 표 2에 나타낸 바와 같다.
비트 7 6 5 4 3 2 1 0
기능 밴더 예비
이와같이 제2딥 스위치(214)의 제6 및 제7비트는 밴더(Vender)를 나타내는 파라메터를 입력하기 위한 것이고 나머지는 예비 스위치이다. 상기 파라메터 입력 예는 제6비트 및 제7비트가 오프되었을 때에 휴지쯔사의 FROM을 나타내며, 제6비트가 온되고 제7비트가 오프되었을 때에 AMD사의 FROM을 나타낼 수 있다.
그리고 제3딥 스위치(216)의 구성은 표 3에 나타낸 바와 같다.
비트 7 6 5 4 3 2 1 0
기능 카피모드 카피사이즈 체크섬 방식 예비
제3딥스위치(216)는 카피모드, 카피사이즈, 체크섬 방식 등에 대한 파라메터를 입력하기 위한 것이고, 나머지는 예비 스위치이다. 즉 양산자는 제7 및 제6비트를 통해 카피모드를 설정하기 위한 파라메터를 입력할 수 있고, 제5 및 제4비트를 통해 카피사이즈를 설정하기 위한 파라메터를 입력할 수 있고, 제3 및 제2비트를 통해 체크섬 방식을 설정하기 위한 파라메터를 입력할 수 있다.
상기 제7 및 제6비트를 통해 입력할 수 있는 카피모드를 설정하기 위한 파라메터는 표 4에 나타낸 바와 같이 입력할 수 있다.
제7비트 제6비트 카피모드
오프 오프 마스터 FROM에서 슬레이브 FROM으로의 카피
오프 온 데이타 NVRAM에서 슬레이브 FROM으로의 카피
온 오프 마스터 FROM에서 슬레이브 FROM으로의 카피
온 온 데이타 NVRAM에서 마스터 FROM으로의 카피
그리고 상기 제5 및 제4비트를 통해 입력할 수 있는 카피사이즈를 설정하기 위한 파라메터는 표 5에 나타낸 바와 같다.
제5비트 제4비트 카피사이즈
오프 오프 1[MBytes]
오프 온 2[MBytes]
온 오프 4[MBytes]
온 온 8[MBytes]
그리고 상기 제3 및 제2비트를 통해 입력할 수 있는 체크섬 방식을 설정하기 위한 파라메터는 표 6에 나타낸 바와 같다.
제3비트 제3비트 체크섬 방식
오프 오프 가산방식
오프 온 배타적 논리합 방식
온 오프 체크섬 체크안함
온 온 예비영역
그리고 제4딥 스위치(218)의 구성은 표 7에 나타낸 바와 같다.
비트 7 6 5 4 3 2 1 0
기능 프로젝트 타입 유니트 타입
제4딥스위치(218)를 통해 양산자는 프로젝트 타입, 유니트 타입 등을 설정하기 위한 파라메터를 입력할 수 있다. 즉 양산자는 제7 내지 제3비트를 통해 프로젝트 타입을 설정하기 위한 파라메터를 입력할 수 있고, 제2 내지 제0비트를 통해 유니트 타입을 설정하기 위한 파라메터를 입력할 수 있다.
상기 제7 내지 제3비트를 통해 입력할 수 있는 프로젝트 타입의 파라메터는 표 8에 나타낸 바와 같다.
제7비트 제6비트 제5비트 제4비트 제3비트 프로젝트 타입
오프 오프 오프 오프 오프 제A프로젝트
오프 오프 오프 오프 온 제B프로젝트
오프 오프 오프 온 오프 제C프로젝트
오프 오프 오프 온 온 제D프로젝트
그리고 상기 제2비트 내지 제0비트를 통해 설정할 수 있는 프로젝트 타입의 파라메터는 표 9에 나타낸 바와 같다.
비트 프로젝트별 유니트 타입
제2비트 제1비트 제0비트 제A프로젝트 제B프로젝트 제C프로젝트 제D프로젝트
오프 오프 오프 a 유니트 c 유니트 e 유니트 j 유니트
오프 오프 온 b 유니트 d 유니트 f 유니트 k 유니트
오프 온 오프 사용되지 않음 사용되지 않음 g 유니트 l 유니트
오프 온 온 h 유니트 m 유니트
온 오프 오프 i 유니트 사용되지 않음
온 오프 온 사용되지 않음
온 온 오프
온 온 온
그리고 FROM 라이터의 각종 상태를 표시하기 위한 표시부(222)는 액트 상태 표시부(224)와 프로세스 표시부(226)와 프로세스 결과 표시부(228)로 구성된다.
상기 액트 상태 표시부(224)는 제어부(230)의 제어에 따라 마스터 FROM 및 제1 내지 제8슬레이브 FROM(236,240∼254)에 전원, 제어신호, 어드레스, 데이타 등이 공급되는 중임을 나타내기 위해 녹색으로 점등되거나, 마스터 FROM 및 제1 내지 제8슬레이브 FROM(236,240∼254)에 전원, 제어신호, 어드레스, 데이타 등이 공급되지 않음을 나타내기 위해 적색으로 점등되는 액트(act) LED로 구성된다. 여기서 상기 제어부(230)는 이젝트 스위치(220)가 오프되면 상기 액트 LED를 녹색으로 점등하고, 이젝트 스위치(220)가 온되면 상기 액트 LED를 적색으로 점등한다.
상기 프로세스 표시부(226)는 제어부(230)의 제어에 따라 카피동작이 수행되는 동안에만 녹색으로 점등되는 표로세스 LED로 구성된다.
상기 프로세스 결과 표시부(228)는 제1 내지 제8슬레이브 FROM(240 내지 254)에 대응되는 프로세스 결과 LED로 구성되어, 제어부(230)의 제어에 따라 녹색 또는 적색으로 점등된다. 즉 제어부(230)는 프로세스 결과 LED에 대응하는 슬레이브 FROM이 실장되어 있으면 녹색으로 점등하고, 해당 슬레이브 FROM이 탈장되어 있으면 적색으로 점등한다. 또한 제어부(230)는 슬레이브 FROM 카피시 체크섬 결과가 정상이면 해당 프로세스 결과 LED를 녹색으로 점등하고, 체크섬 결과가 페일이면 해당 프로세스 결과 LED를 적색으로 점등한다. 또한 제어부(230)는 마스터 FROM(236)의 카피시 체크섬결과가 페일이면 적색으로 점멸시킨다.
상기 제어부(230)는 FROM 라이터를 전반적으로 제어한다.
백업용 메모리인 데이타용 NVRAM(232)은 컴퓨터로부터 다운로드받은 롬 데이타나, 마스터 FROM(236)로부터 카피된 롬 데이타를 저장하며, 그 롬 데이타는 제어부(230)의 제어에 따라 제1 내지 제8슬레이브 FROM(240 내지 254)로 카피된다. 이때 데이타용 NVRAM(232)은 롬 데이타를 2[Mbytes]/4[Mbytes]/8[Mbytes]단위로 저장할 수 있다. 파라메타용 NVRAM(234)은 컴퓨터로부터 제공받은 파라메터를 저장한다. 제1슬롯부에 실장되는 마스터 FROM(236)은 최대 8[Mbytes]까지 수용하며, 제1 내지 제8슬레이브 FROM 슬롯으로 구성되는 제2슬롯부에 실장되는 슬레이브 FROM부(238)의 제1 내지 제8슬레이브 FROM(240 내지 254) 역시 최대 8[Mbytes]를 수용하게 한다.
전원부(256)는 110[V], 220[V] 등과 같은 상용전원을 입력받아 구동전원으로 변환하는 전원모듈(258)과, 상기 구동전원을 입력받아 양산자의 조작에 따라 FROM 라이터에 공급하거나 차단하는 전원스위치(260)와, 전원스위치(260)를 통해 구동전원이 출력될 때에 그 전원공급상태를 전원 LED를 통해 표시하는 전원공급상태부(262)로 구성된다.
상기 제어부(230)가 구비하는 소프트웨어 구성도를 도시한 도 4를 참조하면, 시리얼 입출력 및 랜 프로세스부(302)의 시리얼 입출력 프로세스는 랜용 MAC 어드레스 설정과 TCP/IP 통신용 IP 어드레스 설정과 TCP/IP 통신용 서브넷 마스크 설정 등을 수행하며, FROM 라이터 동작상태를 컴퓨터로 전송한다. 랜 프로세스는 TCP/IP 의 소켓 콜(Socket Call)에 의해서 서버(Server)로 동작하도록 함으로써 컴퓨터의 클라이언트와 통신을 가능하도록 한다. 초기화 및 진단부(304)는 제어부(230) 및 각 접속부의 콘트롤러 등을 초기화하고, 주기적으로 FROM 라이터의 이상유무를 진단한다. FROM 라이터 및 체크섬 프로세스부(306)는 FROM 슬롯의 FROM 실장상태 및 밴더 체킹과 카피후 데이타가 제대로 카피되었는지를 체크하는 동작을 수행한다. 파라메터 인식부(308)는 독립동작모드시 제1 내지 제4딥 스위치(212 내지 218)에 의해 입력된 파라메터를 인식하고 해석한다. 커맨드 프로세스(310)는 컴퓨터를 통해 입력되는 명령을 분석하여 수행한다. 메모리 리드/라이트부(312)는 FROM의 특성 및 밴더에 따른 삭제 및 라이트를 수행한다. 데이타 업로드/다운로드부(314)는 컴퓨터와의 바이너리 데이타의 업로드/다운로드를 수행한다. 인터럽트 서비스부(316)는 타이머, 시리얼 및 랜, 스위치 등에 의한 인터럽트를 처리한다. 타이머부(318)는 타이머 이벤트를 입력받아 에러 모니터링 등을 주기적으로 처리한다. 스케쥴러(300)는 각 소프트웨어 구성에 대한 타임 스케쥴링을 수행한다.
이제 상술한 바와 같은 본 발명의 바람직한 실시예에 따른 FROM 라이터의 동작을 다음 순서에 따라 설명한다.
1. 컴퓨터의 바이너리 화일을 FROM 라이터로 다운로드
2. FROM 라이터의 바이너리 화일을 컴퓨터로 업로드
3. 데이타용 NVRAM에서 마스터 FROM으로 카피
4. 데이타용 NVRAM에서 다수의 슬레이브 FROM으로 카피
5. 마스터 FROM에서 데이타용 NVRAM으로 카피
6. 마스터 FROM에서 다수의 슬레이브 FROM으로 카피
먼저 컴퓨터의 바이너리 화일을 FROM 라이터로 다운로드하는 과정을 도 5의 흐름도를 참조하여 설명한다.
(400)단계에서 제어부(230)는 컴퓨터로부터 바이너리 화일의 다운로드 명령이 제공되는지를 검색한다. 이때 제어부(230)는 컴퓨터로부터 바이너리 화일의 다운로드명령이 제공되면 (404)단계로 진행하고 그렇지 않으면 (402)단계로 진행하여 해당동작을 수행한다. 상기 (404)단계에서 제어부(230)는 컴퓨터로부터 파라메터가 제공되는지를 검색한다. 이때 제어부(230)는 컴퓨터로부터 파라메터가 제공되면 (406)단계로 진행하여 제공된 파라메터를 파라메터용 NVRAM(234)에 저장한 후에 (408)단계로 진행한다. 상기 (408)단계에서 제어부(230)는 컴퓨터로부터 다운로드할 롬 데이타로 구성된 바이너리 화일이 제공되는지를 검색한다. 이때 제어부(230)는 컴퓨터로부터의 바이너리 화일이 제공되면 (410)단계로 진행하여 그 바이너리 화일을 데이타용 NVRAM(232)에 저장한다. 여기서, 제어부(230)는 제공받은 바이너리 화일을 데이타용 NVRAM(232)에 데이타를 저장함에 있어서, 파라메터에 의해 지정된 다운로드 어드레스에 대응되는 데이타용 NVRAM(232)의 위치에서부터 제공받은 바이너리 화일을 저장한다. 이와같이 바이너리 화일을 저장하다가 제어부(230)는 (412)단계로 진행하여 제공받은 바이너리 화일의 크기가 파라메터에 의해 지정된 다운로드길이에 대응되는지를 검색한다. 이때 제어부(230)는 제공받은 바이너리 화일의 크기가 다운로드길이에 대응되면 (414)단계로 진행하고, 그렇지 않으면 계속하여 바이너리 화일을 제공받기 위하여 상기 (410)단계로 진행한다. 상기 (414)단계에서 제어부(230)는 제공받은 바이너리 화일의 체크섬을 상기 파라메터용 NVRAM(234)에 의해 지정된 방식으로 구한다. 그후 상기 바이너리 화일에서 체크섬 레지스터 오프셋에 따른 지점에 위치하는 체크섬 레지스터에 있는 체크섬과 상기 제공받은 바이너리 화일로부터 구한 체크섬이 일치하는지를 검색한다. 이때 제어부(230)는 두 체크섬이 일치하면 (416)단계로 진행하여 컴퓨터에 데이타 수신성공을 보고한다. 이와달리 두 체크섬이 대응되지 않으면 (418)단계로 진행하여 데이타 수신실패를 컴퓨터에 보고한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면 컴퓨터에 있는 롬 데이타로 구성된 바이너리 화일을 FROM 라이터의 데이타용 NVRAM(232)으로 다운로드할 수 있다.
그리고 본 발명의 바람직한 실시예에 따른 FROM 라이터의 데이타용 NVRAM(232)에 저장된 데이타를 컴퓨터로 업로드하는 방법을 그 방법의 흐름도를 도시한 도 6을 참조하여 설명한다.
(500)단계에서 제어부(230)는 컴퓨터로부터 바이너리 화일의 업로드가 요구되는지를 검색한다. 이때 제어부(230)는 컴퓨터로부터 바이너리 화일의 업로드요구가 있으면 (504)단계로 진행하고 그렇지 않으면 (502)단계로 진행하여 해당동작을 수행한다. 상기 (504)단계에서 제어부(230)는 컴퓨터로부터 파라메터가 제공되는지를 검색한다. 이때 제어부(230)는 컴퓨터로부터 파라메터가 제공되면 (506)단계로 진행하여 제공된 파라메터를 파라메터용 NVRAM(234)에 저장한 후에 (508)단계로 진행한다. 상기 (508)단계에서 제어부(230)는 파라메터용 NVRAM(234)에 저장된 파라메터에 의해 지정된 데이타용 NVRAM(232)의 지정된 위치의 롬 데이타를 리드하여 컴퓨터로 송신한다. 이와 같이 데이타용 NVRAM(232)의 롬 데이타를 리드하여 컴퓨터로 송신하면서 제어부(230)는 (510)단계로 진행하여 송신한 롬 데이타의 길이가 파라메터용 NVRAM(234)에 저장된 파라메터에 의해 정해진 길이에 대응하는지를 검색한다. 이때 제어부(230)는 송신한 롬 데이타의 길이가 파라메터에 의해 정해진 길이에 대응하면 (512)단계로 진행하고, 그렇지 않으면 (508)단계로 진행하여 계속하여 데이타용 NVRAM(232)에 저장되었던 롬 데이타를 컴퓨터로 송신한다. 상기 (512)단계에서 제어부(230)는 컴퓨터에 바이너리 화일의 송신성공을 보고한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면 FROM 라이터에 있는 롬 데이타를 컴퓨터로 업로드할 수 있다.
이제, FROM 라이터가 제1카피모드인 데이타용 NVRAM(232)에서 마스터 FROM(236)으로 롬 데이타를 카피하거나, 제2카피모드인 데이타용 NVRAM(232)에서 슬레이브 FROM부(238)의 제1 내지 제8슬레이브 FROM(240 내지 254)으로 롬 데이타를 카피하거나, 제3카피모드인 마스터 FROM(236)에서 데이타용 NVRAM(232)으로 롬 데이타를 카피하거나, 제4카피모드인 마스터 FROM(236)에서 슬레이브 FROM부(238)의 제1 내지 제8슬레이브 FROM(240 내지 254)로 롬 데이타를 카피하는 것에 대해 설명한다.
(600)단계에서 제어부(230)는 복사시작 명령이 제공되는지를 검색한다. 여기서, 복사시작명령은 컴퓨터 또는 사용자에 의한 시작버튼 입력에 의해 발생될 수 있다. 상기 제어부(230)는 복사시작 명령이 제공되면 (604)단계로 진행하고, 그렇지 않으면 (602)단계로 진행하여 해당동작을 수행한다. 상기 (604)단계에서 제어부(230)는 FROM 라이터가 컴퓨터와 연결되어 있는지를 검색한다. 이때 제어부(230)는 FROM 라이터가 컴퓨터와 연결되어 있으면 (608)단계로 진행하여 컴퓨터가 파라메터용 NVRAM(234)에 저장해둔 파라메터를 리드하고, 그렇지 않으면 (606)단계로 진행하여 사용자가 제1 내지 제4딥스위치(212∼218)를 사용하여 설정한 파라메터를 제공받는다. 이와같이 파라메터를 제공받으면 제어부(230)는 (610)단계로 진행하여 파라메터에 의해 정해진 복사모드가 제1모드인지를 검색한다. 이때 제어부(230)는 파라메터에 의해 정해진 복사모드가 제1모드이면 (612)단계로 진행하여, 데이타용 NVRAM(232)에 저장된 롬 데이타를 마스터 FROM(236)으로 카피하면서, 그 카피상태 및 결과를 표시부(222)를 통해 안내하며, FROM 라이터가 컴퓨터와 연결되어 있을 때에는 그 카피상태 및 결과를 컴퓨터에도 제공한다.
상기 (610)단계에서 제어부(230)는 파라메터에 의해 정해진 복사모드가 제1모드가 아니면 (614)단계로 진행하여 제2모드인지를 검색한다. 이때 제어부(230)는 파라메터에 의해 정해진 복사모드가 제2모드이면 (616)단계로 진행하여 데이타용 NVRAM(232)에 저장된 롬 데이타를 슬레이브 FROM부(238)의 제1 내지 제8슬레이브 FROM(240 내지 254)에 차례대로 카피하면서, 그 카피상태 및 결과를 표시부(222)를 통해 안내하며, FROM 라이터가 컴퓨터와 연결되어 있을 때에는 그 카피상태 및 결과를 컴퓨터에도 제공한다.
상기 (614)단계에서 제어부(230)는 파라메터에 의해 정해진 복사모드가 제2모드가 아니면 (618)단계로 진행하여 제3모드인지를 검색한다. 이때 파라메터에 의해 정해진 복사모드가 제3모드이면 제어부(230)는 (620)단계로 진행하여 마스터 FROM(236)에 저장된 롬 데이타를 데이타용 NVRAM(236)으로 카피하면서, 그 카피상태 및 결과를 표시부(222)를 통해 안내하며, FROM 라이터가 컴퓨터에 연결되어 있을 때에는 그 카피상태 및 결과를 컴퓨터에도 제공한다.
상기 (618)단계에서 제어부(230)는 파라메터에 의해 정해진 복사모드가 제4모드이면 마스터 FROM(236)에 저장된 롬 데이타를 슬레이브 FROM부(238)의 제1 내지 제8슬레이브 FROM(240 내지 254)에 차례대로 카피하면서, 그 카피상태 및 결과를 표시부(222)를 통해 안내하며, FROM 라이터가 컴퓨터와 연결되어 있을 때에는 그 카피상태 및 결과를 컴퓨터에도 제공한다.
상술한 바와 같이 본 발명은 마스터 FROM을 FROM 자체가 아닌 바이너리 화일의 형태로 개발지에서 양산지로 송부가능하게 할 수 있다. 또한 하나의 마스터 FROM으로도 다수의 FROM을 제작할 수 있도록 하며, 바이너리 화일로도 다수의 FROM을 제작할 수 있도록 하며, 바이너리 화일로 마스터 FROM을 제작할 수도 있게 한다.
상술한 바와 같이 본 발명은 FROM의 제작효율을 개선시킬 수 있는 이점이 있다. 또한 마스터 FROM을 개발지에서 양산지로 송부하지 않아도 FROM 제작을 가능하게 할 수 있는 편리한 점이 있다.

Claims (2)

  1. 플래쉬 메모리 라이터에 있어서,
    다수의 슬레이브 플래쉬 메모리와,
    상기 슬레이브 플래쉬 메모리에 카피할 롬 데이타를 저장하고 있는 마스터 플래쉬 메모리와,
    제작자의 명령입력을 가능하게 하는 조작부와,
    상기 카피진행상태 및 결과를 안내하는 표시부와,
    상기 조작부를 통한 제작자의 명령에 따라 마스터 플래쉬 메모리에 저장된 롬 데이타를 다수의 슬레이브 플래쉬 메모리에 차례대로 카피하면서, 상기 표시부에 카피 진행상태 및 결과를 안내하는 제어부를 구비하는 것을 특징으로 하는 플래쉬 메모리 라이터.
  2. 플래쉬 메모리 라이터에 있어서,
    마스터 플래쉬 메모리와,
    다수의 슬레이브 플래쉬 메모리와,
    컴퓨터와의 통신을 위한 인터페이스와,
    상기 인터페이스를 통해 상기 컴퓨터로부터 제공되는 파라메터를 저장하기 위한 파라메터용 메모리와,
    상기 인터페이스를 통해 상기 컴퓨터로부터 제공되는 롬 데이타를 저장하거나, 상기 마스터 플래쉬 메모리로부터의 롬 데이타를 저장하거나, 상기 컴퓨터에 제공하기 위한 롬 데이타를 저장하는 데이타용 메모리와,
    제작자의 명령입력 및 파라메터 입력을 가능하게 하는 조작부와,
    카피 진행상태 및 결과를 안내하는 표시부와,
    상기 컴퓨터로부터 제공되는 바이너리 화일형태의 롬 데이타를 상기 데이타용 메모리에 저장하였다가, 상기 조작부 또는 컴퓨터를 통한 제조자의 명령에 따라 상기 다수의 슬레이브 플래쉬 메모리나 마스터 플래쉬 메모리로 카피하며, 상기 조작부 또는 컴퓨터를 통한 제조자의 명령에 따라 상기 마스터 플래쉬 메모리의 롬 데이타를 상기 데이타용 메모리로 카피하며, 상기 데이타용 메모리에 저장된 롬 데이타를 컴퓨터로 제공하며, 상기 표시부에 카피 진행상태 및 결과를 안내하는 제어부를 구비하는 것을 특징으로 하는 플래쉬 메모리 라이터.
KR1019980060978A 1998-12-30 1998-12-30 플래쉬 메모리 라이터 KR20000044479A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060978A KR20000044479A (ko) 1998-12-30 1998-12-30 플래쉬 메모리 라이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060978A KR20000044479A (ko) 1998-12-30 1998-12-30 플래쉬 메모리 라이터

Publications (1)

Publication Number Publication Date
KR20000044479A true KR20000044479A (ko) 2000-07-15

Family

ID=19567734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060978A KR20000044479A (ko) 1998-12-30 1998-12-30 플래쉬 메모리 라이터

Country Status (1)

Country Link
KR (1) KR20000044479A (ko)

Similar Documents

Publication Publication Date Title
US6151657A (en) Processor with embedded in-circuit programming structures
EP1424244B1 (en) Data access method and data access system for accessing data at on-vehicle information device, a computer program causing the device to carry out the method, a computer readable medium or a signal carrying a respective computer program, a respective device for performing the method and a respective device operable in the system
US5768495A (en) Method and apparatus for printer diagnostics
US6754723B2 (en) System comprising host device that determines compatibility of firmware for connected peripheral device and downloads optimum firmware if peripheral device is not compatible
US20040030953A1 (en) Fault-tolerant architecture for in-circuit programming
US20130297098A1 (en) Method and apparatus for reprogramming a programmed controller of a power driven wheelchair
US20080313452A1 (en) One wire boot loader
US20020004870A1 (en) Method and apparatus for multi-function processing capable of performing a program downloading using a common single connection, and a medium storing the method
CN85107028A (zh) 集束导线系统及其控制方法
CN112947977A (zh) 一种软件在线升级方法及系统
CN102405464A (zh) 用于重新启动的部件配置机制
CN110809755A (zh) 电子控制系统
CA3025606A1 (en) Tire pressure monitoring sensor enabling fast configuration and software updates
JP2002247252A (ja) 画像形成装置
JP2003167608A (ja) プログラマブルコントローラ
US6493788B1 (en) Processor with embedded in-circuit programming structures
KR20000044479A (ko) 플래쉬 메모리 라이터
US6842820B2 (en) Processor with embedded in-circuit programming structures
JP2000112720A (ja) リモートコンピュータのブートシステムのブート方法
JP2001156728A (ja) 電子機器および電子機器の動作状態出力方法
WO2001029657A1 (fr) Procede d'actualisation d'un programme et terminal de communication
EP1008041B1 (en) Processor with embedded in-circuit programming structures
JP4347587B2 (ja) 電子部品装置並びにこれを備えた印字装置及び複写機
JP2000040003A (ja) ファームウェア更新システム
KR100401609B1 (ko) 엔진 제어장치의 이모빌라이저 시스템 대응 로직 검증시스템

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination