KR20000044208A - Thin film micromirror array-actuated device and manufacturing method thereof - Google Patents

Thin film micromirror array-actuated device and manufacturing method thereof Download PDF

Info

Publication number
KR20000044208A
KR20000044208A KR1019980060699A KR19980060699A KR20000044208A KR 20000044208 A KR20000044208 A KR 20000044208A KR 1019980060699 A KR1019980060699 A KR 1019980060699A KR 19980060699 A KR19980060699 A KR 19980060699A KR 20000044208 A KR20000044208 A KR 20000044208A
Authority
KR
South Korea
Prior art keywords
layer
support
lower electrode
upper electrode
active matrix
Prior art date
Application number
KR1019980060699A
Other languages
Korean (ko)
Inventor
김희수
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980060699A priority Critical patent/KR20000044208A/en
Publication of KR20000044208A publication Critical patent/KR20000044208A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S359/00Optical: systems and elements
    • Y10S359/904Micromirror

Abstract

PURPOSE: A manufacturing method of the TMA device is provided to prevent the bending of the actuator in the upward or downward direction by making the actuator in a strong rib formation. CONSTITUTION: A device comprises an active matrix(100), a substrate(101), a first sacrificial layer(160), a supporting layer(170) a first metal layer(135), a first protection layer(140), a second metal layer(145), a second protection layer(150), and an etching preventing layer(155). A manufacturing method comprises a step of providing the active matrix including the first metal layer which has the drain pad extended from the drain of the transistor; a step of exposing both sides of the drain pad; a step of forming a plurality of holes on the upper part of the exposed active matrix; a step of forming a supporting instrument including the second anchor, first anchor, supporting layer, and a supporting line; a step of forming a common electrode line on the upper part of the supporting line; and a step of forming a mirror on the upper part of the actuator.

Description

박막형 광로조절 장치 및 그 제조 방법Thin film type optical path control device and its manufacturing method

본 발명은 AMA(Actuated Mirror Array)를 이용한 박막형 광로조절 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 액츄에이터의 초기 휘어짐(initial tilting)을 방지할 수 있는 박막형 광로조절 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film type optical path control apparatus using an Actuated Mirror Array (AMA) and a method for manufacturing the same, and more particularly, to a thin film type optical path control apparatus capable of preventing initial tilting of an actuator and a method of manufacturing the same. will be.

광학 에너지를 스크린 상에 투영하기 위한 광로조절 장치 또는 공간적 광 변조기(spatial light modulator)는 광통신, 화상 처리 그리고 정보 디스플레이 장치와 같은 다양한 분야에 응용될 수 있다. 통상적으로 이러한 광변조기를 이용한 화상처리 장치들은 광학 에너지를 스크린 상에 표시하는 방법에 따라 직시형 화상표시 장치와 투사형 화상표시 장치로 구분된다.Optical path control devices or spatial light modulators for projecting optical energy onto the screen may be applied to various fields such as optical communication, image processing, and information display devices. Typically, image processing apparatuses using such an optical modulator are classified into a direct view type image display device and a projection type image display device according to a method of displaying optical energy on a screen.

직시형 화상표시 장치의 예로서는 CRT(Cathode Ray Tube)를 들 수 있는데, 이러한 CRT 장치는 소위 브라운관으로 불리는 것으로서 화질은 우수하나 화면의 대형화에 따라 그 중량과 용적이 증가하여 제조 비용이 상승하게 되는 문제가 있다. 투사형 화상표시 장치로는 액정표시 장치(LCD), DMD(Deformable Mirror Device) 및 AMA를 들 수 있다. 이러한 투사형 화상표시 장치는 다시 그들의 광학적 특성에 따라 2개의 그룹으로 나뉠 수 있다. 즉, LCD와 같은 장치는 전송 광 변조기로 분류될 수 있는데 반하여, DMD 및 AMA는 반사 광 변조기로 분류될 수 있다.An example of a direct view image display device is a CRT (Cathode Ray Tube), which is a so-called CRT device, which has excellent image quality but increases in weight and volume as the size of the screen increases, leading to increased manufacturing costs. There is. Projection type image display devices include liquid crystal display (LCD), deformable mirror device (DMD) and AMA. Such projection image display apparatuses can be further divided into two groups according to their optical characteristics. That is, devices such as LCDs can be classified as transmit light modulators, while DMD and AMA can be classified as reflected light modulators.

LCD와 같은 전송 광 변조기는 광학적 구조가 매우 간단하므로, 얇게 형성하여 중량을 가볍게 할 수 있으며 용적을 줄이는 것이 가능하다. 그러나, 빛의 극성으로 인하여 광효율이 낮으며, 액정재료에 고유하게 존재하는 문제, 예를 들면 응답 속도가 느리고 그 내부가 과열되기 쉬운 단점이 있다. 또한, 현존하는 전송 광 변조기의 최대 광효율은 1∼2% 범위로 한정되며, 수용 가능한 디스플레이 품질을 제공하기 위해서 암실 조건을 필요로 한다. 따라서, 상술한 문제점들을 해결하기 위하여 DMD 및 AMA와 같은 광 변조기가 개발되었다.Transmission optical modulators, such as LCDs, have a very simple optical structure, which makes them thinner, lighter in weight, and smaller in volume. However, the light efficiency is low due to the polarity of the light, there is a problem inherent in the liquid crystal material, for example, the response speed is slow and the inside is easy to overheat. In addition, the maximum light efficiency of existing transmission light modulators is limited in the range of 1-2% and requires dark room conditions to provide acceptable display quality. Therefore, optical modulators such as DMD and AMA have been developed to solve the above problems.

DMD는 5% 정도의 비교적 양호한 광효율을 나타내지만, DMD에 채용된 힌지 구조물에 의해서 심각한 피로 문제가 발생할 뿐만 아니라, 매우 복잡하고 값비싼 구동 회로가 요구된다는 단점이 있다. AMA는 그 내부에 설치된 각각의 거울들이 광원으로부터 입사되는 빛을 소정의 각도로 반사하고, 상기 반사된 빛이 슬릿(slit)이나 핀홀(pinhole)과 같은 개구(aperture)를 통과하여 스크린에 투영되어 화상을 맺도록 광속을 조절할 수 있는 장치이다. 따라서, 그 구조와 동작 원리가 간단하며, LCD나 DMD에 비해 높은 광효율(10% 이상의 광효율)을 얻을 수 있다. 또한, 스크린에 투영되는 화상의 콘트라스트(contrast)가 향상되어 보다 밝고 선명한 화상을 얻을 수 있다.Although DMD shows a relatively good light efficiency of about 5%, the hinge structure employed in the DMD not only causes serious fatigue problems, but also requires a very complicated and expensive driving circuit. In the AMA, each of the mirrors installed therein reflects light incident from the light source at a predetermined angle, and the reflected light is projected on the screen through an aperture such as a slit or a pinhole. It is a device that can adjust the speed of light to form an image. Therefore, its structure and operation principle are simple, and high light efficiency (more than 10% light efficiency) can be obtained compared to LCD or DMD. In addition, the contrast of the image projected on the screen is improved to obtain a brighter and clearer image.

이러한 AMA 장치는 크게 벌크형(bulk type)과 박막형(thin film type)으로 구분된다. 상기 벌크형 광로조절 장치는 Gregory Um 등에게 허여된 미합중국 특허 제5,085,497호에 개시되어 있다. 벌크형 광로조절 장치는 다층 세라믹을 얇게 절단하여 내부에 금속 전극이 형성된 세라믹 웨이퍼를 트랜지스터가 내장된 액티브매트릭스(active matrix)에 장착한 후, 쏘잉(sawing) 방법을 사용하여 가공하고 그 상부에 거울을 설치함으로써 이루어진다. 그러나, 벌크형 광로조절 장치는 설계 및 제조에 있어서 매우 높은 정밀도가 요구되며, 변형층의 응답이 느리다는 단점이 있다.These AMA devices are largely divided into bulk type and thin film type. The bulk optical path control device is disclosed in US Pat. No. 5,085,497 to Gregory Um et al. The bulk optical path control device cuts a thin layer of multilayer ceramic, mounts a ceramic wafer having a metal electrode therein in an active matrix including a transistor, processes it using a sawing method, and applies a mirror to the top. By installing. However, the bulk optical path control device requires very high precision in design and manufacturing, and has a disadvantage in that the response of the deformation layer is slow.

이에 따라, 반도체제조 공정을 이용하여 제조할 수 있는 박막형 광로조절 장치가 개발되었다. 상기 박막형 광로조절 장치는 본 출원인이 1998년 6월 30일 대한민국 특허청에 특허출원한 특허출원 제98-26319호(발명의 명칭: 광효율을 향상시킬 수 있는 박막형 광로조절 장치의 제조 방법)에 개시되어 있다.Accordingly, a thin film type optical path control device that can be manufactured using a semiconductor manufacturing process has been developed. The thin film type optical path control device is disclosed in Korean Patent Application No. 98-26319 filed by the applicant of the Korean Patent Office on June 30, 1998 have.

도 1은 상기 박막형 광로조절 장치의 사시도를 도시한 것이고, 도 2는 도 1의 장치를 A1­A2선으로 자른 단면도를 도시한 것이다.FIG. 1 is a perspective view of the thin film type optical path control device, and FIG. 2 is a cross-sectional view of the device of FIG. 1 taken along line A 1 A 2 .

도 1 및 도 2를 참조하면, 상기 박막형 광로조절 장치는 액티브매트릭스(16), 지지요소(18), 액츄에이터(31) 및 거울(41)을 포함한다.1 and 2, the thin film type optical path control device includes an active matrix 16, a support element 18, an actuator 31, and a mirror 41.

도 2를 참조하면, 액티브매트릭스(16)는, M×N(M, N은 자연수) 개의 MOS 트랜지스터(5)가 내장된 기판(1), 상기 MOS 트랜지스터(5)의 드레인(2) 및 소오스(3)로부터 연장되어 기판(1)의 상부에 형성된 제1 금속층(8), 제1 금속층(8)의 상부에 차례로 형성된 제1 보호층(9), 제2 금속층(10), 제2 보호층(12) 및 식각방지층(13)을 포함한다.Referring to FIG. 2, the active matrix 16 includes a substrate 1 having M × N (M, N is a natural number) MOS transistors 5, a drain 2 and a source of the MOS transistors 5. First metal layer 8 formed on top of substrate 1 extending from (3), first protective layer 9 formed on top of first metal layer 8, second metal layer 10, second protection Layer 12 and anti-etching layer 13.

도 1을 참조하면, 지지요소(18)는 지지층(19), 지지라인(20), 제1 앵커(21) 및 제2 앵커들(22a, 22b)을 포함한다. 지지라인(20) 및 지지층(19)은 제1 에어갭(15)을 개재하여 식각방지층(13)의 상부에 수평하게 형성된다. 지지라인(20) 상에는 공통전극선(32)이 형성된다. 지지층(19)은 직사각고리의 형상으로 지지라인(20)과 동일 평면상에서 직교하는 방향을 따라 일체로 형성된다. 상기 지지층(19) 중 지지라인(20)과 직교하는 방향으로 수평하게 연장된 2개의 암들 사이의 하부에는 제1 앵커(21)가 상기 2개의 암들과 일체로 형성되어 식각방지층(13)에 부착되며, 상기 2개의 암들의 외측 하부에는 2개의 제2 앵커들(22a, 22b)이 상기 2개의 암들과 일체로 형성되어 식각방지층(13)에 부착된다. 지지층(19)은 제1 앵커(21)에 의해 중앙부가 지지되며 제2 앵커들(22a, 22b)에 의하여 양측부가 지지된다. 제1 앵커(21)는 식각방지층(13) 중 아래에 제1 금속층(8)의 드레인패드가 위치한 부분 상에 형성된다. 제1 앵커(21)로부터 제1 금속층(8)의 드레인패드까지는 비어홀(38)이 형성된다.Referring to FIG. 1, the support element 18 comprises a support layer 19, a support line 20, a first anchor 21 and second anchors 22a, 22b. The support line 20 and the support layer 19 are horizontally formed on the etch stop layer 13 via the first air gap 15. The common electrode line 32 is formed on the support line 20. The support layer 19 is integrally formed along the direction orthogonal to the support line 20 in the shape of a rectangular ring on the same plane. A first anchor 21 is integrally formed with the two arms and attached to the etch stop layer 13 at a lower portion between two arms horizontally extending in a direction orthogonal to the support line 20 of the support layer 19. Two second anchors 22a and 22b are integrally formed with the two arms and attached to the etch stop layer 13 at the outer lower portion of the two arms. The support layer 19 is supported by the first anchor 21 in the center portion and supported by both anchors 22a and 22b. The first anchor 21 is formed on a portion of the etch stop layer 13 where the drain pad of the first metal layer 8 is located. A via hole 38 is formed from the first anchor 21 to the drain pad of the first metal layer 8.

상기 액츄에이터(31)는 하부전극(24), 제1 변형층(26), 제2 변형층(27), 제1 상부전극(29) 및 제2 상부전극(30)을 포함한다. 하부전극(24)은 지지라인(20)에 대하여 소정의 거리만큼 이격된 거울상의 'ㄷ'자의 형상을 가지며, 하부전극(24)의 일측에는 제1 앵커(21)를 향하여 계단형으로 돌출부들이 서로 대응하여 형성된다. 하부전극(24)의 돌출부들은 각기 제1 앵커(21)에 형성된 비어홀(38)의 주위까지 연장된다. 비어컨택(39)은 제1 금속층(8)의 드레인패드로부터 비어홀(38)을 통하여 하부전극(24)의 돌출부들까지 형성되어 상기 드레인패드와 하부전극(24)을 연결한다. 상기 하부전극(24)의 2개의 암들은 각기 직사각 평판의 형상을 가지며, 제1 및 제2 변형층(26, 27)은 각기 하부전극(24)의 2개의 암들보다 좁은 면적의 직사각 평판의 형상을 갖고 하부전극(24)의 암들의 상부에 형성된다. 또한, 제1 및 제2 상부전극(29, 30)은 각기 제1 및 제2 변형층(26, 27)보다 좁은 면적의 직사각 평판의 형상을 갖고 제1 및 제2 변형층(26, 27)의 상부에 형성된다.The actuator 31 includes a lower electrode 24, a first strained layer 26, a second strained layer 27, a first upper electrode 29, and a second upper electrode 30. The lower electrode 24 has a mirror-shaped 'c' shape spaced apart from the support line 20 by a predetermined distance, and protruding portions are stepped toward the first anchor 21 on one side of the lower electrode 24. Are formed corresponding to each other. The protrusions of the lower electrode 24 extend to the periphery of the via hole 38 formed in the first anchor 21, respectively. The via contact 39 is formed from the drain pad of the first metal layer 8 to the protrusions of the lower electrode 24 through the via hole 38 to connect the drain pad and the lower electrode 24. The two arms of the lower electrode 24 each have the shape of a rectangular plate, and the first and second deformable layers 26 and 27 respectively have the shape of the rectangular plate having a smaller area than the two arms of the lower electrode 24. It is formed on top of the arms of the lower electrode 24. In addition, the first and second upper electrodes 29 and 30 have a shape of a rectangular plate having a smaller area than the first and second deformable layers 26 and 27, respectively, and the first and second deformable layers 26 and 27. It is formed at the top of the.

제1 상부전극(29)의 일측으로부터 지지층(19)의 일부까지 제1 절연층(34)이 형성되며, 제1 상부전극(29)의 일측으로부터 제1 절연층(34) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제1 상부전극연결부재(36)가 형성된다. 또한, 제2 상부전극(30)의 일측으로부터 지지층(19)의 일부까지 제2 절연층(35)이 형성되며, 제2 상부전극(30)의 일측으로부터 제2 절연층(35) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제2 상부전극연결부재(37)가 형성된다.The first insulating layer 34 is formed from one side of the first upper electrode 29 to a part of the supporting layer 19, and the first insulating layer 34 and the supporting layer 19 from one side of the first upper electrode 29. The first upper electrode connecting member 36 is formed up to the common electrode line 32 through a portion of the upper electrode connecting member 36. In addition, a second insulating layer 35 is formed from one side of the second upper electrode 30 to a part of the support layer 19, and the second insulating layer 35 and the supporting layer (from one side of the second upper electrode 30) A second upper electrode connecting member 37 is formed up to the common electrode line 32 through a portion of 19.

상기 거울상의 'ㄷ'자형의 하부전극(24) 중 제1 및 제2 상부전극(29, 30)이 형성되지 않은 부분, 즉 지지라인(20)에 대하여 나란하게 형성된 부분에는 거울(41)을 지지하는 포스트(40)가 형성된다. 거울(41)은 포스트(40)에 의하여 중앙부가 지지되며 양측부가 제2 에어갭(43)을 개재하여 액츄에이터(31)의 상부에 수평하게 형성된다. 거울(41)은 광원(도시되지 않음)으로부터 입사되는 광을 소정의 각도로 반사한다.A mirror 41 is formed at a portion of the mirror-shaped 'c'-shaped lower electrode 24 in which the first and second upper electrodes 29 and 30 are not formed, that is, parallel to the support line 20. A supporting post 40 is formed. The mirror 41 is centrally supported by the post 40, and both sides thereof are horizontally formed on the upper portion of the actuator 31 via the second air gap 43. The mirror 41 reflects light incident from a light source (not shown) at a predetermined angle.

이하 상술한 박막형 광로조절 장치의 제조 방법을 설명한다.Hereinafter, the manufacturing method of the above-described thin film type optical path control apparatus will be described.

도 3a 내지 도 3c는 도 2에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다.3A to 3C are diagrams for describing a method of manufacturing the apparatus shown in FIG. 2.

도 3a를 참조하면, n형으로 도핑된 실리콘 웨이퍼인 기판(1)에 실리콘부분산화법(LOCOS)을 이용하여 액티브영역 및 필드영역을 구분하기 위한 소자분리막(6)을 형성한다. 이어서, 상기 액티브영역의 상부에 폴리실리콘과 같은 도전물질로 이루어진 게이트(4)를 형성한 후, 이온주입 공정으로 p+소오스(3) 및 드레인(2)을 형성함으로써, 기판(1)에 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(5)를 형성한다.Referring to FIG. 3A, a device isolation layer 6 is formed on a substrate 1, which is an n-type doped silicon wafer, by using a silicon partial oxidation method (LOCOS) to distinguish an active region from a field region. Subsequently, a gate 4 made of a conductive material such as polysilicon is formed on the active region, and then p + source 3 and drain 2 are formed by an ion implantation process, thereby forming M on the substrate 1. N (M and N are natural numbers) P-MOS transistors 5 are formed.

상기 P-MOS 트랜지스터(5)가 형성된 결과물의 상부에 산화물로 이루어진 절연막(7)을 형성한 후, 사진식각 방법으로 소오스(3) 및 드레인(2)의 일측 상부를 각기 노출시키는 개구부들을 형성한다. 계속하여, 상기 개구부들이 형성된 결과물의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(8)을 증착한 후 제1 금속층(8)을 패터닝한다. 이와 같이 패터닝된 제1 금속층(8)은 P-MOS 트랜지스터(5)의 드레인(2)으로부터 제1 앵커(21)의 하부까지 연장되는 드레인패드를 포함한다.After the insulating film 7 made of oxide is formed on the P-MOS transistor 5 formed thereon, openings are formed to expose the upper portions of one side of the source 3 and the drain 2 by photolithography. . Subsequently, a first metal layer 8 made of titanium, titanium nitride, tungsten, nitride, or the like is deposited on top of the resultant product in which the openings are formed, and then the first metal layer 8 is patterned. The patterned first metal layer 8 includes a drain pad extending from the drain 2 of the P-MOS transistor 5 to the bottom of the first anchor 21.

제1 금속층(8) 및 기판(1)의 상부에는 후속 공정 동안 P-MOS 트랜지스터(5)가 내장된 기판(1)이 손상을 입는 것을 방지하는 제1 보호층(9)이 형성된다. 제1 보호층(9)은 인실리케이트유리(PSG)를 화학기상증착(CVD) 방법으로 8000Å의 두께를 갖게 형성한다.A first protective layer 9 is formed on the first metal layer 8 and on top of the substrate 1 to prevent damage to the substrate 1 in which the P-MOS transistor 5 is embedded during subsequent processing. The first protective layer 9 is formed of a silicate glass (PSG) having a thickness of 8000 kPa by chemical vapor deposition (CVD) method.

제1 보호층(9)의 상부에는 제2 금속층(10)이 형성된다. 제2 금속층(10)은 티타늄을 스퍼터링하여 300Å의 두께로 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화티타늄을 물리기상증착(PVD) 방법으로 1200Å의 두께를 갖는 질화티타늄층을 형성함으로써 완성된다. 제2 금속층(10)은 입사광이 거울(41)뿐만 아니라 거울(41)이 덮고 있는 부분을 제외한 부분에도 입사하여, 액티브매트릭스(16)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 후에 비어홀(38)이 형성될 위치를 고려하여 제2 금속층(10) 중 그 아래에 제1 금속층(8)의 드레인패드가 형성된 부분을 식각하여 제2 금속층(10)에 홀(도시되지 않음)을 형성한다.The second metal layer 10 is formed on the first protective layer 9. The second metal layer 10 is formed by sputtering titanium to form a titanium layer with a thickness of 300 kV, and then forming a titanium nitride layer having a thickness of 1200 kV on the titanium layer by physical vapor deposition (PVD). Is completed. The second metal layer 10 enters the incident light not only to the mirror 41 but also to a portion other than the portion covered by the mirror 41, so that photocurrent flows through the active matrix 16 to prevent the device from malfunctioning. Subsequently, a hole (not shown) in the second metal layer 10 is etched by etching a portion of the second metal layer 10 in which the drain pad of the first metal layer 8 is formed below the second metal layer 10 in consideration of the position where the via hole 38 is to be formed later. Not formed).

상기 제2 금속층(10)의 상부에는 제2 보호층(12)이 적층된다. 제2 보호층(12)은 인실리케이트유리를 화학기상증착 방법을 사용하여 약 2000Å 정도의 두께를 갖도록 형성한다. 제2 보호층(12)은 후속하는 공정 동안 상기 기판(1) 및 기판(1) 상에 형성된 상기 결과물들이 손상을 입는 것을 방지한다.The second protective layer 12 is stacked on the second metal layer 10. The second protective layer 12 is formed of the silicate glass to have a thickness of about 2000 kPa using a chemical vapor deposition method. The second protective layer 12 prevents the substrate 1 and the resulting products formed on the substrate 1 from being damaged during subsequent processing.

제2 보호층(12)의 상부에는 제2 보호층(12) 및 기판(1) 상의 결과물들이 후속하는 식각 공정으로 동안 식각되는 것을 방지하는 식각방지층(13)이 적층된다. 식각방지층(13)은 산화규소(SiO2) 또는 오산화인(P2O5) 등의 저온산화물(LTO)로 이루어진다. 식각방지층(13)은 저압화학기상증착(LPCVD) 방법을 사용하여 350∼450℃에서 0.2∼0.8㎛의 두께를 갖도록 형성한다. 따라서, 기판(1), 제1 금속층(8), 제1 보호층(9), 제2 금속층(10), 제2 보호층(12) 및 식각방지층(13)을 포함하는 액티브매트릭스(16)가 완성된다.On top of the second passivation layer 12 is an etch stop layer 13 that prevents the second passivation layer 12 and the resulting products on the substrate 1 from being etched during the subsequent etching process. The etch stop layer 13 is made of low temperature oxide (LTO) such as silicon oxide (SiO 2 ) or phosphorus pentoxide (P 2 O 5 ). The etch stop layer 13 is formed to have a thickness of 0.2 to 0.8 mu m at 350 to 450 DEG C using a low pressure chemical vapor deposition (LPCVD) method. Accordingly, the active matrix 16 including the substrate 1, the first metal layer 8, the first protective layer 9, the second metal layer 10, the second protective layer 12, and the etch stop layer 13. Is completed.

식각방지층(13)의 상부에는 제1 희생층(14)이 적층된다. 제1 희생층(14)은 폴리실리콘을 저압화학기상증착(LPCVD) 방법으로 2.0∼3.0㎛의 두께를 갖도록 형성한다. 이어서, 제1 희생층(14)의 표면을 화학기계적연마(CMP) 방법으로 연마함으로써 제1 희생층(14)이 1.1㎛의 두께를 갖도록 그 표면을 평탄화시킨다. 계속하여, 제1 희생층(14)의 상부에 제1 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 제1 포토레지스트를 마스크로 이용하여 제1 희생층(14) 중 아래에 제2 금속층(12)의 홀이 형성된 부분 및 이와 양측으로 인접한 부분들을 식각하여 식각방지층(13)의 일부를 노출시킴으로써, 후에 형성되는 지지층(19)을 지지하는 제1 앵커(21) 및 제2 앵커들(22a, 22b)이 형성될 위치를 만들고 제1 포토레지스트를 제거한다. 이에 따라, 식각방지층(13)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다.The first sacrificial layer 14 is stacked on the etch stop layer 13. The first sacrificial layer 14 is formed of polysilicon to have a thickness of 2.0 to 3.0 μm by low pressure chemical vapor deposition (LPCVD). Subsequently, the surface of the first sacrificial layer 14 is polished by chemical mechanical polishing (CMP) to planarize the surface of the first sacrificial layer 14 to have a thickness of 1.1 mu m. Subsequently, after applying and patterning a first photoresist (not shown) on top of the first sacrificial layer 14, the second photoresist is used as a mask, and a second photoresist is disposed below the first sacrificial layer 14. The first anchor 21 and the second anchors supporting the supporting layer 19 to be formed later by etching the portions in which the holes of the metal layer 12 and the portions adjacent to both sides are etched to expose a portion of the etch stop layer 13. Create a position at which 22a, 22b will be formed and remove the first photoresist. Accordingly, the etch stop layer 13 is exposed in the shape of three squares spaced apart by a predetermined distance.

제1층(17)은 상기와 같이 노출된 식각방지층(13)의 상부 및 제1 희생층(14)의 상부에 적층된다. 제1층(17)은 질화물을 저압화학기상증착(LPCVD) 방법으로 0.1∼1.0㎛의 두께를 갖도록 형성한다. 하부전극층(23)은 제1층(17)의 상부에 적층된다. 하부전극층(23)은 백금(Pt), 탄탈륨(Ta) 또는 백금-탄탈륨(Pt-Ta) 등의 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 0.1∼1.0㎛의 두께를 갖도록 형성한다.The first layer 17 is stacked on the exposed etch stop layer 13 and the first sacrificial layer 14 as described above. The first layer 17 is formed to have a thickness of 0.1 to 1.0 mu m by low pressure chemical vapor deposition (LPCVD). The lower electrode layer 23 is stacked on top of the first layer 17. The lower electrode layer 23 is formed to have a thickness of 0.1 to 1.0 μm using a metal such as platinum (Pt), tantalum (Ta), or platinum-tantalum (Pt-Ta) by sputtering or chemical vapor deposition.

하부전극층(23)의 상부에는 압전물질로 이루어진 제2층(25)이 적층된다. 제2층(25)은 졸-겔법으로 제조된 PZT를 스핀코팅하여 0.4㎛의 두께를 갖게 형성한다. 이어서, 상기 제2층(25)을 구성하는 압전물질을 급속열처리(RTA) 방법으로 열처리하여 상변이시킨다.The second layer 25 made of a piezoelectric material is stacked on the lower electrode layer 23. The second layer 25 is formed by spin coating PZT prepared by the sol-gel method to have a thickness of 0.4 μm. Subsequently, the piezoelectric material constituting the second layer 25 is subjected to heat treatment by rapid thermal treatment (RTA) to cause phase shift.

상부전극층(28)은 제2층(25)의 상부에 적층된다. 상부전극층(28)은 백금, 탄탈륨, 은 또는 백금-탄탈륨 등의 금속을 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 0.1∼1.0㎛의 두께를 갖게 형성한다.The upper electrode layer 28 is stacked on top of the second layer 25. The upper electrode layer 28 is formed of a metal such as platinum, tantalum, silver, or platinum-tantalum to have a thickness of 0.1 to 1.0 mu m using a sputtering method or a chemical vapor deposition method.

도 3b를 참조하면, 상부전극층(28)의 상부에 제2 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 제2 포토레지스트를 마스크로 이용하여 상부전극층(28)을 각기 직사각 평판의 형상을 가지며, 서로 나란하게 형성된 제1 및 제2 상부전극(29, 30)으로 패터닝한 다음, 제2 포토레지스트를 제거한다. 제1 및 제2 상부전극(29, 30)에는 각기 외부로부터 후에 형성되는 공통전극선(32)을 통하여 제2 신호(바이어스 신호)가 인가된다.Referring to FIG. 3B, after applying and patterning a second photoresist (not shown) on the upper electrode layer 28, the upper electrode layer 28 is formed into a rectangular flat plate using the second photoresist as a mask. And patterning the first and second upper electrodes 29 and 30 formed in parallel with each other, and then removing the second photoresist. A second signal (bias signal) is applied to the first and second upper electrodes 29 and 30 through a common electrode line 32 formed later from the outside, respectively.

이어서, 상부전극층(28)을 패터닝하는 방법과 동일한 방법으로 제2층(25)을 패터닝하여 각기 직사각 평판의 형상을 가지며, 서로 나란하게 형성된 제1 및 제2 변형층(26, 27)을 형성한다. 이 경우, 도 1에 도시한 바와 같이 제1 및 제2 변형층(26, 27)은 각기 제1 및 제2 상부전극(29, 30)보다 약간 넓은 직사각 평판의 형상을 갖도록 패터닝된다.Subsequently, the second layer 25 is patterned in the same manner as the patterning of the upper electrode layer 28 to form first and second strained layers 26 and 27, each having a shape of a rectangular flat plate and formed in parallel with each other. do. In this case, as shown in FIG. 1, the first and second strained layers 26 and 27 are patterned to have a rectangular plate shape slightly wider than that of the first and second upper electrodes 29 and 30, respectively.

계속하여, 하부전극층(23)을 패터닝하여 후에 형성되는 지지라인(20)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 제1 앵커(21)를 향하여 계단형으로 형성된 돌출부들을 갖는 하부전극(24)을 형성한다. 이 경우, 상기 하부전극(24)의 2개의 암들은 각기 제1 및 제2 변형층(26, 27)보다 넓은 면적의 직사각 평판의 형상을 갖는다. 또한, 하부전극층(23)을 패터닝할 때, 상기 제1층(17)의 일측 상부에 하부전극(24)과는 수직한 방향으로 공통전극선(32)이 하부전극(24)과 동시에 형성된다. 공통전극선(32)은 후에 형성되는 지지라인(20)의 상부에 하부전극(24)과 소정의 거리만큼 이격되어 형성된다. 따라서, 제1 및 제2 상부전극(29, 30), 제1 및 제2 변형층(26, 27) 그리고 하부전극(24)을 포함하는 액츄에이터(31)가 완성된다.Subsequently, the lower electrode layer 23 has a mirror-shaped 'c' shape with respect to the support line 20 formed later by patterning the lower electrode layer 23, and has a lower electrode 24 having protrusions formed stepped toward the first anchor 21. ). In this case, the two arms of the lower electrode 24 have the shape of a rectangular flat plate having a larger area than the first and second deforming layers 26 and 27, respectively. In addition, when the lower electrode layer 23 is patterned, the common electrode line 32 is formed simultaneously with the lower electrode 24 in a direction perpendicular to the lower electrode 24 on one side of the first layer 17. The common electrode line 32 is formed to be spaced apart from the lower electrode 24 by a predetermined distance on the support line 20 formed later. Thus, the actuator 31 including the first and second upper electrodes 29 and 30, the first and second strained layers 26 and 27, and the lower electrode 24 is completed.

이어서, 제1층(17)을 패터닝하여 지지층(19), 지지라인(20), 제1 앵커(21) 그리고 제2 앵커들(22a, 22b)을 포함하는 지지요소(18)를 형성한다. 이 때, 제1층(17) 중 상기 3개의 사각형으로 노출된 식각방지층(13)에 접촉되는 부분 중 양측부는 제2 앵커들(22a, 22b)이 되며 중앙부는 제1 앵커(21)가 된다. 제1 앵커(21) 및 제2 앵커들(22a, 2b)은 각기 사각 상자의 형상을 가지며, 제1 앵커(21)의 아래에는 제2 금속층(10)의 홀 및 제1 금속층(8)의 드레인패드가 형성되어 있다. 따라서, 제1 앵커(21)는 하부전극(24) 사이의 하부에 형성되며, 제2 앵커들(22a, 22b)은 각기 하부전극(24)의 외측 하부에 형성된다.The first layer 17 is then patterned to form a support element 18 comprising a support layer 19, a support line 20, a first anchor 21 and second anchors 22a, 22b. At this time, both sides of the portion of the first layer 17 contacting the etch stop layer 13 exposed in the three quadrangles are second anchors 22a and 22b and the center portion is the first anchor 21. . The first anchor 21 and the second anchors 22a and 2b each have a rectangular box shape, and below the first anchor 21, holes of the second metal layer 10 and holes of the first metal layer 8 are formed. A drain pad is formed. Therefore, the first anchor 21 is formed below the lower electrode 24, and the second anchors 22a and 22b are formed below the outer side of the lower electrode 24, respectively.

계속하여, 지지요소(18) 및 액츄에이터(31)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 패터닝하여 지지라인(19) 상에 형성된 공통전극선(32)으로부터 제1 및 제2 상부전극(29, 30)의 일부를 각기 노출시킨다. 이 때, 제1 앵커(21)로부터 하부전극(24)의 돌출부들까지도 함께 노출된다.Subsequently, a third photoresist (not shown) is applied and patterned on the support element 18 and the actuator 31 to form first and second upper portions from the common electrode line 32 formed on the support line 19. A part of the electrodes 29 and 30 are exposed respectively. At this time, even the protrusions of the lower electrode 24 are exposed together from the first anchor 21.

이어서, 상기 노출된 부분에 비정질 규소 또는 저온산화물인 산화규소 또는 오산화인 등을 증착하고 패터닝함으로써, 제1 상부전극(29)의 일부로부터 제1 변형층(26) 및 하부전극(24)을 통하여 지지층(19)의 일부까지 제1 절연층(34)을 형성하고, 동시에 제2 상부전극(30)의 일부로부터 제2 변형층(27) 및 하부전극(24)을 통하여 지지층(19)의 일부까지 제2 절연층(35)을 형성한다. 제1 및 제2 절연층(34, 35)은 저압 화학기상증착 방법(LPCVD)으로 각기 0.2∼0.4㎛의 두께를 갖도록 형성한다.Subsequently, silicon oxide or phosphorus pentoxide, which is amorphous silicon or a low temperature oxide, is deposited and patterned on the exposed portion, so that a portion of the first upper electrode 29 is formed through the first strained layer 26 and the lower electrode 24. The first insulating layer 34 is formed to a part of the support layer 19, and at the same time, a part of the support layer 19 through the second strained layer 27 and the lower electrode 24 from a part of the second upper electrode 30. Until the second insulating layer 35 is formed. The first and second insulating layers 34 and 35 are formed to have a thickness of 0.2 to 0.4 탆, respectively, by low pressure chemical vapor deposition (LPCVD).

다음에, 아래에 제2 금속층(10)의 홀 및 제1 금속층(8)의 드레인패드가 형성된 부분인 제1 앵커(21)의 중앙부로부터 제1 앵커(21), 식각방지층(13), 제2 보호층(12) 및 제1 보호층(9)을 식각하여 드레인패드까지 비어홀(38)을 형성한 후, 드레인패드로부터 비어홀(38)을 통하여 하부전극(24)의 돌출부들까지 비어컨택(39)을 형성한다. 이와 동시에, 제1 상부전극(29)으로부터 제1 절연층(34) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제1 상부전극연결부재(36)와 제2 상부전극(30)으로부터 제2 절연층(35) 및 지지층(19)의 일부를 통하여 공통전극선(32)까지 제2 상부전극연결부재(37)가 형성된다.Next, the first anchor 21, the etch stop layer 13, and the first anchor 21 are formed from a central portion of the first anchor 21, which is a portion where the hole of the second metal layer 10 and the drain pad of the first metal layer 8 are formed below. After the second protective layer 12 and the first protective layer 9 are etched to form the via hole 38 to the drain pad, the via contact is extended from the drain pad to the protrusions of the lower electrode 24 through the via hole 38. 39). At the same time, the first upper electrode connecting member 36 and the second upper electrode 30 extend from the first upper electrode 29 to the common electrode line 32 through a part of the first insulating layer 34 and the support layer 19. The second upper electrode connecting member 37 is formed from the second insulating layer 35 and the support layer 19 to the common electrode line 32.

상기 비어컨택(39)과 제1 및 제2 상부전극연결부재(36, 37)는 각기 백금 또는 백금-탄탈륨을 스퍼터링 방법 또는 화학기상증착 방법으로 0.1∼0.2㎛의 두께를 갖도록 증착한 후, 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부전극연결부재(36, 37)는 각기 제1 및 제2 상부전극(29, 30)과 공통전극선(32)을 연결하며, 하부전극(24)은 비어컨택(39)을 통하여 드레인패드와 연결된다.The via contact 39 and the first and second upper electrode connecting members 36 and 37 are deposited by depositing platinum or platinum-tantalum to have a thickness of 0.1 to 0.2 μm by sputtering or chemical vapor deposition. Patterned metal is formed. The first and second upper electrode connecting members 36 and 37 connect the first and second upper electrodes 29 and 30 to the common electrode line 32, respectively, and the lower electrode 24 connects the via contact 39. It is connected to the drain pad through.

도 3c를 참조하면, 액츄에이터(31) 및 지지요소(18)의 상부에 우수한 증착 평탄성을 갖는 아큐플로(accuflo)를 스핀코팅하여 제2 희생층(42)을 형성한다. 이어서, 거울(41) 및 포스트(40)를 형성하기 위하여, 제2 희생층(42)의 상부에 제4 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 제4 포토레지스트를 마스크로 이용하여 제2 희생층(42)의 일부를 식각함으로써 상기 거울상의 'ㄷ'자 형상의 하부전극(24) 중 지지라인(20)과 인접하지 않고 평행하게 형성된 부분의 일부(즉, 그 상부에 제1 및 제2 상부전극(29, 30)이 형성되지 않은 부분)를 노출시킨다.Referring to FIG. 3C, a second sacrificial layer 42 is formed by spin coating an acfloflo having excellent deposition flatness on top of the actuator 31 and the support element 18. Subsequently, in order to form the mirror 41 and the post 40, after applying and patterning a fourth photoresist (not shown) on the second sacrificial layer 42, the fourth photoresist is used as a mask. By etching a portion of the second sacrificial layer 42, a portion of the mirror-shaped 'c' shaped lower electrode 24 which is not adjacent to the support line 20 but formed in parallel (ie The first and second upper electrodes 29 and 30 are not formed).

다음에, 상기 노출된 하부전극(24)의 일부 및 제2 희생층(42)의 상부에 알루미늄을 스퍼터링 방법 또는 화학기상증착 방법을 사용하여 0.1∼1.0㎛의 두께로 증착하고, 상기 증착된 금속을 패터닝하여 사각 평판의 형상을 갖는 거울(41)과 거울(41)을 지지하는 포스트(40)를 동시에 형성한다. 그리고, 제2 희생층(42) 및 제4 포토레지스트를 플라즈마 애싱(plasma ashing) 방법으로 제거한 후, 제1 희생층(14)을 플루오르화크세논(XeF2) 또는 플루오르화브롬(BrF2)을 사용하여 제거하고 세정 및 건조 처리를 수행하여 도 1에 도시한 바와 같은 AMA 소자를 완성한다.Next, aluminum is deposited on a portion of the exposed lower electrode 24 and the second sacrificial layer 42 to a thickness of 0.1 to 1.0 μm using a sputtering method or a chemical vapor deposition method. Patterning to form a mirror 41 having a rectangular flat plate shape and a post 40 for supporting the mirror 41 at the same time. After the second sacrificial layer 42 and the fourth photoresist are removed by plasma ashing, the first sacrificial layer 14 is replaced with xenon fluoride (XeF 2 ) or bromine fluoride (BrF 2 ). Removal, and washing and drying treatments are performed to complete the AMA device as shown in FIG.

그러나, 상술한 박막형 광로조절 장치에 있어서, 액츄에이터를 형성한 후 제1 및 제2 희생층을 제거하게 되면, 상기 액츄에이터를 이루고 있는 박막들이 각각의 잔류응력 차이로 인하여 윗 방향이나 아랫 방향으로 힘을 받게 되어 구동전압이 인가되지 않는 상태에서도 액츄에이터가 약 3∼ 5°정도 상방 또는 하방으로 기울어지는 액츄에이터의 초기 휘어짐 현상이 야기된다. 이와 같이, 액츄에이터에 초기 휘어짐이 발생하면 액츄에이터 상부의 거울의 반사각을 일정하게 유지하기 어렵게 되어 스크린에 투영되는 화상의 화질이 저하되는 결과를 가져온다.However, in the above-described thin film type optical path control device, if the first and second sacrificial layers are removed after the actuator is formed, the thin films constituting the actuator exert a force in the upward direction or downward direction due to the residual stress difference. Even when the driving voltage is not applied, the initial bending of the actuator is caused when the actuator is inclined upward or downward by about 3 to 5 degrees. As such, when the initial warpage occurs in the actuator, it becomes difficult to maintain the reflection angle of the mirror on the upper part of the actuator, resulting in a deterioration in the image quality of the image projected on the screen.

따라서, 본 발명의 목적은 액츄에이터가 변형응력에 강한 구조를 갖도록 함으로써 액츄에이터의 초기 휘어짐을 방지할 수 있는 박막형 광로조절 장치 및 그 제조 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a thin film type optical path control device and a method for manufacturing the same, which can prevent the initial bending of the actuator by having the structure resistant to the deformation stress.

도 1은 본 출원인의 선행 출원에 기재된 박막형 광로조절 장치의 사시도이다.1 is a perspective view of a thin film type optical path adjusting device described in the applicant's prior application.

도 2는 도 1에 도시한 장치를 A1-A2선으로 자른 단면도이다.FIG. 2 is a cross-sectional view of the apparatus shown in FIG. 1 taken along lines A 1 -A 2 .

도 3a 내지 도 3c는 도2에 도시한 장치의 제조 공정도이다.3A to 3C are manufacturing process diagrams of the apparatus shown in FIG.

도 4는 본 발명에 따른 박막형 광로조절 장치의 사시도이다.Figure 4 is a perspective view of a thin film type optical path control apparatus according to the present invention.

도 5는 도 4의 장치를 B1-B2선으로 자른 단면도이다.5 is a cross-sectional view of the apparatus of FIG. 4 taken along line B 1 -B 2 .

도 6은 도 4의 장치를 C1-C2선으로 자른 단면도이다.FIG. 6 is a cross-sectional view of the device of FIG. 4 taken along line C 1 -C 2. FIG.

도 7a 내지 도 11b는 도 5 및 도 6에 도시한 장치의 제조 공정도이다.7A to 11B are manufacturing process diagrams of the apparatus shown in FIGS. 5 and 6.

<도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of the drawings>

100 : 액티브매트릭스 101 : 기판100: active matrix 101: substrate

120 : 트랜지스터 135 : 제1 금속층120: transistor 135: first metal layer

140 : 제1 보호층 145 : 제2 금속층140: first protective layer 145: second metal layer

150 : 제2 보호층 155 : 식각방지층150: second protective layer 155: etch stop layer

160 : 제1 희생층 170 : 지지층160: first sacrificial layer 170: support layer

171 : 제1 앵커 172a, 172b : 제2 앵커171: first anchor 172a, 172b: second anchor

174 : 지지라인 175 : 지지요소174: support line 175: support element

180 : 하부전극 190, 191 : 제1 및 제2 변형층180: lower electrode 190, 191: first and second strained layers

200, 201 : 제1 및 제2 상부전극 210 : 액츄에이터200, 201: first and second upper electrodes 210: actuators

220, 221 : 제1 및 제2 절연층220, 221: first and second insulating layers

230, 231 : 제1 및 제2 상부전극연결부재230 and 231: first and second upper electrode connecting members

250 : 포스트 260 : 거울250: Post 260: Mirror

270 : 비어홀 280 : 비어컨택270: Beer Hall 280: Beer Contact

300 : 제2 희생층300: second sacrificial layer

상술한 본 발명의 목적을 달성하기 위하여 본 발명은, 액티브매트릭스, 지지요소, 액츄에이터 및 거울을 포함하는 박막형 광로조절 장치를 제공한다. MOS 트랜지스터가 내장된 상기 액티브매트릭스는 상기 트랜지스터의 드레인으로부터 연장되는 드레인패드를 갖는 제1 금속층을 포함한다. 상기 지지요소는 상기 액티브매트릭스의 상부에 형성된 지지라인, 지지라인과 일체로 형성되며 사각고리의 형상을 갖는 지지층, 그리고 지지층 중 상기 지지라인과 인접한 부분 하부의 액티브매트릭스에 각기 접촉되어 지지층을 지지하는 제1 앵커 및 제2 앵커들을 포함한다. 상기 사각고리의 형상을 갖는 지지층 중 상기 지지라인과 직교하는 방향으로 수평하게 연장된 2개의 암들에는 각기 복수 개의 홈들이 형성된다. 상기 액츄에이터는 상기 지지층의 상부에 형성되며 상기 지지라인에 대하여 거울상의 'ㄷ'자의 형상을 갖는 하부전극, 하부전극의 일측 상에 형성된 제1 변형층, 하부전극의 타측 상에 형성된 제2 변형층, 제1 변형층의 상부에 형성된 제1 상부전극, 그리고 제2 변형층의 상부에 형성된 제2 상부전극을 포함한다. 상기 하부전극, 제1 및 제2 변형층 그리고 제1 및 제2 상부전극에는 각기 상지 지지층의 형상을 따른 복수 개의 홈들이 형성된다. 상기 거울은 지지층 중 지지라인과 이격되어 평행한 부분 상에 형성된 포스트에 의하여 지지되어 액츄에이터의 상부에 형성된다.In order to achieve the above object of the present invention, the present invention provides a thin film type optical path control device including an active matrix, a support element, an actuator and a mirror. The active matrix having the MOS transistor embedded therein includes a first metal layer having a drain pad extending from the drain of the transistor. The support element is formed on the support line formed on top of the active matrix, the support line is formed integrally with the support line and has a rectangular ring shape, and the support layer in contact with the active matrix of the lower portion of the support layer adjacent to the support line, respectively to support the support layer A first anchor and a second anchor. A plurality of grooves are formed in each of two arms horizontally extending in a direction orthogonal to the support line among the support layers having the shape of the square ring. The actuator is formed on the support layer and has a lower electrode having a mirror-shaped 'C' shape with respect to the support line, a first deformed layer formed on one side of the lower electrode, and a second deformed layer formed on the other side of the lower electrode. And a first upper electrode formed on the first strained layer, and a second upper electrode formed on the second strained layer. A plurality of grooves are formed in the lower electrode, the first and second deformable layers, and the first and second upper electrodes, respectively, in the shape of the upper limb support layer. The mirror is supported by a post formed on a parallel portion of the support layer spaced apart from the support line and formed on top of the actuator.

또한 상술한 본 발명의 목적을 달성하기 위하여 본 발명은, MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장된 드레인패드를 갖는 제1 금속층을 포함하는 액티브매트릭스를 제공하는 단계, 상기 액티브매트릭스의 상부에 제1 희생층을 형성한 후 상기 제1 희생층을 패터닝하여 상기 액티브매트릭스 중 상기 드레인패드가 형성된 부분 및 상기 드레인패드가 형성된 부분의 양측부를 노출시키는 단계, 상기 노출된 액티브매트릭스 및 상기 제1 희생층의 상부에 제1층을 형성한 후 상기 제1층의 일부를 식각하여 상기 제1층에 복수 개의 홈들을 형성하는 단계, 상기 복수 개의 홈들이 형성된 제1층의 상부에 하부전극층, 제2층 및 상부전극층을 형성하는 단계, 상기 상부전극층, 상기 제2층 및 상기 하부전극층을 패터닝하여 제1 및 제2 상부전극, 제1 및 제2 변형층 그리고 하부전극을 포함하는 액츄에이터를 형성하는 단계, 상기 제1층을 패터닝하여 상기 액티브매트릭스 상에 형성된 지지라인, 상기 지지라인과 일체로 형성되어 사각고리의 형상을 가지며 상기 복수 개의 홈들이 양측부에 형성된 지지층 및 상기 지지층 중 상기 지지라인과 인접한 부분 하부의 상기 액티브매트릭스에 각기 접촉되는 제1 앵커 및 제2 앵커들을 포함하는 지지수단을 형성하는 단계, 상기 지지라인의 상부에 공통전극선을 형성하는 단계, 그리고 상기 액츄에이터의 상부에 거울을 형성하는 단계를 포함하는 박막형 광로조절 장치의 제조 방법을 제공한다.In addition, in order to achieve the above object of the present invention, the present invention provides a step of providing an active matrix comprising a first metal layer having a drain pad embedded in the MOS transistor and extending from the drain of the transistor, on top of the active matrix After forming a first sacrificial layer, patterning the first sacrificial layer to expose portions of the active pad where the drain pads are formed and both sides of the portions where the drain pads are formed, the exposed active matrix and the first sacrificial layer; Forming a plurality of grooves on the first layer by etching a portion of the first layer after forming the first layer on the upper layer, the lower electrode layer on the first layer on which the plurality of grooves are formed, and the second layer Forming a layer and an upper electrode layer, patterning the upper electrode layer, the second layer, and the lower electrode layer to form first and second upper electrodes; Forming an actuator including a pole, first and second deformable layers, and a lower electrode; patterning the first layer to form a support line formed on the active matrix; Forming support means including a support layer having a plurality of grooves formed at both sides and first and second anchors respectively contacting the active matrix below a portion of the support layer adjacent to the support line; It provides a method of manufacturing a thin film type optical path control device comprising the step of forming a common electrode line on the upper portion, and forming a mirror on the upper portion of the actuator.

본 발명에 의하면, 사각고리 형상의 지지층 중 지지라인과 직교하는 방향으로 수평하게 연장된 2개의 암들을 소정 깊이로 식각하여 복수 개의 홈들을 형성한 후, 그 상부에 하부전극, 제1 및 제2변형층 그리고 제1 및 제2 상부전극을 형성한다. 상기 하부전극, 제1 및 제2 변형층 그리고 제1 및 제2 상부전극은 이러한 복수 개의 홈들이 형성된 지지층의 상부에 적층되기 때문에 지지층의 형상을 따라 복수 개의 홈들이 각기 형성된다. 따라서, 각기 복수 개의 홈들이 형성된 하부전극, 제1 및 제2 변형층 그리고 제1 및 제2 상부전극을 포함하는 액츄에이터는 변형응력에 강한 립 형상의 구조를 갖는다. 그러므로, 액츄에이터를 형성하는 동안 발생하는 잔류하는 응력과 같은 변형응력에 의해 구동전압을 가하지 않은 상태에서도 액츄에이터가 윗 방향이나 아랫 방향으로 휘어지는 현상인 액츄에이터의 초기 휘어짐을 방지할 수 있다.According to the present invention, two arms extending horizontally in a direction orthogonal to the support line of the rectangular-shaped support layer are etched to a predetermined depth to form a plurality of grooves, and then the lower electrodes, the first and the second electrodes thereon. The strained layer and the first and second upper electrodes are formed. Since the lower electrode, the first and second strained layers, and the first and second upper electrodes are stacked on the support layer on which the plurality of grooves are formed, a plurality of grooves are formed along the shape of the support layer. Accordingly, the actuator including the lower electrode, the first and second strained layers and the first and second upper electrodes, each of which has a plurality of grooves, has a rib-shaped structure that is strong in strain stress. Therefore, it is possible to prevent the initial bending of the actuator, which is a phenomenon in which the actuator is bent upward or downward even without a driving voltage due to deformation stress such as residual stress generated during the formation of the actuator.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 박막형 광로조절 장치를 상세하게 설명한다.Hereinafter, a thin film type optical path adjusting device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 박막형 광로조절 장치의 사시도를 도시한 것이며, 도 5는 도 4의 장치를 B1-B2선으로 자른 단면도를 도시한 것이며, 도 6은 도 4의 장치를 C1-C2선으로 자른 단면도들 도시한 것이다.Figure 4 shows a perspective view of the thin film type optical path control apparatus according to the present invention, Figure 5 shows a cross-sectional view of the device of Figure 4 cut line B 1 -B 2 , Figure 6 shows the device of Figure 4 C 1 cut in the cross-sectional view taken along the line 2 -C illustrates.

도 4 및 도 5를 참조하면, 본 발명에 따른 박막형 광로조절 장치는 액티브매트릭스(100), 액티브매트릭스(100)의 상부에 형성된 지지요소(175), 지지요소(175)의 상부에 형성된 액츄에이터(210), 그리고 액츄에이터(210)의 상부에 형성된 거울(260)을 포함한다.4 and 5, the thin film type optical path control apparatus according to the present invention includes an active matrix 100, a support element 175 formed on the active matrix 100, and an actuator formed on the support element 175. 210, and a mirror 260 formed on the actuator 210.

도 5 및 도 6을 참조하면, 액티브매트릭스(100)는 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(120)가 내장된 기판(101), 상기 P-MOS 트랜지스터(120)의 드레인(105) 및 소오스(110)로부터 연장되어 기판(101)의 상부에 형성된 제1 금속층(135), 제1 금속층(135)의 상부에 형성된 제1 보호층(140), 제1 보호층(140)의 상부에 형성된 제2 금속층(145), 제2 금속층(145)의 상부에 형성된 제2 보호층(150), 그리고 제2 보호층(150)의 상부에 형성된 식각방지층(155)을 포함한다. 제1 금속층(135)은 제1 신호(화상 신호)를 전달하기 위하여 P-MOS 트랜지스터(120)의 드레인(105)으로부터 연장되는 드레인패드를 포함하며, 제2 금속층(145)은 티타늄층 및 질화티타늄층으로 이루어진다.5 and 6, the active matrix 100 includes a substrate 101 having M × N (M, where N is a natural number) P-MOS transistors 120 and the P-MOS transistors 120. A first metal layer 135 formed on the substrate 101, a first protective layer 140 formed on the first metal layer 135, and a first protective layer extending from the drain 105 and the source 110; The second metal layer 145 formed on the upper portion of the 140, the second protective layer 150 formed on the second metal layer 145, and the etch stop layer 155 formed on the second protective layer 150 are included. do. The first metal layer 135 includes a drain pad extending from the drain 105 of the P-MOS transistor 120 to transmit a first signal (image signal), and the second metal layer 145 includes a titanium layer and nitride. It consists of a titanium layer.

도 4 및 도 6을 참조하면, 지지요소(175)는 지지층(170), 지지라인(174), 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함한다. 지지라인(174) 및 지지층(170)은 제1 에어갭(165)을 개재하여 식각방지층(155)의 상부에 수평하게 형성된다. 지지라인(174)의 상부에는 공통전극선(240)이 형성되며 지지라인(174)은 이러한 공통전극선(240)을 지지하는 기능을 수행한다.4 and 6, the support element 175 includes a support layer 170, a support line 174, a first anchor 171, and second anchors 172a and 172b. The support line 174 and the support layer 170 are horizontally formed on the etch stop layer 155 via the first air gap 165. The common electrode line 240 is formed on the support line 174, and the support line 174 serves to support the common electrode line 240.

상기 지지층(170)은 사각고리의 형상, 바람직하게는 직사각고리의 형상을 갖고 지지라인(174)과 동일 평면상에서 직교하는 방향으로 지지라인(174)과 일체로 형성된다. 상기 사각고리 형상의 지지층(170) 중 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들에는 각기 복수 개의 홈(groove)들이 형성된다. 이러한 홈들이 지지층(170)의 암들에 형성됨으로써, 지지층(170)은 지지라인(174)에 대하여 수직한 방향으로 작용하는 변형응력에 대하여 강한 구조를 갖게 된다.The support layer 170 has a rectangular ring shape, preferably a rectangular ring shape, and is integrally formed with the support line 174 in a direction orthogonal to the support line 174 on the same plane. A plurality of grooves are formed in the two arms horizontally extending in a direction orthogonal to the support line 174 of the square ring-shaped support layer 170. As these grooves are formed in the arms of the support layer 170, the support layer 170 has a strong structure against deformation stress acting in a direction perpendicular to the support line 174.

상기 지지층(170)의 암들 사이의 하부에는 제1 앵커(171)가 상기 2개의 암들과 일체로 형성되어 식각방지층(155)에 부착되며, 상기 2개의 암들의 외측 하부에는 2개의 제2 앵커들(172a, 172b)이 상기 2개의 암들과 일체로 형성되어 식각방지층(155)에 부착된다.A first anchor 171 is integrally formed with the two arms and attached to the etch stop layer 155 at lower portions between the arms of the support layer 170, and two second anchors are disposed below the outer sides of the two arms. 172a and 172b are integrally formed with the two arms and attached to the etch stop layer 155.

제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각상자의 형상을 갖는다. 지지층(170)은 제1 앵커(171)에 의해 중앙부가 지지되며 제2 앵커들(172a, 172b)에 의하여 양측부가 지지된다.The first anchor 171 and the second anchors 172a and 172b each have a shape of a rectangular box. The support layer 170 is supported by the first anchor 171 in the center portion and supported by both anchors 172a and 172b.

제1 앵커(171)는 식각방지층(155) 중 아래에 제1 금속층(135)의 드레인패드가 위치한 부분 상에 형성된다. 제1 앵커(171)의 중앙부에는 식각방지층(155), 제2 보호층(150), 제2 금속층(145)의 홀(147) 및 제1 보호층(140)을 통하여 제1 금속층(135)의 드레인패드까지 비어홀(270)이 형성된다.The first anchor 171 is formed on a portion of the etch stop layer 155 where the drain pad of the first metal layer 135 is located. The first metal layer 135 is formed in the center of the first anchor 171 through the etch stop layer 155, the second passivation layer 150, the hole 147 of the second metal layer 145, and the first passivation layer 140. The via hole 270 is formed to the drain pad of the.

상기 액츄에이터(210)는 지지라인(174)에 대하여 거울상의 'ㄷ'자의 형상으로 지지층(170)의 상부에 형성된다. 액츄에이터(210)는 하부전극(180), 제1 변형층(190), 제2 변형층(191), 제1 상부전극(200) 및 제2 상부전극(201)을 포함한다. 하부전극(180)은 지지라인(174)에 대하여 소정의 거리만큼 이격된 거울상의 'ㄷ'자의 형상을 가지며, 하부전극(180)의 일측의 양측부에는 제1 앵커(171)를 향하여 계단형으로 돌출부들이 서로 대응하여 형성된다. 상기 하부전극(180)의 돌출부들은 각기 제1 앵커(171)에 형성된 비어홀(270)의 주위까지 연장된다.The actuator 210 is formed on the support layer 170 in the shape of a mirror 'C' with respect to the support line 174. The actuator 210 includes a lower electrode 180, a first strained layer 190, a second strained layer 191, a first upper electrode 200, and a second upper electrode 201. The lower electrode 180 has a mirror-shaped 'c' shape spaced apart from the support line 174 by a predetermined distance, and is stepped toward the first anchor 171 at both sides of one side of the lower electrode 180. The protrusions are formed corresponding to each other. The protrusions of the lower electrode 180 extend to the periphery of the via hole 270 formed in the first anchor 171, respectively.

비어컨택(280)은 제1 금속층(135)의 드레인패드로부터 비어홀(280)을 통하여 하부전극(180)의 돌출부까지 형성되어 상기 드레인패드와 하부전극(180)을 전기적으로 연결한다.The via contact 280 is formed from the drain pad of the first metal layer 135 to the protrusion of the lower electrode 180 through the via hole 280 to electrically connect the drain pad and the lower electrode 180.

상기 지지층(170)의 상부에 형성된 거울상의 'ㄷ'자형의 하부전극(180) 중 2개의 암들은 각기 복수 개의 홈들이 형성된 직사각 평판의 형상을 갖는다. 즉, 하부전극(180)의 암들은 그 하부에 형성된 지지층(170)의 암들의 형상을 따라 형성되므로 하부전극(180)의 암들에도 하부전극(180)이 변형응력에 강한 구조를 갖도록 하는 복수 개의 홈들이 형성된다.Two arms of the mirror-shaped 'c'-shaped lower electrode 180 formed on the support layer 170 have a shape of a rectangular plate on which a plurality of grooves are formed. That is, since the arms of the lower electrode 180 are formed along the shapes of the arms of the support layer 170 formed thereunder, the arms of the lower electrode 180 may have a plurality of structures such that the lower electrodes 180 have a strong structure against deformation stress. Grooves are formed.

제1 및 제2 변형층(190, 191)은 각기 하부전극(180)의 2개의 암들보다 좁은 면적의 직사각평판의 형상을 갖고 하부전극(180)의 2개의 암들의 상부에 형성된다. 제1 및 제2 변형층(190, 191)도 하부전극(180)의 암들의 상부에 형성되므로, 제1 및 제2 변형층(190, 191)에도 하부전극(180)의 암들의 형상을 따라 각기 복수 개의 홈들이 형성된다.The first and second deformable layers 190 and 191 have a shape of a rectangular flat plate having a narrower area than the two arms of the lower electrode 180, respectively, and are formed on the two arms of the lower electrode 180. Since the first and second strained layers 190 and 191 are also formed on the upper portions of the arms of the lower electrode 180, the first and second strained layers 190 and 191 also follow the shapes of the arms of the lower electrode 180. Each of the plurality of grooves is formed.

제1 및 제2 상부전극(200, 201)은 각기 제1 및 제2 변형층(190, 191)보다 좁은 면적의 직사각평판의 형상을 갖고 제1 및 제2 변형층(190, 191)의 상부에 형성된다. 제1 및 제2 변형층(190, 191)과 마찬가지로 제1 및 제2 상부전극(200, 201)에도 제1 및 제2 상부전극(200, 201)이 변형응력에 강한 구조를 갖도록 하는 복수 개의 홈들이 형성된다. 따라서, 하부전극(180), 제1 및 제2 변형층(190, 191), 그리고 제1 및 제2 상부전극(200, 201)을 포함하는 액츄에이터(210)는, 전체적으로 액츄에이터(210)의 길이 방향으로 작용하는 변형응력에 강한 립(rib) 형상의 구조를 갖게 된다.The first and second upper electrodes 200 and 201 have a shape of a rectangular flat plate having a smaller area than the first and second deformable layers 190 and 191, respectively, and have an upper portion of the first and second deformable layers 190 and 191. Is formed. Similar to the first and second strained layers 190 and 191, a plurality of first and second upper electrodes 200 and 201 may have a structure in which the first and second upper electrodes 200 and 201 have a structure resistant to strain stress. Grooves are formed. Accordingly, the actuator 210 including the lower electrode 180, the first and second strained layers 190 and 191, and the first and second upper electrodes 200 and 201 may have a length of the actuator 210 as a whole. It has a rib-shaped structure that is strong against deformation stress acting in the direction.

상기 제1 상부전극(200)의 일측으로부터 제1 변형층(190) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)이 형성되며, 제1 상부전극(200)의 일측으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제1 상부전극연결부재(230)가 형성된다. 제1 상부전극연결부재(230)는 제1 상부전극(200)과 공통전극선(240)을 연결하며, 제1 절연층(220)은 제1 상부전극(200)과 하부전극(180)이 서로 연결되어 전기적인 단락(short)이 일어나는 것을 방지한다. 또한, 제2 상부전극(201)의 일측으로부터 제2 변형층(191) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제2 절연층(221)이 형성된다. 제2 상부전극(201)의 일측으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제2 상부전극연결부재(231)가 형성된다. 제2 절연층(221) 및 제2 상부전극연결부재(231)는 각기 제1 절연층(220) 및 제1 상부전극연결부재(230)와 나란하게 형성된다. 제2 상부전극연결부재(231)는 제2 상부전극(201)과 공통전극선(240)을 연결하며, 제2 절연층(221)은 제2 상부전극(201)과 하부전극(180)이 서로 연결되어 전기적인 단락이 일어나는 것을 방지한다.The first insulating layer 220 is formed from one side of the first upper electrode 200 to a part of the support layer 170 through the first deforming layer 190 and the lower electrode 180, and the first upper electrode 200. The first upper electrode connecting member 230 is formed from one side of the first through the first insulating layer 220 and the support layer 170 to the common electrode line 240. The first upper electrode connecting member 230 connects the first upper electrode 200 and the common electrode line 240, and the first insulating layer 220 has the first upper electrode 200 and the lower electrode 180 mutually connected to each other. Connected to prevent electrical shorts. In addition, a second insulating layer 221 is formed from one side of the second upper electrode 201 to a part of the support layer 170 through the second deformable layer 191 and the lower electrode 180. The second upper electrode connecting member 231 is formed from one side of the second upper electrode 201 to the common electrode line 240 through a portion of the second insulating layer 221 and the support layer 170. The second insulating layer 221 and the second upper electrode connecting member 231 are formed to be parallel to the first insulating layer 220 and the first upper electrode connecting member 230, respectively. The second upper electrode connecting member 231 connects the second upper electrode 201 and the common electrode line 240, and the second insulating layer 221 has the second upper electrode 201 and the lower electrode 180 mutually connected to each other. Connection to prevent electrical shorts.

상기 하부전극(280) 중 제1 및 제2 상부전극(200, 201)이 형성되지 않은 부분, 즉, 지지라인(174)에 대하여 평행하게 형성된 부분의 일부에는 거울(260)과 거울(260) 하부의 하드마스크(320)를 지지하는 포스트(250)가 형성된다. 거울(260) 및 하드마스크(320)는 포스트(250)에 의하여 중앙부가 지지되며 양측이 제2 에어갭(310)을 개재하여 액츄에이터(210)의 상부에 수평하게 형성된다. 거울(260)은 광원(도시되지 않음)으로부터 입사되는 광을 소정의 각도로 반사하여 스크린에 화상이 투영되도록 한다.A mirror 260 and a mirror 260 are formed in a portion of the lower electrode 280 where the first and second upper electrodes 200 and 201 are not formed, that is, a portion formed parallel to the support line 174. The post 250 supporting the lower hard mask 320 is formed. The mirror 260 and the hard mask 320 are centrally supported by the post 250, and both sides thereof are formed horizontally on the actuator 210 via the second air gap 310. The mirror 260 reflects light incident from a light source (not shown) at a predetermined angle so that the image is projected onto the screen.

이하 본 발명에 따른 박막형 광로조절 장치의 제조 방법을 도면을 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film type optical path control device according to the present invention will be described in detail with reference to the accompanying drawings.

도 7a 내지 도 11b는 도 5 및 도 6에 도시한 장치의 제조 방법을 설명하기 위한 도면들이다. 도 7a 내지 도 11b에 있어서, 각 a도는 도 5에 도시한 장치의 제조 공정도이며, 각 b도는 도 6에 도시한 장치의 제조 공정도이다.7A to 11B are diagrams for describing a method of manufacturing the apparatus shown in FIGS. 5 and 6. 7A to 11B, each a diagram is a manufacturing process diagram of the apparatus shown in FIG. 5, and each b diagram is a manufacturing process diagram of the apparatus illustrated in FIG. 6.

도 7a 및 도 7b를 참조하면, n형으로 도핑된 실리콘웨이퍼인 기판(101)을 준비한 후, 통상의 소자분리 공정인 실리콘부분산화법(LOCOS)을 이용하여 기판(101)에 액티브영역 및 필드영역을 구분하기 위한 소자분리막(125)을 형성한다. 이어서, 상기 액티브영역의 상부에 불순물이 도핑된 폴리실리콘과 같은 도전물질로 이루어진 게이트(115)를 형성한 후, 이온주입 공정을 이용하여 p+소오스(110) 및 드레인(105)을 형성함으로써, 기판(101)에 M×N(M, N은 자연수) 개의 P-MOS 트랜지스터(120)를 형성한다.7A and 7B, after preparing a substrate 101 which is an n-type doped silicon wafer, an active region and a field region are formed on the substrate 101 using a silicon partial oxidation method (LOCOS), which is a conventional device isolation process. A device isolation film 125 is formed to distinguish between them. Subsequently, a gate 115 made of a conductive material such as polysilicon doped with impurities is formed on the active region, and then p + source 110 and drain 105 are formed by using an ion implantation process. M × N (M and N are natural numbers) P-MOS transistors 120 are formed on the substrate 101.

계속하여, 상기 P-MOS 트랜지스터(120)가 형성된 기판(101)의 상부에 산화물로 이루어진 절연막(130)을 형성한 후, 사진식각 방법으로 절연막(130)에 상기 소오스(110) 및 드레인(105)의 일측 상부를 각기 노출시키는 개구부들을 형성한다. 이어서, 상기 개구부들이 형성된 절연막(130)의 상부에 티타늄, 질화티타늄, 텅스텐 및 질화물 등으로 이루어진 제1 금속층(135)을 증착한 후 제1 금속층(135)을 사진식각 방법으로 패터닝한다. 이와 같이 패터닝된 제1 금속층(135)은 상기 P-MOS 트랜지스터(120)의 드레인(105)으로부터 후에 형성되는 제1 앵커(171)의 아래까지 연장되는 드레인패드를 포함한다.Subsequently, after the insulating film 130 made of oxide is formed on the substrate 101 on which the P-MOS transistor 120 is formed, the source 110 and the drain 105 are formed on the insulating film 130 by a photolithography method. Openings exposing the upper portion of each side of each). Subsequently, after depositing the first metal layer 135 made of titanium, titanium nitride, tungsten, nitride, or the like on the insulating layer 130 on which the openings are formed, the first metal layer 135 is patterned by photolithography. The patterned first metal layer 135 includes a drain pad extending from the drain 105 of the P-MOS transistor 120 to the bottom of the first anchor 171 formed later.

제1 금속층(135) 및 기판(101)의 상부에는 인실리케이트유리(PSG)로 이루어진 제1 보호층(140)이 형성된다. 제1 보호층(140)은 화학기상증착(CVD) 방법을 이용하여 약 8000Å 정도의 두께를 갖게 형성한다. 제1 보호층(140)은 후속 공정의 영향으로 상기 트랜지스터(120)가 내장된 기판(101)이 손상을 입는 것을 방지한다.The first passivation layer 140 made of an insulator glass (PSG) is formed on the first metal layer 135 and the substrate 101. The first passivation layer 140 is formed to have a thickness of about 8000 Å using chemical vapor deposition (CVD). The first protective layer 140 prevents damage to the substrate 101 in which the transistor 120 is embedded due to a subsequent process.

제1 보호층(140)의 상부에는 제2 금속층(145)이 형성된다. 제2 금속층(145)은 티타늄을 스퍼터링하여 약 300Å 정도의 두께로 티타늄층을 형성한 후, 상기 티타늄층의 상부에 질화티타늄을 물리기상증착(PVD) 방법으로 적층하여 질화티타늄층을 형성함으로써 완성된다. 제2 금속층(145)은 광원으로부터 입사되는 광이 거울(260)뿐만 아니라, 거울(260)이 덮고 있는 부분을 제외한 부분에도 입사됨으로 인하여, 기판(101)에 광전류가 흘러 소자가 오동작을 일으키는 것을 방지한다. 이어서, 제2 금속층(145) 중 후속 공정에서 비어홀(270)이 형성될 부분, 즉 그 아래에 제1 금속층(135)의 드레인패드가 형성되어 있는 부분을 식각하여 제2 금속층(145)에 홀(147)을 형성한다.The second metal layer 145 is formed on the first protective layer 140. The second metal layer 145 is formed by sputtering titanium to form a titanium layer having a thickness of about 300 mm 3, and then forming titanium nitride layer by forming titanium nitride on the titanium layer by physical vapor deposition (PVD). do. Since the light incident from the light source is incident not only on the mirror 260 but also on a portion other than the portion covered by the mirror 260, the second metal layer 145 may cause photocurrent to flow to the substrate 101, causing the device to malfunction. prevent. Subsequently, a portion of the second metal layer 145 in which the via hole 270 is to be formed in a subsequent process, that is, a portion in which the drain pad of the first metal layer 135 is formed is etched to form a hole in the second metal layer 145. 147 is formed.

제2 금속층(145)의 상부에는 인실리케이트유리(PSG)로 구성된 제2 보호층(150)이 적층된다. 제2 보호층(150)은 화학기상증착 방법을 사용하여 약 2000Å 정도의 두께를 갖게 형성된다. 제2 보호층(150)은 후속하는 공정 동안 기판(101) 및 기판(101) 상에 형성된 상기 결과물들이 손상을 입는 것을 방지한다.The second passivation layer 150 made of an insulated glass PSG is stacked on the second metal layer 145. The second protective layer 150 is formed to have a thickness of about 2000 kPa using a chemical vapor deposition method. The second protective layer 150 prevents the substrate 101 and the resulting products formed on the substrate 101 from being damaged during subsequent processing.

제2 보호층(150)의 상부에는 식각방지층(155)이 적층된다. 식각방지층(155)은 제2 보호층(150) 및 상기 기판(101) 상의 결과물들이 후속하는 식각 공정 동안 식각되는 것을 방지한다. 식각방지층(155)은 산화규소 또는 오산화인 등의 저온산화물(LTO)로 이루어진다. 식각방지층(155)은 저압화학기상증착(LPCVD) 방법으로 약 350∼450℃ 정도의 온도에서 약 0.2∼0.8㎛ 정도의 두께를 갖도록 적층한다.An etch stop layer 155 is stacked on the second passivation layer 150. The etch stop layer 155 prevents the second passivation layer 150 and the results on the substrate 101 from being etched during the subsequent etching process. The etch stop layer 155 is made of low temperature oxide (LTO) such as silicon oxide or phosphorus pentoxide. The etch stop layer 155 is laminated to have a thickness of about 0.2 to 0.8 μm at a temperature of about 350 to 450 ° C. by low pressure chemical vapor deposition (LPCVD).

식각방지층(155)의 상부에는 제1 희생층(160)이 적층된다. 제1 희생층(160)은 액츄에이터(210)를 구성하는 박막들의 적층을 용이하게 하는 기능을 수행한다. 제1 희생층(160)은 폴리실리콘을 사용하여 약 500℃ 이하의 온도에서 형성한다. 제1 희생층(160)은 저압화학기상증착(LPCVD) 방법으로 약 2.0∼3.0㎛ 정도의 두께를 갖도록 적층된다. 이어서, 제1 희생층(160)의 표면을 화학기계적연마(CMP) 방법을 이용하여 연마함으로써 제1 희생층(160)이 약 1.1㎛ 정도의 두께를 갖도록 그 표면을 평탄화시킨다.The first sacrificial layer 160 is stacked on the etch stop layer 155. The first sacrificial layer 160 serves to facilitate stacking of the thin films constituting the actuator 210. The first sacrificial layer 160 is formed at a temperature of about 500 ° C. or less using polysilicon. The first sacrificial layer 160 is laminated to have a thickness of about 2.0 to 3.0 μm by low pressure chemical vapor deposition (LPCVD). Subsequently, the surface of the first sacrificial layer 160 is polished using a chemical mechanical polishing (CMP) method to planarize the surface of the first sacrificial layer 160 to have a thickness of about 1.1 μm.

계속하여, 제1 희생층(160)의 상부에 제1 포토레지스트(163)를 도포하고 이를 패터닝한 후, 제1 포토레지스트(163)를 마스크로 이용하여 제1 희생층(160) 중 아래에 제2 금속층(145)의 홀(147)이 형성된 부분 및 이와 양측으로 인접한 부분들을 사각형의 형상으로 식각하여 식각방지층(155)의 일부를 노출시킴으로써, 후에 형성되는 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)이 형성될 위치를 만든다. 따라서, 상기 식각방지층(155)이 소정의 거리만큼 이격된 3개의 사각형의 형상으로 노출된다. 이어서, 제1 포토레지스트(163)를 제거한다.Subsequently, after applying and patterning the first photoresist 163 on the first sacrificial layer 160, the first photoresist 163 is used as a mask, and then, below the first sacrificial layer 160. A portion of the second metal layer 145 having the hole 147 formed thereon and portions adjacent to both sides thereof are etched in a quadrangular shape to expose a portion of the etch stop layer 155, thereby supporting the supporting layer 170 formed later. The position where the anchor 171 and the second anchors 172a and 172b are to be formed is made. Thus, the etch stop layer 155 is exposed in the shape of three squares spaced apart by a predetermined distance. Next, the first photoresist 163 is removed.

도 8a 및 도 8b를 참조하면, 제1층(169)은 상술한 바와 같이 사각형으로 노출된 식각방지층(155)의 상부 및 제1 희생층(160)의 상부에 적층된다. 제1층(169)은 질화물 또는 금속과 같은 경질의 물질로 구성되며, 저압화학기상증착(LPCVD) 방법으로 약 0.1∼1.0㎛정도의 두께를 갖게 형성한다. 이어서, 사진식각 방법을 이용하여 제1층(169)의 상부에 제2 포토레지스트(177)를 도포하고 패터닝한 후, 제2 포토레지스트(177)를 마스크로 이용하여 제1 희생층(160)의 상부에 형성된 제1층(169)의 일부를 소정의 깊이로 식각하여 제1층(169)에 복수 개의 홈들을 형성한 다음, 상기 제2 포토레지스트(173)를 제거한다. 상기 복수 개의 홈들은 제1층(169)이 후에 지지요소(175)로 패터닝되어, 후에 사각고리 형상의 지지층(170)이 형성될 때 지지층(170)의 2개의 암들에 형성된다. 이러한 홈들이 제1층(169)에 형성되면, 도 8b에 도시한 바와 같이 제1층(169)이 립(rib) 형상의 단면을 갖게 된다.8A and 8B, the first layer 169 is stacked on the upper portion of the etch stop layer 155 and the first sacrificial layer 160 exposed in a quadrangle as described above. The first layer 169 is made of a hard material such as nitride or metal, and is formed to have a thickness of about 0.1 to 1.0 μm by low pressure chemical vapor deposition (LPCVD). Subsequently, after the second photoresist 177 is coated and patterned on the first layer 169 using a photolithography method, the first sacrificial layer 160 is formed using the second photoresist 177 as a mask. A portion of the first layer 169 formed on the upper portion of the first layer 169 is etched to a predetermined depth to form a plurality of grooves in the first layer 169, and then the second photoresist 173 is removed. The plurality of grooves are formed in the two arms of the support layer 170 when the first layer 169 is later patterned with the support element 175, when the square ring shaped support layer 170 is later formed. When the grooves are formed in the first layer 169, the first layer 169 has a rib-shaped cross section as shown in FIG. 8B.

도 9a 및 도 9b를 참조하면, 하부전극층(179)은 상술한 바와 같이 복수 개의 홈들이 형성된 제1층(169)의 상부에 적층된다. 하부전극층(179)은 백금, 탄탈륨 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속으로 이루어지며, 스퍼터링 방법 또는 화학기상증착 방법을 이용하여 0.1∼1.0㎛ 정도의 두께를 갖게 형성된다. 하부전극층(179)이 복수 개의 홈들이 형성된 제1층(169)의 상부에 적층되므로, 하부전극층(179)에도 제1층(169)의 홈들과 동일한 형상을 갖는 복수 개의 홈들이 형성된다. 하부전극층(179)은 후에 외부로부터 제1 신호(화상 신호)가 인가되며, 일측의 양쪽에 서로 대응하는 계단형의 돌출부들이 형성된 거울상의 'ㄷ'자형의 하부전극(180)으로 패터닝된다.9A and 9B, the lower electrode layer 179 is stacked on top of the first layer 169 in which the plurality of grooves are formed as described above. The lower electrode layer 179 is made of a metal having electrical conductivity such as platinum, tantalum or platinum-tantalum, and is formed to have a thickness of about 0.1 μm to about 1.0 μm using a sputtering method or a chemical vapor deposition method. Since the lower electrode layer 179 is stacked on the first layer 169 having a plurality of grooves, a plurality of grooves having the same shape as the grooves of the first layer 169 are formed in the lower electrode layer 179. The lower electrode layer 179 is later applied with a first signal (image signal) from outside, and patterned as a mirror-shaped 'c' shaped lower electrode 180 having stepped protrusions corresponding to each other on one side.

하부전극층(179)의 상부에는 PZT 또는 PLZT 등의 압전물질로 구성되는 제2층(189)이 형성된다. 바람직하게는, 제2층(189)은 졸-겔법으로 제조된 PZT를 스핀코팅하여 약 0.4㎛ 정도의 두께를 갖도록 형성한다. 이어서, 제2층(189)을 구성하는 압전물질을 급속열처리(RTA) 방법으로 열처리하여 상변이시킨다. 제2층(189)은 복수 개의 홈들이 형성된 제1층(169) 및 하부전극층(179)의 상부에 적층되므로, 제2층(189)에도 복수 개의 홈들이 형성되어 도 9b에 도시한 바와 같이, 제2층(189)의 단면도 립 형상을 갖는다. 제2층(189)은 후에 제1 상부전극(200)과 하부전극(180)의 일측 사이에 발생하는 제1 전기장에 의하여 변형을 일으키는 제1 변형층(190) 및 제2 상부전극(201)과 하부전극(180)의 타측 사이에 발생하는 제2 전기장에 의하여 변형을 일으키는 제2 변형층(191)으로 패터닝된다.A second layer 189 made of a piezoelectric material such as PZT or PLZT is formed on the lower electrode layer 179. Preferably, the second layer 189 is formed to have a thickness of about 0.4 μm by spin coating PZT prepared by the sol-gel method. Subsequently, the piezoelectric material constituting the second layer 189 is subjected to heat treatment by rapid thermal treatment (RTA) to cause phase shift. Since the second layer 189 is stacked on the first layer 169 and the lower electrode layer 179 having a plurality of grooves, a plurality of grooves are also formed in the second layer 189, as shown in FIG. 9B. And a cross-sectional lip shape of the second layer 189. The second layer 189 may be the first strained layer 190 and the second upper electrode 201, which are deformed by a first electric field generated between the first upper electrode 200 and one side of the lower electrode 180. And a second deformation layer 191 causing deformation by a second electric field generated between the other side of the lower electrode 180 and the other side.

상부전극층(199)은 제2층(189)의 상부에 적층된다. 상부전극층(199)은 백금, 탄탈륨, 은 또는 백금-탄탈륨 등의 전기 전도성을 갖는 금속으로 이루어지며, 스퍼터링 방법 또는 화학기상증착 방법으로 약 0.1∼1.0㎛ 정도의 두께를 갖게 형성된다. 상부전극층(199)도 복수 개의 홈들이 형성된 제2층(189)의 상부에 적층되므로, 상부전극층(199)에도 복수 개의 홈들이 형성된다. 상부전극층(199)은 후에 제2 신호(바이어스 신호)가 각기 인가되며 소정의 거리만큼 이격되는 제1 상부전극(200) 및 제2 상부전극(201)으로 패터닝된다.The upper electrode layer 199 is stacked on top of the second layer 189. The upper electrode layer 199 is made of metal having electrical conductivity such as platinum, tantalum, silver, or platinum-tantalum, and is formed to have a thickness of about 0.1 to 1.0 μm by a sputtering method or a chemical vapor deposition method. Since the upper electrode layer 199 is also stacked on the second layer 189 in which the plurality of grooves are formed, the plurality of grooves are also formed in the upper electrode layer 199. The upper electrode layer 199 is later patterned with a first upper electrode 200 and a second upper electrode 201, each of which is applied with a second signal (bias signal) and spaced apart by a predetermined distance.

도 10a 및 도 10b를 참조하면, 상부전극층(199)의 상부에 제3 포토레지스트(도시되지 않음)를 도포하고 패터닝한 후, 제3 포토레지스트를 마스크로 이용하여 상부전극층(199)을 각기 사각평판의 형상, 바람직하게는 직사각평판의 형상을 가지며 서로 소정의 거리만큼 이격되어 나란하게 형성된 제1 상부전극(200) 및 제2 상부전극(201)으로 패터닝한 다음, 상기 제2 포토레지스트를 제거한다. 제1 및 제2 상부전극(200, 201)에는 각기 외부로부터 후에 형성되는 공통전극선(240)을 통하여 제2 신호가 인가된다.10A and 10B, after applying and patterning a third photoresist (not shown) on the upper electrode layer 199, each of the upper electrode layers 199 may be squared using the third photoresist as a mask. After patterning the first upper electrode 200 and the second upper electrode 201 having a shape of a flat plate, preferably a rectangular flat plate and being spaced apart from each other by a predetermined distance, and then removing the second photoresist. do. The second signal is applied to the first and second upper electrodes 200 and 201 through the common electrode line 240 formed later from the outside, respectively.

계속하여, 상부전극층(199)을 패터닝하는 방법과 동일한 방법으로 제2층(189)을 패터닝하여 각기 직사각평판의 형상을 가지며, 서로 소정의 거리만큼 분리되어 나란하게 형성된 제1 변형층(190) 및 제2 변형층(191)을 형성한다. 이 경우, 제1 및 제2 변형층(190, 191)은 각기 제1 및 제2 상부전극(200, 201)보다 약간 넓은 면적의 직사각평판의 형상을 갖도록 패터닝된다.Subsequently, the second deforming layer 190 is patterned in the same manner as the method of patterning the upper electrode layer 199, each having a shape of a rectangular flat plate, and separated from each other by a predetermined distance to form the first strained layer 190. And a second strained layer 191. In this case, the first and second deformable layers 190 and 191 are patterned to have a rectangular flat plate with a slightly larger area than the first and second upper electrodes 200 and 201, respectively.

이어서, 하부전극층(179)을 패터닝하여 후에 형성되는 지지라인(174)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 일측의 양측부에 제1 앵커(171)를 향하여 계단형으로 형성된 돌출부들을 갖는 하부전극(180)을 형성한다. 이 때, 상기 거울상의 'ㄷ'자 형의 하부전극(180)의 2개의 암들은 각기 제1 및 제2 변형층(190, 191)보다 넓은 면적의 직사각평판의 형상을 갖는다.Subsequently, the lower electrode layer 179 is patterned to have a mirror-shaped 'c' shape with respect to the support line 174 formed later, and has protrusions formed in a step shape toward the first anchor 171 at both sides of one side. The lower electrode 180 is formed. In this case, the two arms of the mirror-shaped 'c'-shaped lower electrode 180 have a rectangular flat plate having a larger area than the first and second deformable layers 190 and 191, respectively.

또한, 하부전극층(179)을 패터닝할 때, 제1층(169)의 일측 상부에 하부전극(180)에 대하여 수직한 방향으로 공통전극선(240)이 하부전극(180)과 동시에 형성된다. 공통전극선(240)은 후에 형성되는 지지라인(174)의 상부에 하부전극(180)과 소정의 거리만큼 이격되게 형성된다. 따라서, 제1 및 제2 상부전극(200, 201), 제1 및 제2 변형층(190, 191) 그리고 하부전극(180)을 포함하며, 변형응력에 강한 구조를 갖기 위하여 복수 개의 홈들이 형성된 립 구조를 갖는 액츄에이터(210)가 완성된다.In addition, when the lower electrode layer 179 is patterned, the common electrode line 240 is formed simultaneously with the lower electrode 180 in a direction perpendicular to the lower electrode 180 on one side of the first layer 169. The common electrode line 240 is formed to be spaced apart from the lower electrode 180 by a predetermined distance on the support line 174 formed later. Accordingly, the first and second upper electrodes 200 and 201, the first and second strained layers 190 and 191, and the lower electrode 180 may be formed, and a plurality of grooves may be formed to have a structure strong against strain stress. An actuator 210 having a lip structure is completed.

계속하여, 제1층(169)을 패터닝하여 지지층(170), 지지라인(174), 제1 앵커(171) 그리고 제2 앵커들(172a, 172b)을 포함하는 지지요소(175)를 형성한다. 이 때, 제1층(169) 중 상기 3개의 사각형의 모양으로 노출된 식각방지층(155)에 접촉되는 부분 중, 양측부는 각기 제2 앵커들(172a, 172b)이 되며 중앙부는 제1 앵커(171)가 된다. 제1 앵커(171) 및 제2 앵커들(172a, 172b)은 각기 사각상자의 형상을 가지며, 제1 앵커(171)의 아래에는 제2 금속층(145)의 홀(147) 및 제1 금속층(135)의 드레인패드가 위치한다. 제1 및 제2 변형층(190, 191)은 각기 지지층(170) 중 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들 상에 서로 나란하게 형성된다. 따라서, 제1 앵커(171)는 거울상의 'ㄷ'자형의 하부전극(180) 사이의 하부에 형성되며, 제2 앵커들(172a, 172b)은 각기 하부전극(180)의 외측 하부에 형성된다.Subsequently, the first layer 169 is patterned to form a support element 175 comprising a support layer 170, a support line 174, a first anchor 171 and second anchors 172a and 172b. . At this time, of the portions of the first layer 169 that are in contact with the etch stop layer 155 exposed in the shape of the three quadrangles, both sides are the second anchors 172a and 172b, respectively, and the center portion is the first anchor ( 171). Each of the first anchor 171 and the second anchors 172a and 172b has a rectangular box shape, and a hole 147 of the second metal layer 145 and a first metal layer 145 are disposed below the first anchor 171. 135) the drain pad. The first and second deformable layers 190 and 191 are formed parallel to each other on two arms horizontally extending in a direction orthogonal to the support line 174 of the support layer 170, respectively. Accordingly, the first anchor 171 is formed below the mirror-shaped 'c' shaped lower electrode 180, and the second anchors 172a and 172b are formed below the outer electrode 180, respectively. .

이어서, 지지요소(175) 및 액츄에이터(210)의 상부에 제4 포토레지스트(도시되지 않음)를 도포하고 패터닝하여 지지라인(274) 상에 형성된 공통전극선(240)으로부터 제1 및 제2 상부전극(200, 201)의 일부들을 노출시킨다. 이 때, 제1 앵커(171)로부터 하부전극(180)의 돌출부들까지도 함께 노출된다.Subsequently, a fourth photoresist (not shown) is applied and patterned on the support element 175 and the actuator 210 to form the first and second upper electrodes from the common electrode line 240 formed on the support line 274. Expose portions of 200 and 201. At this time, the protrusions of the lower electrode 180 are also exposed together from the first anchor 171.

계속하여, 노출된 부분에 비정질규소 또는 산화규소 내지 오산화인과 같은 저온산화물을 증착하고 패터닝함으로써, 제1 상부전극(200)의 일부로부터 제1 변형층(190) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제1 절연층(220)을 형성하고, 동시에 제2 상부전극(201)의 일부로부터 제2 변형층(191) 및 하부전극(180)을 통하여 지지층(170)의 일부까지 제2 절연층(221)을 형성한다. 제1 및 제2 절연층(220, 221)은 저압화학기상증착(LPCVD) 방법으로 각기 약 0.2∼0.4㎛ 정도의 두께를 갖도록 형성된다.Subsequently, by depositing and patterning a low temperature oxide such as amorphous silicon or silicon oxide to phosphorus pentoxide on the exposed portion, the first strained layer 190 and the lower electrode 180 are removed from a portion of the first upper electrode 200. The first insulating layer 220 is formed to a part of the support layer 170, and at the same time, a part of the support layer 170 is formed from the part of the second upper electrode 201 through the second strained layer 191 and the lower electrode 180. Until the second insulating layer 221 is formed. The first and second insulating layers 220 and 221 are formed to have a thickness of about 0.2 to 0.4 μm, respectively, by low pressure chemical vapor deposition (LPCVD).

다음에, 아래에 제2 금속층(145)의 홀(147) 및 제1 금속층(135)의 드레인패드가 형성된 부분인 제1 앵커(171)의 중앙 상부로부터 제1 앵커(171), 식각방지층(155), 제2 보호층(150) 및 제1 보호층(140)의 일부를 식각하여 제1 금속층(135)의 드레인패드까지 비어홀(270)을 형성한 후, 상기 드레인패드로부터 비어홀(270)을 통하여 하부전극(180)의 돌출부들까지 비어컨택(280)을 형성한다. 이와 동시에, 제1 상부전극(200)으로부터 제1 절연층(220) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제1 상부전극연결부재(230)를 형성하며, 제2 상부전극(201)으로부터 제2 절연층(221) 및 지지층(170)의 일부를 통하여 공통전극선(240)까지 제2 상부전극연결부재(231)가 형성된다.Next, the first anchor 171 and the etch stop layer (from the center upper portion of the first anchor 171, which is a portion where the hole 147 of the second metal layer 145 and the drain pad of the first metal layer 135 are formed below). 155, a portion of the second passivation layer 150 and the first passivation layer 140 are etched to form a via hole 270 up to the drain pad of the first metal layer 135, and then the via hole 270 from the drain pad. Through vias 280 are formed to the protrusions of the lower electrode 180. At the same time, the first upper electrode connecting member 230 is formed from the first upper electrode 200 to the common electrode line 240 through a portion of the first insulating layer 220 and the support layer 170, and the second upper electrode The second upper electrode connecting member 231 is formed from the 201 to the common electrode line 240 through a portion of the second insulating layer 221 and the support layer 170.

상기 비어컨택(280)과 제1 및 제2 상부전극연결부재(230, 231)는 각기 백금, 탄탈륨 또는 백금-탄탈륨 등의 금속으로 이루어지며, 스퍼터링 방법 또는 화학기상증착 방법으로 약 0.1∼0.2㎛ 정도의 두께를 갖도록 증착한 후 상기 증착된 금속을 패터닝하여 형성한다. 제1 및 제2 상부전극연결부재(230, 231)는 각기 제1 및 제2 상부전극(200, 201)과 공통전극선(240)을 연결하며, 하부전극(180)은 비어컨택(280)을 통하여 제1 금속층(135)의 드레인패드와 연결된다.The via contact 280 and the first and second upper electrode connecting members 230 and 231 are each made of a metal such as platinum, tantalum or platinum-tantalum, and each is about 0.1 to 0.2 μm by sputtering or chemical vapor deposition. After depositing to have a thickness of about the thickness is formed by patterning the deposited metal. The first and second upper electrode connecting members 230 and 231 connect the first and second upper electrodes 200 and 201 and the common electrode line 240, respectively, and the lower electrode 180 connects the via contact 280. It is connected to the drain pad of the first metal layer 135 through.

도 11a 및 도 11b를 참조하면, 상기 액츄에이터(210) 및 지지요소(175)의 상부에 우수한 증착 평탄성을 갖는 아큐플로(accuflo)를 스핀코팅 방법을 사용하여 액츄에이터(210)를 완전히 덮을 수 있도록 충분한 높이를 갖는 제2 희생층(300)을 형성한다.Referring to FIGS. 11A and 11B, sufficient to completely cover the actuator 210 using a spin coating method of acuflo having excellent deposition flatness on top of the actuator 210 and the support element 175. A second sacrificial layer 300 having a height is formed.

이어서, 제2 희생층(300)의 상부에 제5 포토레지스트(330)를 도포한 후, 그 상부에 알루미늄을 스퍼터링하여 약 3000Å의 두께를 갖는 하드마스크(320)를 형성한다. 계속하여, 사진식각 방법으로 하드마스크(320)를 패터닝한 후, 이러한 패터닝된 하드마스크(320)를 식각 마스크로 이용하여 그 하부의 제5 포토레지스트(330) 및 제2 희생층(300)을 패터닝함으로써, 거울상의 'ㄷ'자의 형상을 갖는 하부전극(180) 중 지지라인(174)에 대하여 평행하게 형성된 부분의 일부(그 상부에 제1 및 제2 상부전극(200, 201)이 형성되지 않은 부분)를 노출시킨다.Subsequently, after the fifth photoresist 330 is coated on the second sacrificial layer 300, aluminum is sputtered on the second sacrificial layer 300 to form a hard mask 320 having a thickness of about 3000 μm. Subsequently, after the hard mask 320 is patterned by a photolithography method, the fifth photoresist 330 and the second sacrificial layer 300 are formed by using the patterned hard mask 320 as an etching mask. By patterning, a portion of the lower electrode 180 having a mirror-shaped 'c' shape formed parallel to the support line 174 (the first and second upper electrodes 200 and 201 are not formed thereon). Unexposed parts).

다음에, 상기 노출된 하부전극(180)의 일부 및 패터닝된 하드마스크(320)의 상부에 하드마스크(320)와 동일한 금속인 알루미늄(Al)을 스퍼터링 방법 또는 화학 기상 증착 방법을 사용하여 증착하고, 증착된 알루미늄을 패터닝하여 사각평판의 형상을 갖는 거울(260)과 거울(260)을 지지하는 포스트(250)를 동시에 형성한다.Next, aluminum (Al), which is the same metal as the hard mask 320, is deposited on a portion of the exposed lower electrode 180 and on the patterned hard mask 320 by using a sputtering method or a chemical vapor deposition method. The deposited aluminum is patterned to simultaneously form a mirror 260 having a rectangular flat plate shape and a post 250 supporting the mirror 260.

이어서, 플라즈마애싱 방법으로 제2 희생층(300)과 제5 포토레지스트(330)를 제거하고, 플루오르화크세논(XeF2) 또는 플루오르화브롬(BrF2)을 사용하여 상기 제1 희생층(160)을 제거한 후, 세정 및 건조 처리를 수행하여 도 4 내지 도 6에 도시한 바와 같은 AMA 소자를 완성한다. 이와 같이 제2 희생층(300)이 제거되면 제2 희생층(300)의 위치에 제2 에어갭(310)이 형성되고 제1 희생층(160)이 제거되면 제1 희생층(160)의 위치에 제1 에어갭(165)이 형성된다.Subsequently, the second sacrificial layer 300 and the fifth photoresist 330 are removed by a plasma ashing method, and the first sacrificial layer 160 is formed using xenon fluoride (XeF 2 ) or bromine fluoride (BrF 2 ). ), And cleaning and drying treatments are performed to complete the AMA device as shown in FIGS. 4 to 6. As such, when the second sacrificial layer 300 is removed, the second air gap 310 is formed at the position of the second sacrificial layer 300, and when the first sacrificial layer 160 is removed, the first sacrificial layer 160 is removed. The first air gap 165 is formed at the position.

상술한 본 발명에 따른 박막형 광로조절 장치에 있어서, 외부로부터 전달된 제1 신호는 액티브매트릭스(100)에 내장된 MOS 트랜지스터(120), 제1 금속층(135)의 드레인패드 및 비어컨택(280)을 통해 하부전극(180)에 인가되며, 동시에, 제1 및 제2 상부전극(200, 201)에는 각기 외부로부터 공통전극선(240)을 통하여 제2 신호가 인가되어, 제1 상부전극(200)과 하부전극(180)의 일측 사이에 전위차에 따른 제1 전기장이 발생하며, 제2 상부전극(201)과 하부전극(180)의 타측 사이에 전위차에 따른 제2 전기장이 발생한다. 이러한 제1 전기장에 의하여 제1 상부전극(200)과 하부전극(180)의 일측 사이에 형성된 제1 변형층(190)이 변형을 일으키며, 동시에 상기 제2 전기장에 의하여 제2 상부전극(201)과 하부전극(180)의 타측 사이에 형성된 제2 변형층(191)이 변형을 일으킨다.In the above-described thin film type optical path control apparatus according to the present invention, the first signal transmitted from the outside is the MOS transistor 120 embedded in the active matrix 100, the drain pad and the via contact 280 of the first metal layer 135. Is applied to the lower electrode 180, and at the same time, a second signal is applied to the first and second upper electrodes 200 and 201 through the common electrode line 240 from the outside, respectively, and thus, the first upper electrode 200 is applied. And a first electric field is generated between the one side of the lower electrode 180 and the second electric field according to the potential difference between the second upper electrode 201 and the other side of the lower electrode 180. The first deformation layer 190 formed between one side of the first upper electrode 200 and the lower electrode 180 causes deformation by the first electric field, and at the same time, the second upper electrode 201 is caused by the second electric field. And the second strained layer 191 formed between the other side of the lower electrode 180 cause deformation.

제1 및 제2 변형층(190, 191)이 각기 제1 및 제2 전기장에 대하여 직교하는 방향으로 수축함에 따라 제1 및 제2 변형층(190, 191)을 포함하는 액츄에이터(210)는 소정의 각도로 휘게 된다. 광원으로부터 입사되는 빛을 반사하는 거울(260)은 포스트(250)에 의해 지지되어 액츄에이터(210)의 상부에 형성되어 있으므로 액츄에이터(210)와 함께 경사진다. 따라서, 거울(260)은 입사광을 소정의 각도로 반사하며, 반사된 광은 슬릿을 통과하여 스크린에 화상을 맺게 된다.As the first and second deformable layers 190 and 191 contract in a direction orthogonal to the first and second electric fields, respectively, the actuator 210 including the first and second deformable layers 190 and 191 is predetermined. Bend at the angle of. The mirror 260 reflecting light incident from the light source is inclined together with the actuator 210 because the mirror 260 is supported by the post 250 and is formed on the actuator 210. Accordingly, the mirror 260 reflects incident light at a predetermined angle, and the reflected light passes through the slit to form an image on the screen.

본 발명에 따른 박막형 광로조절 장치 및 그 제조 방법에 의하면, 사각고리 형상의 지지층 중 지지라인과 직교하는 방향으로 수평하게 연장된 2개의 암들을 소정 깊이로 식각하여 복수 개의 홈들을 형성한 후, 그 상부에 하부전극, 제1 및 제2변형층 그리고 제1 및 제2 상부전극을 형성한다. 상기 하부전극, 제1 및 제2 변형층 그리고 제1 및 제2 상부전극은 이러한 복수 개의 홈들이 형성된 지지층의 상부에 적층되기 때문에 지지층의 형상을 따라 복수 개의 홈들이 각기 형성된다. 따라서, 각기 복수 개의 홈들이 형성된 하부전극, 제1 및 제2 변형층 그리고 제1 및 제2 상부전극을 포함하는 액츄에이터는 변형응력에 강한 립 형상의 구조를 갖는다. 그러므로, 액츄에이터를 형성하는 동안 발생하는 잔류하는 응력과 같은 변형응력에 의해 구동전압을 가하지 않은 상태에서도 액츄에이터가 윗 방향이나 아랫 방향으로 휘어지는 현상인 액츄에이터의 초기 휘어짐을 방지할 수 있다.According to the thin film type optical path control apparatus according to the present invention and a method of manufacturing the same, after forming a plurality of grooves by etching two arms extending horizontally in a direction orthogonal to the support line of the rectangular ring-shaped support layer to a predetermined depth, The lower electrode, the first and second strained layers, and the first and second upper electrodes are formed thereon. Since the lower electrode, the first and second strained layers, and the first and second upper electrodes are stacked on the support layer on which the plurality of grooves are formed, a plurality of grooves are formed along the shape of the support layer. Accordingly, the actuator including the lower electrode, the first and second strained layers and the first and second upper electrodes, each of which has a plurality of grooves, has a rib-shaped structure that is strong in strain stress. Therefore, it is possible to prevent the initial bending of the actuator, which is a phenomenon in which the actuator is bent upward or downward even without a driving voltage due to deformation stress such as residual stress generated during the formation of the actuator.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.

Claims (5)

MOS 트랜지스터(120)가 내장되고 상기 트랜지스터(120)의 드레인(105)으로부터 연장되는 드레인패드를 갖는 제1 금속층(135)을 포함하는 액티브매트릭스(100);An active matrix (100) having a MOS transistor (120) embedded therein and including a first metal layer (135) having a drain pad extending from the drain (105) of the transistor (120); ⅰ) 상기 액티브매트릭스(100)의 상부에 형성된 지지라인(174), ⅱ) 사각고리의 형상을 갖고 상기 지지라인(174)과 일체로 형성되며 상기 지지라인(174)과 직교하는 방향으로 수평하게 연장된 2개의 암들에 복수 개의 홈들이 형성된 지지층(170), 그리고 ⅲ) 상기 지지층(170) 중 상기 지지라인(174)과 인접한 부분 하부의 상기 액티브매트릭스(100)에 각기 접촉되어 상기 지지층(170)을 지지하는 제1 앵커(171) 및 제2 앵커들(172a, 172b)을 포함하는 지지수단(175);Iii) a support line 174 formed on an upper portion of the active matrix 100, ii) a rectangular ring shape and integrally formed with the support line 174 and horizontally perpendicular to the support line 174. A support layer 170 having a plurality of grooves formed in two extending arms, and iii) each of the support layers 170 in contact with the active matrix 100 below the portion adjacent to the support line 174 of the support layer 170. Supporting means (175) including a first anchor (171) and second anchors (172a, 172b) for supporting the; 상기 지지층(170)의 상부에 형성되며 하부전극(180), 제1 변형층(190), 제2 변형층(191), 제1 상부전극(200) 그리고 제2 상부전극(201)을 포함하는 액츄에이터(210);It is formed on the support layer 170 and includes a lower electrode 180, the first strained layer 190, the second strained layer 191, the first upper electrode 200 and the second upper electrode 201. Actuator 210; 상기 지지라인(174)의 상부에 형성된 공통전극선(240); 그리고A common electrode line 240 formed on the support line 174; And 상기 액츄에이터(210)의 상부에 형성된 거울(260)을 포함하는 것을 특징으로 하는 박막형 광로조절 장치.Thin film type optical path control device, characterized in that it comprises a mirror (260) formed on top of the actuator (210). 제1항에 있어서, 상기 하부전극(180)은 상기 지지라인(174)에 대하여 거울상의 'ㄷ'자의 형상을 가지며, 상기 제1 변형층(190)은 상기 거울상의 'ㄷ'자형의 하부전극(180)의 2개의 암들 중 일측의 상부에 형성되며, 상기 제1 상부전극(200)은 상기 제1 변형층(190)의 상부에 형성되며, 상기 제2 변형층(191)은 상기 하부전극(180)의 2개의 암들 중 타측의 상부에 형성되며, 상기 제2 상부전극(201)은 상기 제2 변형층(191)의 상부에 형성되는 것을 특징으로 하는 박막형 광로조절 장치.The lower electrode 180 has a mirror-shaped 'c' shape with respect to the support line 174, and the first deformable layer 190 has a mirror-shaped 'c' shaped lower electrode. Is formed on the upper side of one of the two arms of 180, the first upper electrode 200 is formed on the first strained layer 190, the second strained layer 191 is the lower electrode The thin film type optical path control device, characterized in that formed on the upper side of the other of the two arms of the 180, the second upper electrode (201) is formed on the second deformation layer (191). 제2항에 있어서, 상기 하부전극(180) 중 2개의 암들, 상기 제1 변형층(190), 상기 제2 변형층(191), 상기 제1 상부전극(200) 그리고 상기 제2 상부전극(201)에는 상기 지지층(170)의 형상을 따라 각기 복수 개의 홈들이 형성되는 것을 특징으로 하는 박막형 광로조절 장치.3. The method of claim 2, wherein two arms of the lower electrode 180, the first strained layer 190, the second strained layer 191, the first upper electrode 200, and the second upper electrode ( Thin film type optical path control device, characterized in that a plurality of grooves are formed in each of the support layer 170 in the 201). MOS 트랜지스터가 내장되고 상기 트랜지스터의 드레인으로부터 연장된 드레인패드를 갖는 제1 금속층을 포함하는 액티브매트릭스를 제공하는 단계;Providing an active matrix including a first metal layer having a MOS transistor embedded therein and having a drain pad extending from the drain of the transistor; 상기 액티브매트릭스의 상부에 제1 희생층을 형성한 후, 상기 제1 희생층을 패터닝하여 상기 액티브매트릭스 중 상기 드레인패드가 형성된 부분 및 상기 드레인패드가 형성된 부분의 양측부를 노출시키는 단계;Forming a first sacrificial layer on the active matrix, and then patterning the first sacrificial layer to expose portions of the active matrix where both the drain pads are formed and both sides of the drain pads; 상기 노출된 액티브매트릭스 및 상기 제1 희생층의 상부에 제1층을 형성한 후, 상기 제1층의 일부를 식각하여 상기 제1층에 복수 개의 홈들을 형성하는 단계;Forming a first layer on the exposed active matrix and the first sacrificial layer, and then etching a portion of the first layer to form a plurality of grooves in the first layer; 상기 복수 개의 홈들이 형성된 제1층의 상부에 하부전극층, 제2층 및 상부전극층을 형성하는 단계;Forming a lower electrode layer, a second layer, and an upper electrode layer on the first layer in which the plurality of grooves are formed; 상기 상부전극층, 상기 제2층 및 상기 하부전극층을 패터닝하여 제1 상부전극 및 제2 상부전극, 제1 및 제2 변형층 그리고 하부전극을 포함하는 액츄에이터를 형성하는 단계;Patterning the upper electrode layer, the second layer and the lower electrode layer to form an actuator including a first upper electrode, a second upper electrode, first and second strained layers, and a lower electrode; 상기 제1층을 패터닝하여 상기 액티브매트릭스 상에 형성된 지지라인, 상기 지지라인과 일체로 형성되어 사각고리의 형상을 가지며 상기 복수 개의 홈들이 양측부에 형성된 지지층, 그리고 상기 지지층 중 상기 지지라인과 인접한 부분 하부의 상기 액티브매트릭스에 각기 접촉되는 제1 앵커 및 제2 앵커들을 포함하는 지지수단을 형성하는 단계;Patterning the first layer to form a support line formed on the active matrix, a support layer formed integrally with the support line to have a rectangular ring shape, and the plurality of grooves formed at both sides thereof, and adjacent to the support line among the support layers. Forming supporting means including first and second anchors respectively in contact with the active matrix under the portion; 상기 지지라인의 상부에 공통전극선을 형성하는 단계; 그리고Forming a common electrode line on the support line; And 상기 액츄에이터의 상부에 거울을 형성하는 단계를 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조 방법.Method of manufacturing a thin film type optical path control device comprising the step of forming a mirror on top of the actuator. 제4항에 있어서, 상기 제1층에 복수 개의 홈들을 형성하는 단계는 사진식각 공정으로 상기 제1층 중 상기 드레인패드가 연장되는 방향에 대하여 직교하는 방향으로 상기 제1층의 양측부를 노출시키는 단계 및 상기 노출된 부분을 식각하여 복수 개의 홈들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 광로조절 장치의 제조 방법.The method of claim 4, wherein the forming of the plurality of grooves in the first layer is performed by photolithography to expose both sides of the first layer in a direction orthogonal to a direction in which the drain pad extends in the first layer. And etching the exposed portion to form a plurality of grooves.
KR1019980060699A 1998-12-30 1998-12-30 Thin film micromirror array-actuated device and manufacturing method thereof KR20000044208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060699A KR20000044208A (en) 1998-12-30 1998-12-30 Thin film micromirror array-actuated device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060699A KR20000044208A (en) 1998-12-30 1998-12-30 Thin film micromirror array-actuated device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20000044208A true KR20000044208A (en) 2000-07-15

Family

ID=19567463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060699A KR20000044208A (en) 1998-12-30 1998-12-30 Thin film micromirror array-actuated device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20000044208A (en)

Similar Documents

Publication Publication Date Title
KR100294406B1 (en) Manufacturing Method of Thin Film Fluorescence Control System
KR100276663B1 (en) Manufacturing method of thin film type optical path control device
KR100276667B1 (en) Thin film type optical path control device and its manufacturing method_
KR100270990B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100270996B1 (en) Thin film actuated mirror array and method for manufacturing the same
KR100276664B1 (en) Thin film type optical path control device and its manufacturing method
KR100276665B1 (en) Thin film type optical path control device and its manufacturing method_
KR100270995B1 (en) Manufacturing method of thin film actuated mirror array
KR20000044208A (en) Thin film micromirror array-actuated device and manufacturing method thereof
KR20000024882A (en) Method for manufacturing thin film type actuated mirror arrays
KR20000032305A (en) Fabrication method of thin film actuated mirror array
KR20000044202A (en) Manufacturing method for thin film micromirror array-actuated device preventing the point default of pixel
KR20000004787A (en) Method for manufacturing a thin film actuated mirror array
KR20000044205A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000032301A (en) Fabrication method of thin film actuated mirror array
KR20000044203A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000031952A (en) Method for producing thin film type optical path controller
KR20000031508A (en) Method for producing thin film type optical path controller
KR20000044211A (en) Thin film micromirror array-actuated device and manufacturing method
KR20000004801A (en) Method for manufacturing a thin film actuated mirror array
KR20000044190A (en) Device for adjusting light path of thin film type
KR20000044185A (en) Manufacturing method for thin film micromirror array-actuated device
KR20000032900A (en) Fabrication method of thin film actuated mirror array
KR20000032303A (en) Fabrication method of thin film actuated mirror array
KR20000044192A (en) Method for fabricating light path adjusting device of thin film type

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination