KR20000041414A - 반도체 소자의 금속배선 연결방법 - Google Patents
반도체 소자의 금속배선 연결방법 Download PDFInfo
- Publication number
- KR20000041414A KR20000041414A KR1019980057273A KR19980057273A KR20000041414A KR 20000041414 A KR20000041414 A KR 20000041414A KR 1019980057273 A KR1019980057273 A KR 1019980057273A KR 19980057273 A KR19980057273 A KR 19980057273A KR 20000041414 A KR20000041414 A KR 20000041414A
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- interlayer
- pads
- metal
- pad
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 비아를 형성하지 않거나 또는 비아의 수를 줄일 수 있어 제조 공정 단계를 감소시킬 수 있고, 효과적인 금속배선 배치를 도모할 있는 반도체 소자의 금속배선 연결방법에 관한 것으로, 각 층의 금속배선을 형성하는 과정에서 금속배선층 상호간의 연결을 위한 패드(pad)를 형성하고, 다층의 금속배선 형성 공정이 완료된 후 각 패드를 와이어 본딩(wire bonding) 또는 볼-그리드-어레이로 연결하는데 그 특징이 있다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 비아(via) 형성 공정을 생략하거나 또는 비아 수를 줄일 수 있는 반도체 소자의 금속 배선 연결 방법에 관한 것이다.
반도체 소자의 고속 동작화 및 고집적화에 따라 다층 구조의 금속배선 형성 기술이 다양하게 적용되고 있다. 다층 구조의 금속배선은 비아 콘택(via contact)을 통하여 상호 연결된다. 특히 공급전원(Vcc) 및 접지전원(Vss) 연결을 위한 전원공급용 금속배선 형성에서는 효과적인 배치가 중요한데, 다층 금속배선 형성 공정에서 모든 금속 배선층간을 비아 콘택 공정으로 연결하는 경우 공정이 복잡해지며 효과적인 배선 배치가 어렵다.
또한, 층간절연막을 선택적으로 식각하여 비아를 형성하기 위해서는 감광막 패턴 형성 공정, 식각 공정, 감광막 제거 공정 등 여러 공정 단계를 실시하여야 하므로 제조 단가가 증가할 뿐만 아니라, 다층구조의 금속배선 형성 공정은 주로 단차가 크게 발생하기 때문에 폭이 좁고 깊은 비아 형성을 위한 식각 공정이 용이하지 않고, 비아 내에 금속막이 효과적으로 매립되지 않아 비아 내에 보이드(void)가 형성되어 소자의 전기적 특성이 저하되는 등의 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 비아를 형성하지 않거나 또는 비아의 수를 줄일 수 있어 제조 공정 단계를 감소시킬 수 있고, 효과적인 금속배선 배치를 도모할 있는 반도체 소자의 금속배선 연결방법을 제공하는데 그 목적이 있다.
도1a 및 도1b는 각각 본 발명의 일실시예에 따라 와이어 본딩 방법으로 각 금속배선의 리드 프레임 연결용 패드, 층간배선연결용 패드를 연결한 상태를 보이는 평면도 및 단면도,
도2a 및 도2b는 각각 본 발명의 일실시예에 따라 BGA 방법으로 각 금속배선의 층간배선연결용 패드를 연결한 상태를 보이는 평면도 및 단면도.
* 도면의 주요 부분에 대한 도면 부호의 설명
10: 리드 프레임 20: 칩
30: 기판 M1, M2, M3, M4: 패드
W1, W2, W: 와이어 B: 볼
상기와 같은 목적을 달성하기 위한 본 발명은 각 층이 층간절연막으로 분리되는 다층 구조의 금속배선을 갖는 반도체 소자 제조 방법에 있어서, 각 층의 금속배선 형성 과정에서, 서로 다른 층의 금속배선간을 연결하기 위한 층간배선연결용 패드(pad)를 형성하는 단계; 금속배선 형성 공정이 완료된 전체 구조상에 보호막을 형성하는 단계; 상기 층간배선 연결용 패드 상에 형성된 보호막 및 상기 층간절연막을 선택적으로 식각하여 상기 층간배선 연결용 패드를 노출시키는 단계; 및 상기 층간배선 연결용 패드를 연결하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
본 발명은 각 층의 금속배선을 형성하는 과정에서 금속배선층 상호간의 연결을 위한 패드(pad)를 형성하고, 다층의 금속배선 형성 공정이 완료된 후 각 패드를 와이어 본딩(wire bonding) 또는 볼-그리드-어레이(ball grid array, 이하 BGA라 함)로 연결하는데 그 특징이 있다.
이하, 본 발명의 일실시예에 따른 반도체 소자의 금속배선 연결방법을 상세히 설명한다.
소자분리막 및 트랜지스터 등 소정의 하부층 형성 공정이 완료된 반도체 기판 상에 제1 금속배선 및 제1 층간절연막을 형성하고, 제1 층간절연막을 선택적으로 식각하여 제1 금속배선의 일부를 노출시키는 비아(via)를 형성하고, 비아를 통하여 제1 금속배선과 연결되는 제2 금속배선을 형성한다. 이때, 제1 금속배선 및 제2 금속배선 각각의 형성 공정에서 각 금속배선의 리드 프레임(lead frame) 연결용 패드를 형성함과 동시에, 제1 금속배선 및 제2 금속배선 각각을 이후에 형성될 제3 금속배선, 제4 금속배선 등과 연결시키기 위한 층간금속배선 연결용 패드를 형성한다.
제2 금속배선 형성이 완료된 전체 구조상에 제2 층간절연막을 형성하고 화학 기계적 연마(chemical mechanical polishing) 등을 실시하여 평탄화시킨 후, 금속막을 형성하고 패터닝하여 제3 금속배선을 형성하는 과정에서 제3 금속배선과 리드 프레임을 연결하기 위한 리드 프레임 연결용 패드, 제3 금속배선과 제1, 제2 또는 제4 금속배선을 연결하기 위한 층간금속배선 연결용 패드를 형성한다.
이어서, 제3 금속배선 형성이 완료된 전체 구조상에 제3 층간절연막 형성 및 평탄화 공정을 실시하고, 금속막을 형성하고 패터닝하여 제4 금속배선을 형성하는 과정에서, 제4 금속배선과 리드 프레임을 연결하기 위한 리드 프레임 연결용 패드, 제4 금속배선과 제1, 제2 또는 제3 금속배선을 연결하기 위한 층간금속배선 연결용 패드를 형성한다.
이와 같은 방법으로 다층구조의 금속배선 형성이 완료된 전체 구조상에 보호막을 형성하고, 각 리드 프레임 연결용 패드 및 층간배선연결용 패드 상에 적층된 보호막 및 층간절연막을 선택적으로 식각하여 각 층의 금속배선 형성 단계에서 형성된 리드 프레임 연결용 패드, 층간배선연결용 패드를 노출시킨다. 이어서, 와이어 본딩(wire bonding) 또는 BGA(ball grid array) 방법 등으로 노출된 리드 프레임 연결용 패드와 리드 프레임, 층간배선연결용 패드 각각을 연결한다.
첨부된 도면 도1a 및 도1b는 본 발명의 일실시예에 따라 와이어 본딩 방법으로 각 금속배선의 리드 프레임 연결용 패드, 층간배선연결용 패드를 연결한 상태를 보이는 평면도 및 단면도로서, 도1b는 도1a의 A-A'선을 따른 단면 부분이다. 도1a 및 도1b에서 도면부호 '10'은 리드 프레임, '20'은 칩(chip), '30'은 기판, 'M1', 'M2', 'M3' 및 'M4'는 각각 제1 금속배선, 제2 금속배선, 제3 금속배선 및 제4 금속배선 각각의 형성 공정에서 형성된 리드 프레임 연결용 패드 또는 금속층간연결용 패드를 나타내며, W1은 리드 프레임과 리드 프레임 연결용 패드를 연결하기 위한 제1 와이어(wire), W2는 금속층간연결용 패드간을 연결하기 위한 제2 와이어를 나타낸다.
도2a 및 도2b는 본 발명의 일실시예에 따라 BGA 방법으로 각 금속배선의 층간배선연결용 패드를 연결한 상태를 보이는 평면도 및 단면도로서, 도2b는 도2a의 B-B'선을 따른 단면 부분이다. 도2a 및 도2b에서 도면부호 '20'은 칩(chip), '30'은 기판, 'M1', 'M2', 'M3' 및 'M4'는 각각 제1 금속배선, 제2 금속배선, 제3 금속배선 및 제4 금속배선 각각의 형성 공정에서 형성된 리드 프레임 연결용 패드 또는 금속층간연결용 패드를 나타내며, 'B'는 볼(ball)을 나타내고, W는 금속층간연결용 패드 상에 형성된 볼을 연결시키기 위한 와이어이다. 도2a 및 도2b에서 리드 프레임은 생략되었다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 다층 구조의 금속배선을 갖는 반도체 소자 제조 공정에서 비아 형성 공정을 생략하거나, 또는 비아 수를 줄일 수 있어 제조 단가를 감소시킬 수 있고, 비아 불량에 따른 소자의 전기적 특성 저하를 방지할 수 있을 뿐만 아니라 효율적으로 금속 배선을 배치할 수 있어 소자의 집적도 향상을 도모할 수 있다.
Claims (2)
- 각 층이 층간절연막으로 분리되는 다층 구조의 금속배선을 갖는 반도체 소자 제조 방법에 있어서,각 층의 금속배선 형성 과정에서, 서로 다른 층의 금속배선간을 연결하기 위한 층간배선연결용 패드(pad)를 형성하는 단계;금속배선 형성 공정이 완료된 전체 구조상에 보호막을 형성하는 단계;상기 층간배선 연결용 패드 상에 형성된 보호막 및 상기 층간절연막을 선택적으로 식각하여 상기 층간배선 연결용 패드를 노출시키는 단계; 및상기 층간배선 연결용 패드를 연결하는 단계를 포함하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 층간배선 연결용 패드를 와이어 본딩(wire bonding) 또는 볼-그리드-어레이(ball grid array) 방법으로 연결하는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057273A KR20000041414A (ko) | 1998-12-22 | 1998-12-22 | 반도체 소자의 금속배선 연결방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057273A KR20000041414A (ko) | 1998-12-22 | 1998-12-22 | 반도체 소자의 금속배선 연결방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000041414A true KR20000041414A (ko) | 2000-07-15 |
Family
ID=19564654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980057273A KR20000041414A (ko) | 1998-12-22 | 1998-12-22 | 반도체 소자의 금속배선 연결방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000041414A (ko) |
-
1998
- 1998-12-22 KR KR1019980057273A patent/KR20000041414A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100656218B1 (ko) | 반도체 또는 유전체 웨이퍼 상에 제조된 패키지 상의 시스템 | |
| US6465892B1 (en) | Interconnect structure for stacked semiconductor device | |
| US7271031B2 (en) | Universal interconnect die | |
| US7067928B2 (en) | Method of forming a bonding pad structure | |
| US6753600B1 (en) | Structure of a substrate for a high density semiconductor package | |
| US6022797A (en) | Method of manufacturing through holes in a semiconductor device | |
| US20020079591A1 (en) | Semiconductor chip, set of semiconductor chips and multichip module | |
| JP2007073681A (ja) | 半導体装置およびその製造方法 | |
| JP2012501077A (ja) | チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。 | |
| KR100791080B1 (ko) | 금속 패드 구조체를 갖는 전자 장치 및 그 제조방법 | |
| US6593649B1 (en) | Methods of IC rerouting option for multiple package system applications | |
| CN108155155B (zh) | 半导体结构及其形成方法 | |
| KR100803643B1 (ko) | 집적 회로 패키지의 제조 방법 | |
| US6803304B2 (en) | Methods for producing electrode and semiconductor device | |
| KR20020008781A (ko) | 집적 회로 패캐지 및 그 제조 방법 | |
| KR100495288B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2007042824A (ja) | 電子回路装置とその製造方法 | |
| KR100562675B1 (ko) | 반도체 소자의 제조방법 | |
| US6703286B1 (en) | Metal bond pad for low-k inter metal dielectric | |
| KR20000041414A (ko) | 반도체 소자의 금속배선 연결방법 | |
| KR20050065744A (ko) | 반도체 소자의 금속 배선 구조 및 그 제조 방법 | |
| KR100871551B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100933837B1 (ko) | 반도체 소자의 제조방법 | |
| KR100591175B1 (ko) | 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법 | |
| JP2007088352A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |