KR20000038032A

KR20000038032A - 패킷 라우터의 어드레스 필터링 장치

Info

Publication number: KR20000038032A
Application number: KR1019980052879A
Authority: KR
Inventors: 문윤곤; 강용오; 최세림
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-12-03
Filing date: 1998-12-03
Publication date: 2000-07-05

Abstract

본 발명은 특정 노드(NODE)로 전송되는 패킷을 블로킹(Blocking)하거나 멀티-로드(Multi-Load)용 패킷이나 TOD 패킷을 동시에 여러 노드로 전송하고 목적지 어드레스가 바뀌어도 중앙처리장치가 패킷을 컨트롤할 수 있도록 한 어드레스를 생성하는 패킷 라우터의 어드레스 필터링장치에 관한 것으로서, 이러한 본 발명은, 패킷 라우터 전체동작을 컨트롤하는 중앙처리장치에서 얻어지는 시간정보 어드레스와 각 노드의 시간정보(TOD정보)를 비교하는 시간정보 패킷 비교부, 브로드케스트 어드레스 정보와 각 노드의 브로드케스트 패킷을 비교하는 브로드케스트 패킷 비교부, 어드레스 및 마스크 어드레스와 입력되는 패킷을 논리 연산하고 그 연산 결과치와 시간정보 패킷 비교부 및 브로드케스트 패킷 비교부에서 각각 얻어지는 신호를 논리 연산하고, 그 결과치를 수신 선입선출기의 기록 클록으로 출력하는 어드레스 필터링부를 구비함으로써, 특정 노드를 블로킹할 수 있고, 브로드케스트 패킷이나 시간정보 패킷을 동시에 여러 노드로 전송할 수 있다.

Description

패킷 라우터의 어드레스 필터링 장치

본 발명은 패킷 통신 시스템에서 패킷 라우터내 어드레스 필터에 관한 것으로, 특히 특정 노드(NODE)로 전송되는 패킷을 블로킹(Blocking)하거나 멀티-로드(Multi-Load)용 패킷이나 TOD 패킷을 동시에 여러 노드로 전송하고 목적지 어드레스가 바뀌어도 중앙처리장치가 패킷을 컨트롤할 수 있도록 한 어드레스를 발생하는 패킷 라우터의 어드레스 필터링장치에 관한 것이다.

일반적으로, 패킷 통신 시스템은 1개의 패킷 라우터(Router)에 다수개의 노드가 연결되어 있으며, 이 노드들은 각각 하위 프로세서와 HDLC(High level Data Link Control : 이하에서 HDLC중 C는 콘트롤러를 의미함) 통신을 한다.

첨부한 도면 도1은 일반적인 패킷 통신 시스템이 일 예를 보인 것이다.

이에 도시된 바와 같이, 수신 직렬 패킷 데이터를 병렬 패킷 데이터로 변환하는 수신 HDLC와 수신 선입선출기(Rx FIFO)를 각각 구비한 다수개의 수신 노드(node 0 ~ node m)로 이루어진 수신 노드부(1)와, 상기 다수개의 수신 노드(node 0 ~ node m)에서 각각 얻어지는 데이터를 처리하며 송신할 데이터의 목적지 어드레스를 검출하여 해당 목적지로 송신 데이터를 전송해주는 패킷 라우터(2)와, 상기 패킷 라우터(2)에서 얻어지는 송신 데이터를 선입선출하고 직렬 송신 데이터로 만들어 목적지로 송신해주는 송신 선입선출기(Tx FIFO)와 송신 HDLC(Tx HDLC)를 각각 구비한 다수개의 송신 노드(node 0' ~ node m')로 이루어진 송신 노드부(3)로 구성되었다.

이와 같이 구성된 일반적인 패킷 통신 시스템은, 수신 노드부(1)내의 임의의 노드(여기서는 node 0을 의미함)내의 수신 HDLC(Rx HDLC)에서 하위 프로세서에서 오는 HDLC 패킷을 병렬 패킷 데이터로 변환하여 수신 선입선출기(Rx FIFO)에 기록함과 동시에 패킷 라우터(2)에 이를 읽어가라는 신호를 보낸다.

그러면 상기 패킷 라우터(2)는 내부의 검출기에서 이를 감지하여 상기 수신 선입선출기(Rx FIFO)에 기록된 데이터를 읽어 들인다. 이후 디코더로 이루어진 어드레스 필터에서 패킷의 상위 4바이트에 있는 목적지 어드레스를 추출하여 어느 노드로 보낼 것인지를 판단한다.

이후 해당 노드가 결정되면 그 노드내의 송신 선입선출기(Tx FIFO)에 그 송신 패킷을 기록하고 그 노드내에 있는 송신 HDLC에 그 데이터를 읽도록 신호를 보낸다. 그러면 해당 노드내의 송신 HDLC(Tx HDLC)는 상기 송신 선입선출기에 기록된 병렬 데이터를 읽어 들여 직렬 데이터로 변환한 후 해당 목적지로 전송을 하게 된다.

그러나 상기와 같은 일반적인 패킷 통신 시스템내의 패킷 라우터는, 목적지 어드레스를 추출하는 부분이 어드레스 필터인데, 이러한 어드레스 필터가 단순히 디코더로 구성되어 있어 중앙처리장치(CPU)와 별개로 동작하므로 어드레스 체계가 바뀌면 그때마다 하드웨어적으로 수정해야 하는 불편함이 있었다.

또한, 특정 노드에서 오는 패킷이 불필요할 때 블로킹하는 기능과 임의의 한 노드에서 다수의 다른 노드에 동일 패킷을 동시에 전송하는 브로드캐스팅 기능이 없어 멀티-로딩을 수행하지 못하는 단점도 있었으며, 아울러 한번에 여러장의 채널카드로 시간정보(TOD) 패킷을 보내지 못하고 1회에 1채널카드에만 시간정보를 보내기 때문에 비효율적인 문제도 있었다.

한편, 상기와 같은 패킷 전송의 비효율적인 문제를 개선하기 위해서 램을 이용한 방식의 어드레스 필터도 제안되었으나, 이러한 어드레스 필터도 한 개의 어드레스 필터에 여러 종류의 어드레스를 갖는 패킷을 수신할 수 없다는 단점이 있으며, 램 영역이 256바이트*6개만큼 필요하다는 단점도 있었다.

또한, 램을 이용한 어드레스 필터 구현시에는 어드레스 필터를 초기화시키는 소프트웨어 루틴이 복잡하다는 단점이 있으며, 램 영역을 액세스할 때 중앙처리장치와 패킷 데이터간 제어 회로가 복잡하여 디버깅(Debugging)이 용이하지 않고 또한 8개 이상의 노드를 인터페이스할 수 없는 단점이 있었다.

이에 본 발명은 상기와 같은 종래 패킷 라우터내 어드레스 필터에서 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은, 특정 노드(NODE)로 전송되는 패킷을 블로킹(Blocking)하거나 멀티-로드(Multi-Load)용 패킷이나 TOD 패킷을 동시에 여러 노드로 전송하고 목적지 어드레스가 바뀌어도 중앙처리장치가 패킷을 컨트롤할 수 있도록 한 어드레스를 발생하는 패킷 라우터의 어드레스 필터링장치를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 기술적 사상은,

특정 노드를 블로킹하거나 특정 어드레스가 오면 브로드케스팅 기능을 하도록 중앙처리장치가 어드레스 필터의 레지스터를 이용하여 어드레스를 제어한다. 또한 어드레스 각각의 비트를 하나씩 마스킹(Masking)하는 기능을 추가함으로써 한 개의 어드레스 필터에 여러 종류의 어드레스를 갖는 패킷을 수신할 수 있도록 한다. 그리고 플렉시블(Flexible)한 어드레스 필터를 구현하여 패킷의 흐름을 중앙처리장치가 컨트롤할 수 있도록 한다.

상기와 같은 기술적 사상에 따른 본 발명에 의한 어드레스 필터링 장치는,

어드레스 필터를 컨트롤하는 중앙처리장치에서 얻어지는 시간정보 어드레스와 각 노드의 시간정보(TOD정보)를 비교하는 시간정보 패킷 비교수단과;

상기 중앙처리장치에서 얻어지는 브로드케스트 어드레스 정보와 각 노드의 브로드케스트 패킷을 비교하는 브로드케스트 패킷 비교수단과;

상기 중앙처리장치에서 얻어지는 어드레스 및 마스크 어드레스와 입력되는 패킷을 논리 연산하고 그 연산 결과치와 상기 시간정보 패킷 비교수단 및 브로드케스트 패킷 비교수단에서 각각 얻어지는 신호를 논리 연산하고, 그 결과치를 수신 선입선출기의 기록 클록으로 출력하는 어드레스 필터링수단으로 이루어짐을 특징으로 한다.

도1은 일반적인 패킷 통신 시스템의 일예도,

도2는 본 발명이 적용되는 패킷 통신 시스템의 패킷 라우터의 구성도,

도3은 본 발명에 의한 어드레스 필터링 장치 구성도,

도4는 도3의 각부 상세구성도.

＜도면의 주요 부분에 대한 부호의 설명＞

150 : 시간정보 패킷 비교부 151 : 시간정보 어드레스 레지스터

152 : 비교기 153 : 지연기

160 : 브로드케스트 패킷 비교부 161 : 브로드케스트 어드레스 레지스터

162 : 비교기 163 : 지연기

170 : 어드레스 필터링부 171 : 어드레스 레지스터

172 : 어드레스 마스크 레지스터 177 : 블로킹 옵션 레지스터

181 : 래치

이하, 상기와 같은 기술적 사상에 따른 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

첨부한 도면 도2는 본 발명이 적용되는 패킷 라우터의 구성도이다.

이에 도시된 바와 같이, 시프트 레지스터(110)는 어드레스 필터링을 통해 목적지 어드레스 정보가 검출될 때까지 입력 패킷을 일시 저장하게 된다. 또한, 패킷 체크부(120)는 어느 노드에 송신할 패킷이 있는지를 체크하여 그 검출 결과치를 패킷 제어부(130)에 전달해주게 되며, 아울러 패킷의 시작과 끝을 검출하는 역할도 한다. 그리고 패킷 제어부(130)는 패킷 체크부(120)의 제어를 받아 패킷을 송신하고자 하는 노드의 송신 선입선출기로부터 패킷을 읽거나 이 패킷을 어드레스 필터가 알려주는 노드로 패킷을 기록하라는 제어신호를 생성하게 된다. 그리고 노드부(140)내의 각 노드는 상기 패킷 제어부(130)의 제어에 따라 전송된 패킷을 수신하거나 패킷을 전송하게 된다.

여기서, 노드부(140)내의 하나의 노드(예를 들어, 노드1)는 송신 선입선출기, 수신 선입선출기, 어드레스 필터링부, 상기 어드레스 필터링부의 출력과 입력 클록을 논리곱 하는 논리 연산기로 구성되어, 송신 선입선출기에서 송신할 패킷을 일시 저장하게 되며, 어드레스 필터링부는 목적지 어드레스를 추출하게 되고, 수신 선입선출기는 상기 목적지 어드레스에 따라 입력된 패킷을 선입 선출하게 된다.

이와 같이 작용하는 패킷 라우터에서 본 발명에 의한 어드레스 필터링장치는 첨부한 도면 도3과 같다.

이에 도시된 바와 같이, 어드레스 필터를 컨트롤하는 중앙처리장치(도면에는 도시하지 않았음)에서 얻어지는 시간정보 어드레스와 각 노드의 시간정보(TOD정보)를 비교하는 시간정보 패킷 비교부(150)와, 상기 중앙처리장치에서 얻어지는 브로드케스트 어드레스 정보와 각 노드의 브로드케스트 패킷을 비교하는 브로드케스트 패킷 비교부(160)와, 상기 중앙처리장치에서 얻어지는 어드레스 및 마스크 어드레스와 입력되는 패킷을 논리 연산하고 그 연산 결과치와 상기 시간정보 패킷 비교부와 브로드케스트 패킷 비교부에서 각각 얻어지는 신호를 논리 연산하고, 그 결과치를 수신 선입선출기의 기록 클록으로 출력하는 어드레스 필터링부(170)로 구성된다.

여기서, 시간정보 패킷 비교부(150)와 브로드케스트 패킷 비교부(160)는 각 노드에 존재하는 것은 아니고, 각 노드에 공통적으로 하나만 구비되어 각 노드내에 구비된 어드레스 필터링부(170)와 결합되어 어드레스 필터를 구현하게 된다.

상기에서, 어드레스 필터링부(170)는, 도3에 도시된 바와 같이, 상기 중앙처리장치에서 얻어지는 각 노드의 고유 어드레스 값을 저장하는 어드레스 레지스터(171)와, 임의의 노드가 2개 이상의 어드레스를 받아들여야 할 경우 어드레스간 공통 비트 이외의 비트를 마스킹하기 위한 어드레스를 저장하는 어드레스 마스크 레지스터(172)와, 입력되는 패킷과 상기 어드레스 레지스터(171)와 어드레스 마스크 레지스터(172)에서 각각 얻지는 어드레스 및 마스크 어드레스 값을 선택적으로 논리합하는 논리합부(173)와, 상기 논리합부(173)에서 얻어지는 패킷 데이터의 어드레스와 노드 고유 어드레스를 비교하는 비교기(174)와, 상기 비교기(174)의 출력을 소정 시간 지연시키는 지연기(175)와, 특정 노드가 모든 패킷을 수신하지 않거나 특정 패킷만 블로킹하도록 하는 신호(Blocking)를 발생하는 블로킹 옵션 레지스터(177)와, 상기 블로킹 옵션 레지스터(177)에서 발생된 블로킹 신호와 상기 지연기(175)의 출력신호를 논리곱 하는 제1논리곱소자(176)와, 상기 블로킹 옵션 레지스터(177)에서 출력되는 블로킹 신호와 상기 시간정보 패킷 비교부(150) 및 브로드케스트 패킷 비교부(160)에서 각각 출력되는 신호를 선택적으로 논리곱 하는 논리곱부(178)와, 상기 제1논리곱소자(176)에서 출력되는 신호와 상기 논리곱부(178)에서 출력되는 시간정보 및 브로드케스트 패킷 수신 여부신호(TOD_OK, BRD_OK)를 논리합하는 논리합소자(179)와, 상기 논리합소자(179)의 출력신호를 래치 하는 래치(181)와, 상기 래치(181)에서 출력되는 신호와 입력 클록을 논리곱 하여 그 결과치를 수신 선입선출기의 기록 클록으로 출력하는 제2논리곱소자(182)로 구성된다.

또한, 상기 시간정보 패킷 비교부(150)는, 시간정보(TOD정보) 어드레스를 일시 저장하는 시간정보 어드레스 레지스터(151)와, 상기 시간정보 어드레스 레지스터(151)에서 얻어지는 시간정보 어드레스(TOD_ADD)와 패킷내 시간 정보를 비교하는 비교기(152)와, 상기 비교기(152)에서 출력되는 신호를 소정 시간 지연시킨 후 시간정보로 출력하는 지연기(153)로 구성된다.

또한, 상기 브로드케스트 패킷 비교부(160)는, 브로드케스트 어드레스를 일시 저장하는 브로드케스트 어드레스 레지스터(161)와, 상기 브로드케스트 어드레스 레지스터(161)에서 얻어지는 브로드케스트 어드레스(BROAD_ADD)와 패킷내 브로드케스트 어드레스 정보를 비교하는 비교기(162)와, 상기 비교기(162)에서 출력되는 신호를 소정 시간 지연시킨 후 브로드케스트 정보(BRD)로 출력하는 지연기(163)로 구성된다.

이와 같이 구성된 본 발명에 의한 어드레스 필터링장치의 작용을 설명하면 다음과 같다.

먼저 각 노드에 있는 어드레스 필터는 어드레스 필터링 기능, 브로드케스트 패킷 수신 기능, 시간정보 패킷 수신 기능, 특정 노드를 블로킹하는 기능이 있다.

이 중 브로드케스팅 기능은, 패킷 라우터에 브로드케스트 레지스터를 만들고 중앙처리장치가 브로드케스트 어드레스를 기록해두고 시프트 레지스터에서 오는 패킷 데이터의 어드레스 정보와 비교하여 이 정보를 모든 노드로 보내면 각 노드는 이를 받아들일 것인지를 결정하게 된다.

즉, 상기와 같은 브로드케스트 패킷 수신 기능은 브로드케스트 패킷 비교부(160)에서 수행하며, 이를 좀 더 상세히 설명하면 다음과 같다.

브로드케스트 패킷 비교부(160)내 브로드케스트 어드레스 레지스터(161)는 중앙처리장치에서 얻어지는 브로드케스트 어드레스를 저장하게 되고, 비교기(162)는 패킷이 입력되면 그 입력되는 패킷의 어드레스와 상기 브로드케스트 어드레스 레지스터(161)에 저장된 해당 노드의 고유 어드레스를 비교하여 해당 노드에서 브로드케스트 패킷을 수신할 것인 지의 여부를 결정한다. 그리고 브로드케스트 패킷의 수신 여부를 결정할 신호는 지연기(162)에서 소정 시간 지연된 후 논리곱부(178)로 출력된다. 여기서 지연기(162)는 패킷 데이터가 바이트 형식이고 어드레스 체계가 4바이트 형식이라면 첫 번째 비교한 값을 3클록 지연시키고, 두 번째 비교한 값은 2클록, 세 번째 비교한 값은 1클록 지연시켜 네 번째 비교한 값과 타이밍을 맞추어주는 역할을 한다. 상기에서 브로드케스트 어드레스 레지스터(161)의 크기는 어드레스 레지스터(171)와 동일하다.

다음으로, 시간정보 패킷 수신 기능은 시간정보 패킷 비교부(150)에서 수행하며, 이를 좀 더 상세히 설명하면 다음과 같다.

먼저 중앙처리장치가 시간정보(TOD) 패킷을 의미하는 시간정보 어드레스를 시간정보 어드레스 레지스터(151)에 기록하게 되고, 비교기(152)는 패킷이 입력되면 그 입력되는 패킷의 어드레스와 상기 시간정보 어드레스 레지스터(151)에 저장된 해당 노드의 고유 어드레스를 비교하여 해당 노드에서 시간정보 패킷을 수신할 것인 지의 여부를 결정한다. 그리고 시간정보 패킷의 수신 여부를 결정할 신호는 지연기(152)에서 소정 시간 지연된 후 논리곱부(178)로 출력된다. 여기서 지연기(562)는 패킷 데이터가 바이트 형식이고 어드레스 체계가 4바이트 형식이라면 첫 번째 비교한 값을 3클록 지연시키고, 두 번째 비교한 값은 2클록, 세 번째 비교한 값은 1클록 지연시켜 네 번째 비교한 값과 타이밍을 맞추어주는 역할을 한다. 상기에서 시간정보 어드레스 레지스터(151)의 크기는 어드레스 레지스터(171)와 동일하다.

아울러 특정 노드를 블로킹하는 기능은 블로킹 옵션 레지스터(177)를 통해 이루어진다. 즉 블로킹 옵션 레지스터(177)는 특정 노드가 모든 패킷을 수신하지 않거나 특정 패킷만 블로킹하도록 중앙처리장치에서 발생된 블로킹 어드레스를 저장한 후 논리곱부(178) 및 제1논리곱소자(176)에 출력해주어 패킷의 블로킹이 이루어지도록 한다. 여기서 블로킹 옵션 레지스터(177)의 크기는 3비트(D0, D1, D2)이며, 그 중 D0는 어드레스 필터링 패킷 블로킹을 위해 할당된 블로킹 신호를 나타내며, D1은 브로드케스트 패킷 블로킹을 위해 할당된 블로킹 신호를 나타내고, D2는 시간정보 패킷 블로킹을 위해 할당된 블로킹 신호를 나타낸다.

마지막으로, 어드레스 필터링 기능은 어드레스 필터링부(170)에서 구현되며, 상기 어드레스 필터링부(170)의 작용은 다음과 같다.

먼저, 각 노드의 목적지 어드레스 정보에 맞게 중앙처리장치가 라우터 초기화시에 해당 정보를 어드레스 레지스터(171)에 기록해둔다. 이후 패킷의 목적지 정보가 모든 노드로 전송되며, 각 노드의 어드레스 필터는 목적지 정보를 검출하여 4바이트(실제 어드레스 필터에는 1바이트씩 목적지 어드레스 정보가 입력됨)의 내용이 모두 같으면 각 노드는 이를 래치하여 패킷 길이동안 수신 선입선출기에 수신 패킷이 기록되도록 어드레스를 발생한다. 이와 같이 발생된 어드레스는 논리연산기에서 입력 클록과 논리곱된 후 그 결과치가 수신 선입선출기에 기록 클록으로 입력된다.

이하에서는 어드레스 필터링부(170)의 작용을 좀 더 상세히 설명한다.

먼저, 어드레스 레지스터(171)는 해당 노드의 목적지 어드레스를 저장한다. 여기서 어드레스 레지스터(171)는 4바이트 어드레스 체계의 구조를 갖는 시스템에서는 4바이트를 저장할 수 있는 레지스터로 구현되며, 어드레스 체계가 변경된 경우에는 하드웨어(H/W)의 수정 없이 중앙처리장치에서 어드레스만을 변경하면 된다.

아울러 어드레스 마스크 레지스터(172)는 임의의 노드가 2개 이상의 어드레스를 받아들어야할 경우 마스크 어드레스를 저장한다. 여기서 중앙처리장치는 마스크 어드레스를 어드레스간 공통 비트 이외의 비트는 하이(H), 공통 비트는 로우(L)로 기록함으로써, 해당 노드에서는 여러 개의 어드레스를 받아들일 수 있다. 이렇게 함으로써 모든 어드레스 체계의 시스템에서 본 발명이 적용되는 패킷 라우터를 적용할 수 있게 된다. 상기 어드레스 마스크 레지스터(172)의 크기는 어드레스 레지스터(171)와 동일하다.

다음으로 논리합부(173)내의 제1논리합소자(173a)는 패킷이 입력되면 그 입력되는 패킷의 어드레스와 상기 어드레스 마스크 레지스터(172)에서 얻어지는 마스크 어드레스를 논리합하여 그 결과치를 입력 패킷의 어드레스로 비교기(174)에 전달해준다. 아울러 제2논리합소자(173b)는 상기 어드레스 마스크 레지스터(172)에서 얻어지는 마스크 어드레스와 상기 어드레스 레지스터(171)에 저장된 어드레스를 논리합하여 그 결과치를 해당 노드의 고유 어드레스로 상기 비교기(174)에 전달해준다.

이에 따라 비교기(174)는 그 두 개의 어드레스를 비교하여 동일하면 자신의 노드에서 입력 패킷을 수신토록 하는 어드레스를 발생하게 되며, 이와 같이 발생되는 어드레스는 지연기(175)에서 소정 시간 지연된 후 제1논리곱소자(176)의 일측 입력단에 인가된다. 여기서 지연기(175)는 패킷 데이터가 바이트 형식이고 어드레스 체계가 4바이트 형식이라면 첫 번째 비교한 값을 3클록 지연시키고, 두 번째 비교한 값은 2클록, 세 번째 비교한 값은 1클록 지연시켜 네 번째 비교한 값과 타이밍을 맞추어주는 역할을 한다.

그리고 제1논리곱소자(176)는 상기 지연기(175)에서 출력되는 필터링된 어드레스와 상기 블로킹 옵션 레지스터(177)에서 얻어지는 블로킹 신호를 논리곱 하여 그 결과치를 논리합소자(179)의 일측 입력단에 인가한다.

한편, 논리곱부(178)내의 제1논리곱소자(178a)는 상기 지연기(153)에서 출력되는 시간정보(TOD)와 상기 블로킹 옵션 레지스터(177)에서 얻어지는 블로킹 신호를 논리곱 하여 그 결과치를 시간정보 패킷의 수신 여부를 알리는 신호(TOD_OK)로 상기 논리합소자(179)의 타측 입력단에 인가하게 된다. 그리고 제2논리곱소자(178b)는 상기 지연기(163)에서 얻어지는 브로드케스트 정보신호(BRD)와 상기 블로킹 옵션 레지스터(177)에서 얻어지는 블로킹 신호를 논리곱 하여 그 결과치를 브로드케스트 패킷의 수신 여부를 알리는 신호(BRD_OK)로 상기 논리합소자(179)의 또다른 타측 입력단에 인가한다.

이에 따라 논리합소자(179)는 세 입력단에 각각 입력되는 신호를 논리합하여 그 결과치를 출력하게 되고, 래치(181)는 이를 래치하여 출력한다.

따라서 제2논리곱소자(182)는 상기 래치(181)에서 출력되는 신호와 입력 클록을 논리곱 하여 그 결과치를 수신 선입선출기(Rx FIFO)의 기록 클록(Write CLK)으로 수신 선입선출기에 출력해주게 된다.

이상에서 상술한 바와 같이 본 발명은, 목적지 노드 어드레스의 체계가 변경된 경우에도 패킷 라우터의 하드웨어 변경 없이 중앙처리장치의 어드레스 변경만으로 목적지 노드에 정확히 패킷을 전송해줄 수 있는 효과가 있다.

또한, 중앙처리장치의 어드레스 변경만으로 특정 노드에 패킷이 전송되는 것을 방지할 수 있는 이점이 있다.

또한, 브로드캐스팅 기능에 의해 모든 노드에 동일한 패킷을 동시에 전송해줄 수 있어 멀티-로딩이 가능하고, 시간정보 패킷의 고속 전송이 가능한 이점이 있다.

또한, 어드레스 각각의 비트를 하나씩 마스킹 하는 기능을 추가함으로써 한 개의 어드레스 필터로 여러 종류의 어드레스를 갖는 패킷을 수신할 수 있는 이점이 있고, 어드레스 제어로 패킷의 흐름을 제어하기 때문에 안정적인 동작이 가능한 이점이 있다.

Claims

전송 패킷으로부터 목적지 어드레스를 추출하여 해당 노드로 패킷을 전송해주는 패킷 라우터에 있어서,

상기 패킷 라우터 전체동작을 컨트롤하는 중앙처리장치에서 얻어지는 시간정보 어드레스와 각 노드의 시간정보(TOD정보)를 비교하는 시간정보 패킷 비교수단과;

상기 중앙처리장치에서 얻어지는 브로드케스트 어드레스 정보와 각 노드의 브로드케스트 패킷을 비교하는 브로드케스트 패킷 비교수단과;

상기 중앙처리장치에서 얻어지는 어드레스 및 마스크 어드레스와 입력되는 패킷을 논리 연산하고 그 연산 결과치와 상기 시간정보 패킷 비교수단 및 브로드케스트 패킷 비교수단에서 각각 얻어지는 신호를 논리 연산하고, 그 결과치를 수신 선입선출기의 기록 클록으로 출력하는 어드레스 필터링수단을 포함하여 구성된 것을 특징으로 하는 패킷 라우터의 패킷 라우터의 어드레스 필터링 장치.
제1항에 있어서, 상기 어드레스 필터링수단은, 상기 중앙처리장치에서 얻어지는 각 노드의 고유 어드레스 값을 저장하는 어드레스 레지스터와, 임의의 노드가 2개 이상의 어드레스를 받아들여야 할 경우 어드레스간 공통 비트 이외의 비트를 마스킹하기 위한 어드레스를 저장하는 어드레스 마스크 레지스터와, 입력되는 패킷과 상기 어드레스 레지스터 및 어드레스 마스크 레지스터에서 각각 얻지는 어드레스 및 마스크 어드레스 값을 선택적으로 논리합하는 논리합부와, 상기 논리합부에서 얻어지는 패킷 데이터의 어드레스와 노드 고유 어드레스를 비교하는 비교기와, 상기 비교기의 출력을 소정 시간 지연시키는 지연기와, 특정 노드가 모든 패킷을 수신하지 않거나 특정 패킷만 블로킹하도록 하는 블로킹 신호(Blocking)를 발생하는 블로킹 옵션 레지스터와, 상기 블로킹 옵션 레지스터에서 발생된 블로킹 신호와 상기 지연기의 출력신호를 논리곱 하는 제1논리곱소자와, 상기 블로킹 옵션 레지스터에서 출력되는 블로킹 신호와 상기 시간정보 패킷 비교수단 및 브로드케스트 패킷 비교수단에서 각각 출력되는 신호를 선택적으로 논리곱 하는 논리곱부와, 상기 제1논리곱소자에서 출력되는 신호와 상기 논리곱부에서 출력되는 시간정보 및 브로드케스트 패킷 수신 여부신호(TOD_OK, BRD_OK)를 논리합하는 논리합소자와, 상기 논리합소자의 출력신호를 래치 하는 래치와, 상기 래치에서 출력되는 신호와 입력 클록을 논리곱 하여 그 결과치를 수신 선입선출기의 기록 클록으로 출력하는 제2논리곱소자로 구성된 것을 특징으로 하는 패킷 라우터의 어드레스 필터링 장치.
제2항에 있어서, 상기 논리합부는 상기 어드레스 마스크 레지스터에서 얻어지는 마스크 어드레스와 입력 패킷내의 어드레스를 논리합하는 제1논리합소자와, 상기 어드레스 마스크 레지스터에서 얻어지는 마스크 어드레스와 상기 어드레스 레지스터에서 얻어지는 어드레스를 논리합하는 제2논리합소자로 구성된 것을 특징으로 하는 패킷 라우터의 어드레스 필터링장치.
제2항에 있어서, 상기 논리곱부는 상기 시간정보 패킷 비교수단에서 얻어지는 시간정보(TOD)와 상기 블로킹 옵션 레지스터에서 얻어지는 블로킹 신호를 논리곱하고 그 결과치를 시간정보 패킷의 수신 여부 결정신호(ROD_OK)로 출력하는 제1논리곱소자와, 상기 블로킹 옵션 레지스터에서 얻어지는 블로킹 신호와 상기 브로드캐스팅 패킷 비교수단에서 얻어지는 브로드케스트 정보(BRD)를 논리곱하고 그 결과치를 브로드케스트 패킷의 수신 여부 결정신호(BRD_OK)로 출력하는 제2논리곱소자로 구성된 것을 특징으로 하는 패킷 라우터의 어드레스 필터링장치.
제1항에 있어서, 상기 시간정보 패킷 비교수단은, 시간정보(TOD정보) 어드레스를 일시 저장하는 시간정보 어드레스 레지스터와, 상기 시간정보 어드레스 레지스터에서 얻어지는 시간정보 어드레스(TOD_ADD)와 패킷내 시간 정보를 비교하는 비교기와, 상기 비교기에서 출력되는 신호를 소정 시간 지연시킨 후 시간정보로 출력하는 지연기로 구성된 것을 특징으로 하는 패킷 라우터의 어드레스 필터링장치.
제1항에 있어서, 상기 브로드케스트 패킷 비교수단은, 브로드케스트 어드레스를 일시 저장하는 브로드케스트 어드레스 레지스터와, 상기 브로드케스트 어드레스 레지스터에서 얻어지는 브로드케스트 어드레스(BROAD_ADD)와 패킷내 브로드케스트 어드레스 정보를 비교하는 비교기와, 상기 비교기에서 출력되는 신호를 소정 시간 지연시킨 후 브로드케스트 정보(BRD)로 출력하는 지연기로 구성된 것을 특징으로 하는 패킷 라우터의 어드레스 필터링장치.