KR20000034006A - 비대칭 디지털 가입자 회선 프로토콜 처리장치 - Google Patents

비대칭 디지털 가입자 회선 프로토콜 처리장치 Download PDF

Info

Publication number
KR20000034006A
KR20000034006A KR1019980051101A KR19980051101A KR20000034006A KR 20000034006 A KR20000034006 A KR 20000034006A KR 1019980051101 A KR1019980051101 A KR 1019980051101A KR 19980051101 A KR19980051101 A KR 19980051101A KR 20000034006 A KR20000034006 A KR 20000034006A
Authority
KR
South Korea
Prior art keywords
adsl
unit
data
local bus
processor
Prior art date
Application number
KR1019980051101A
Other languages
English (en)
Other versions
KR100316744B1 (ko
Inventor
소운섭
양성모
김진태
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019980051101A priority Critical patent/KR100316744B1/ko
Publication of KR20000034006A publication Critical patent/KR20000034006A/ko
Application granted granted Critical
Publication of KR100316744B1 publication Critical patent/KR100316744B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2854—Wide area networks, e.g. public data networks
    • H04L12/2856—Access arrangements, e.g. Internet access
    • H04L12/2869—Operational details of access network equipments
    • H04L12/2898—Subscriber equipments
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
    • H04M11/062—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using different frequency bands for speech and other data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6478—Digital subscriber line, e.g. DSL, ADSL, HDSL, XDSL, VDSL

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Telephonic Communication Services (AREA)

Abstract

상향과 하향의 데이터 전송 속도가 다른 비대칭 디지털 가입자 회선(Asymmetric Digital Subscriber Line; ADSL) 선로에 연결되어 고속의 데이터를 서비스 할 수 있는 ADSL 프로토콜 처리장치가 개시된다. 본 발명은, 상향과 하향의 데이터 전송속도가 다르고, 보다 고속의 데이터를 원거리의 가입자에게 서비스 할 수 있으며, 현재 음성 전화용으로 사용하는 2선식 가입자 선로를 사용할 수 있는 비대칭 디지털 가입자 회선(ADSL) 프로토콜 처리장치를 제공한다. 본 발명은 다양한 형태로의 변경을 통하여 ADSL 가입자 처리장치, 가입자 단말 카드, 또는 가입자 단말 박스에 모듈 형태로 실장할 수 있다.

Description

비대칭 디지털 가입자 회선 프로토콜 처리장치 (Asymmetric Digital Subscriber Line Protocol Processing Apparatus)
본 발명은 상향과 하향의 데이터 전송 속도가 다른 ADSL 선로에 연결되어 고속의 데이터를 서비스 할 수 있는 비대칭 디지털 가입자 회선(ADSL) 프로토콜 처리장치에 관한 것이다.
종래의 저속 대칭 디지털 가입자 회선 프로토콜 처리장치는 양 방향으로 동일한 속도의 데이터를 전송하므로 원거리에 있는 가입자에게 고속의 데이터를 서비스 할 수 없으며, 4 선식으로 연결되므로 기존의 전화선을 사용할 수 없다.
즉, 종래의 대칭 디지털 가입자 회선 프로토콜 처리장치는, 양방향으로 동일한 속도의 데이터를 전송하거나 저속으로 데이터를 전송하므로, 보다 고속의 데이터를 원거리에 있는 가입자에게 서비스 할 수 없으며, 2 선식이 아닌 4 선식 가입자 선로에 연결해야 하는 문제점을 내포하고 있다.
따라서, 본 발명은 전술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 상향과 하향의 데이터 전송속도가 다르고, 보다 고속의 데이터를 원거리의 가입자에게 서비스 할 수 있으며, 현재 음성 전화용으로 사용하는 2선식 가입자 선로를 사용할 수 있는 비대칭 디지털 가입자 회선(ADSL) 프로토콜 처리장치를 제공하는데 있다.
도 1은 본 발명이 적용되는 ADSL 가입자 처리장치의 개략적인 구성을 도시한 블록도,
도 2는 본 발명에 따른 ADSL 프로토콜 처리장치의 상세한 구성을 도시한 블록도이다.
* 도면의 주용 부분에 대한 부호의 설명
11 : 프로세서부 12 : 메모리부
13 : 제어 논리부 14 : ADSL 송수신부
15 : 인터리브 메모리부 16 : 선로 정합부
상기 목적을 달성하기 위한 본 발명은 데이터 신호선, 주소 신호선, 제어 신호선을 발생시켜 로컬 버스에 공급해 주는 프로세서부; 상기 로컬 버스에 접속되고 기본 모니터 프로그램, OS 프로그램, ADSL 송수신부 제어 프로그램 및 사용자 프로그램을 저장하는 메모리부; 상기 로컬 버스에 접속되고 ATM 물리층 처리부와 ADSL 송수신부 간에 주고 받는 데이터를 서로 타이밍이 맞도록 프로그램 가능한 논리 소자를 이용하여 제어하는 제어 논리부; 상기 로컬 버스에 접속되어 프로세서부의 제어를 받으며, 하향 스트림 데이터를 다중화, 인터리빙, 전진 에러 수정, 코드화, 변조, 디지털 아날로그 변환의 ADSL 송신 프로토콜 처리를 하여 선로 정합부로 전달해 주고, 반대로 선로 정합부로부터 입력된 아날로그 데이터를 디지털 데이터로 변환하고, 역변조, 디코드화, 전진 에러 수정, 디인터리빙, 역다중화의 ADSL 수신 프로토콜 처리를 하여 제어 논리부로 전달해 주는 ADSL 송수신부; 상기 ADSL 송수신부에 연결되어 송수신되는 데이터의 버스트성 에러를 줄이기 위해 ADSL 송수신부에서 데이터를 써 넣었다가 순서를 바꿔서 다시 읽어낼 수 있도록 하는 인터리브 메모리부; 상기 ADSL 송수신부에 연결되어 송수신되는 차동 아날로그 신호를 여파하고 증폭시키며, 하이브리드 정합 기능 및 트랜스포머 정합 기능을 갖는 선로 정합부로 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 보다 상세히 설명하기로 한다.
도 1은 본 발명이 적용되는 ADSL 가입자 처리장치의 구성을 설명하기 위한 개략적인 블록도이다. 도 1을 참조하면, ADSL 가입자 처리장치는 중앙제어부(40), 송신 셀 처리부(30), 수신 셀 처리부(40), ATM 물리층 처리부(20), ADSL 프로토콜 처리부(10), 제어신호 정합부(60), 송·수신 셀 버스 정합부(50)로 구성된다.
이러한 구성을 갖는 ADSL 가입자 처리 장치는, ATM(asynchronous transfer mode) 셀을 처리하여 ADSL 가입자에게 고속의 ATM 데이터 서비스를 제공해 주는 기능을 수행한다.
상기 중앙 제어부(40)는 32 비트 프로세서를 구비하여 데이터 신호 선, 주소 신호 선, 및 제어 신호선을 발생시키고, 이들을 버퍼링 하여 로컬 버스에 공급해 주며, 이들 신호들을 조합하여 가입자 정합장치 내의 각 부에 속한 디바이스 및 레지스터들에 대한 주소를 지정해 주며, 프로그램을 저장하는 ROM(read only memory)과 각종 데이터 저장을 위한 램(RAM; random access memory)을 구성하여 ADSL 가입자 처리장치 전체를 제어하는 기능을 수행한다.
또한, 49.152MHz 및 25MHz의 클럭 발성기를 두어 이들을 버퍼링 및 분주하여 로컬 버스, 송신 셀 처리부(30), 수신 셀 처리부(70)에 공급해 주며, 전원 공급시 그리고, 리셋 스위치에 의한 수동 리셋 시에 리셋 신호를 생성하여 로컬 버스에 공급해 준다. 그리고, 직렬 입출력 기능을 구비하여 RS-232C 통신 포트를 통하여 디버깅을 위한 터미널 연결 기능을 제공해 준다.
상기 송신 셀 처리부(30)는 상기 로컬 버스에 접속되고, 상기 송·수신 셀 버스 정합부(50)로부터 16비트 송신 셀을 수신하여 8비트로 변환한 후, 점대점(point-to-point) 송신 셀인 경우는 바로 각 가입자 별로 송신 셀 피포(FIFO)에 전달해 주고, 점대 다중점(point-to-multipoint) 송신일 경우에는 변환할 VPI와 VCI 테이블을 참조하여 VPI와 VCI를 변환하여 송신 셀 피포에 일시 저장하였다가 ATM 물리층 처리부(20)로 출력하는 기능을 갖는다.
상기 ATM 물리층 처리부(20)는 각 가입자 별로 한 개씩 4 개로 구성되어 송신 셀 피포에서 받은 병렬 송신 셀을 직렬로 변환 및 ATM 물리층 처리를 하여 ADSL 프로토콜 처리부(10)로 송신하고, ADSL 프로토콜 처리부(10)로부터 수신한 직렬 데이터 셀을 병렬로 변환 및 ATM 물리층 수신 처리를 하여 상기 수신 셀 제어부로 출력해 준다. 이러한 기능을 수행하는 ATM 물리층 처리부(20)는, ATM 물리층 규격에 따른 기능을 처리하고 사용자 셀이 없을 때에는 자동으로 휴지 셀을 송·수신하여 항상 ADSL 가입자와의 연결을 유지한다.
한편, 상기 ADSL 프로토콜 처리부(10)는 각 가입자 별로 한 개씩 4 개로 구성되어 상기 ATM 물리층 처리부(20)로부터 수신한 직렬 데이터 셀을 변조 방식에 따라 ADSL 하향 스트림을 ADSL 송신 프로토콜 처리를 하여 ADSL 가입자 선로로 출력하고, ADSL 가입자 선로로부터 입력된 ADSL 상향 스트림을 ADSL 수신 프로토콜 처리를 하여 ATM 물리층 처리부(20)로 출력해 준다.
상기 수신셀 처리부(70)는 상기 로컬 버스에 접속되고, ATM 물리층 처리부(20)로부터 8비트로 입력된 수신 셀을 분석하고 16비트로 변환하며, 수신 셀 피포에 일시 저장하였다가 송수신 셀 버스 정합부(50)로 출력하는 기능을 갖는다.
또한, 시험 셀 송신 피포와 시험 셀 수신 피포를 가지고 있어 자체 루프백 시험용 셀을 일시 저장하는 기능을 갖는다.
상기 송·수신 셀 버스 정합부(50)는 수신 셀 제어부의 제어를 받아 자체의 루프백 시험을 할 때는 수신 셀 피포부에서 받은 시험 셀을 송신 셀 제어부로 보내도록 루프백 경로를 형성해 주며, 루프백 시험이 아닐 경우에는 송수신 셀 버스를 통하여 ATM층 처리장치로 부터 송신 셀을 받아서 버퍼링 한 후 송신 셀 제어부로 전달해 주고, 수신 셀 피포부로 부터 수신 셀을 받아서 버퍼링 한 후 ATM층 처리장치로 전달해 준다.
상기 제어 신호버스 정합부(60)는 로컬 버스에 접속되어 로컬 주소 신호 11비트, 각종 제어 신호(AS*, DS*, R*W), 및 데이터 신호 8비트가 연결되고, 제어 신호 버스를 통하여 ATM층 처리장치와 접속되어 11비트 주소 신호(EA1 ∼ EA11)와 각종 제어 신호(EAS*, EDS*, ER*W)를 받고, 8비트 데이터 신호(ED0 ∼ ED7)를 주고 받으며, 2kB의 양 포트 램을 구성하여 ATM층 처리장치와 상호 통신한다. 제어 신호 버스로부터 주 클럭과 셀 버스 클럭을 ECL(Emitter Coupled Logic) 레벨로 공급 받아서 TTL(Transistor Transistor Logic) 레벨로 변환하여 로컬 버스를 통하여 상기 송신 셀 처리부(30)와 수신 셀 처리부(70)에 공급해 준다.
도 2는 전술한 ADSL 가입자 처리장치에서의 ADSL 프로토콜 처리부(10)를 상세 도시한 구성도이다. 즉, 도 2는 도 1에서의 ADSL 프로토콜 처리부(10)에 해당한다.
도 2를 참조하면, 본 발명에 의한 ADSL 프로토콜 처리장치(10)는, 프로세서부(11), 메모리부(12), 제어 논리부(13), ADSL 송수신부(14), 선로 정합부(16), 및 인터리브 메모리부(15)로 구성되어, ADSL 프로토콜을 처리한다.
상기 프로세서부(11)는 16비트 프로세서를 구비하여 데이터 신호선(Data), 주소 신호선(Address), 제어 신호선(Control)을 발생시켜 이들을 로컬 버스에 공급해 주고, 메모리부(12)의 프로그램을 이용하여 ADSL 프로토콜 처리 장치 전체를 제어한다.
상기 로컬 버스는 외부와도 연결되며, 이 처리장치가 정상임을 나타내는 신호(CTS*), ADSL 송수신부 리셋 신호(CRST*), 및 외부와의 통신 선택 신호(EOE*)를 포함한다. 25MHz의 자체 클럭을 가지며 직렬 입출력 기능을 구비하여 RS-232C 통신 포트를 통하여 디버깅을 위한 터미널 연결 기능을 제공해 준다.
상기 메모리부(12)는 상기 로컬버스에 연결되어 상기 프로세서부(11)로부터 주소 신호를 공급 받고, 16비트 데이터를 주고 받으며, 제어 논리부(13)로부터 메모리 선택 신호, 메모리 읽기 신호, 메모리 쓰기 신호를 공급 받는다. 또한, 기본 모니터 프로그램, OS 프로그램, ADSL 송수신부 제어 프로그램 및 사용자 프로그램을 저장하는 512kB 롬 2개와 각종 데이터 저장을 위한 512kB 램 1개를 구성하여 메모리의 기능을 수행한다.
상기 제어 논리부(13)는 상기 로컬 버스에 연결되어 주소 신호와 제어 신호를 상기 프로세서부(11)로부터 공급 받아 외부 디바이스를 선택하거나 제어하기 위한 외부 제어신호(ECS1*∼ ECS4*)를 만들어 로컬 버스에 공급해 준다.
후술될 ADSL 송수신부(14)로부터 출력된 A 포트 클럭(ACLK)과 A 포트 데이터 가능 신호(ADAV)를 조합하여 ATM 물리층 처리부(20)의 타이밍에 맞춰서 하향 스트림 클럭(DCLK)을 ATM 물리층 처리부(20)로 공급해 주고, ATM 물리층 처리부(20)로부터 하향 스트림 클럭(DCLK)에 동기된 하향 스트림 데이터(DDAT)를 받아서 A 포트 클럭(ACLK)과 A 포트 데이터 가능 신호(ADAV)에 맞추어 A 포트 데이터(ADATA)로 ADSL 송수신부(14)로 출력해 준다.
마찬가지로, ADSL 송수신부(14)로부터 출력된 E 포트 클럭(ECLK)과 E 포트 데이터 가능 신호(EDAV)를 조합하여 ATM 물리층 처리부(20)의 타이밍에 맞춰서 상향 스트림 클럭(UCLK)을 ATM 물리층 처리부(20)로 공급해 주고, ADSL 송수신부(14)로부터 E 포트 클럭(ECLK)과 E 포트 데이터 가능 신호(EDAV)에 동기되어 입력된 E 포트 데이터(EDATA)를 받아서 상향 데이터 클럭(UCLK)에 맞춰서 상향 스트림 데이터(UDAT)로 ATM 물리층 처리부(20)에 출력해 준다.
상기 ADSL 송·수신부(14)는 상기 논리 제어부(13)로부터 수신된 하향 스트림 데이터를 다중화, 인터리빙, 전진 에러 수정, 코드화, 변조, 및 디지털 아날로그 변환의 ADSL 송신 프로토콜 처리를 하여 선로 정합부(16)로 전달해 준다. 반대로, 선로 정합부(16)로부터 입력된 아날로그 데이터를 디지털 데이터로 변환하고, 역변조, 디코드화, 전진 에러 수정, 디인터리빙, 및 역다중화의 ADSL 수신 프로토콜 처리를 하여 상기 제어 논리부(13)로 전달하여 준다.
상기 프로세서부(11)와 8비트 데이터를 주고 받으며, 주소 신호와 호스트 선택 신호(HCS*), 호스트 읽기 쓰기 신호(HR*W)를 입력 받고 인터럽트 신호(HIRQ*)를 프로세서부(11)로 출력해 준다.
이때, 인터리브 메모리부(15)와는 송수신 데이터의 인터리브 처리를 위하여 8비트 데이터를 주고 받으며, 18비트의 주소 신호, 인터리브 메모리 선택 신호(ICS*), 인터리브 메모리 읽기 신호(IOE*), 인터리브 메모리 쓰기 신호(IWR*)를 공급하여 주며, 데이터 처리에 필요한 55.2MHz 클럭을 가지고 분주하여 사용한다.
상기 인터리브 메모리부(15)는 송·수신되는 데이터의 버스트성 에러를 줄이기 위해 ADSL 표준 규격에 정의된 대로 상기 ADSL 송수신부(14)에서 데이터를 써 넣었다가 순서를 바꿔서 다시 읽어낼 수 있도록 인터리브 메모리의 역할을 한다. 바람직하게, 상기 인터리브 메모리부(15)는 521kB 메모리 1개로 구성되어 있다.
상기 선로 정합부(16)는 ADSL 송수신부(14)로부터 수신한 차동 아날로그 신호(TXP, TXN)를 증폭시켜서 ADSL 가입자 선로로 전송하고, ADSL 가입자 선로로부터의 신호를 여파하고 증폭한 차동 아날로그 신호(RXP, RXN)를 ADSL 송수신부(14)로 전달해 주며, 하이브리드 정합 기능 및 트랜스포머 정합 기능을 한다.
상기와 같이 구성된 ADSL 프로토콜 처리장치는 비대칭으로 하향 1Mbps에서 8Mbps까지 속도의 데이터와 상향 64kbps 에서 640kbps까지 속도의 데이터에 대한 ADSL 프로토콜 처리를 하여 원거리에 있는 ADSL 가입자에게 고속의 멀티미디어 서비스를 제공할 수 있는 기능을 수행한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
이상 설명한 바와 같이 본 발명에 따른 ADSL 프로토콜 처리장치에 의하면, 상향과 하향의 데이터 전송속도가 다르고, 보다 고속의 데이터를 원거리의 가입자에게 서비스할 수 있으며, 현재 음성 전화용으로 사용하는 2 선식 가입자 선로를 사용할 수 있다.
또한, 다양한 형태로 변경이 가능하여 ADSL 가입자 처리장치, 가입자 단말카드, 가입자 단말박스에 모듈 형태로 실장할 수 있는 효과를 발휘한다.

Claims (5)

  1. ADSL(Asymmetric Digital Subscriber Line) 가입자 처리장치에 있어서,
    자체 클럭을 가지며 데이터 신호선, 주소 신호선, 제어 신호선을 발생시켜 로컬 버스에 공급해 주는 프로세서부;
    상기 로컬 버스에 연결되어 기본 모니터 프로그램, OS 프로그램, ADSL 송수신부 제어 프로그램 및 사용자 프로그램을 저장하는 메모리부;
    상기 로컬 버스에 접속되고, ATM 물리층 처리부와 ADSL 송·수신부 간에 주고 받는 데이터를 서로 타이밍이 맞도록 프로그램 가능한 논리 소자를 이용하여 제어하는 제어 논리부;
    상기 로컬 버스에 접속되어 프로세서부의 제어를 받으며, 하향 스트림 데이터를 다중화, 인터리빙, 전진 에러 수정, 코드화, 변조, 디지털 아날로그 변환의 ADSL 송신 프로토콜 처리를 하여 선로 정합부로 전달해 주고, 반대로 선로 정합부로부터 입력된 아날로그 데이터를 디지털 데이터로 변환하고, 역변조, 디코드화, 전진 에러 수정, 디인터리빙, 역다중화의 ADSL 수신 프로토콜 처리를 하여 제어 논리부로 전달해 주는 ADSL 송·수신부; 및
    상기 ADSL 송·수신부에 연결되어 송·수신되는 차동 아날로그 신호를 여파하고 증폭시키며, 하이브리드 정합 기능 및 트랜스포머 정합 기능을 갖는 선로 정합부를 포함하여 구성되는 것을 특징으로 하는 ADSL 프로토콜 처리장치.
  2. 제 1 항에 있어서, 상기 프로세서부는,
    25MHz의 자체 클럭을 갖는 직렬 입출력 기능을 구비하며, RS-232C 통신 포트를 통하여 디버깅을 위한 터미널 연결 기능을 수행하는 것을 특징으로 하는 ADSL 프로토콜 처리장치.
  3. 제 1 항에 있어서, 상기 메모리부는,
    상기 기본 모니터 프로그램, OS 프로그램, ADSL 송수신부 제어 프로그램 및 사용자 프로그램을 저장하는 512kB의 롬(ROM) 2개와, 각종 데이터 저장을 위한 512kB의 램(RAM) 1개로 구성되는 것을 특징으로 ADSL 프로토콜 처리장치.
  4. 제 1 항에 있어서,
    상기 ADSL 송·수신부에 연결되어 송·수신되는 데이터의 버스트성 에러를 줄이기 위해 상기 ADSL 송·수신부에서 데이터를 써 넣었다가 순서를 바꿔서 다시 읽어내는 기능을 수행하는 인터리브 메모리부를 더 포함하는 것을 특징으로 하는 ADSL 프로토콜 처리장치.
  5. 제 4 항에 있어서,
    상기 인터리브 메모리부는, 521kB 메모리 1 개로 구성되는 것을 특징으로 하는 ASDL 프로토콜 처리장치.
KR1019980051101A 1998-11-26 1998-11-26 비대칭 디지털 가입자 회선 프로토콜 처리장치 KR100316744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980051101A KR100316744B1 (ko) 1998-11-26 1998-11-26 비대칭 디지털 가입자 회선 프로토콜 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980051101A KR100316744B1 (ko) 1998-11-26 1998-11-26 비대칭 디지털 가입자 회선 프로토콜 처리장치

Publications (2)

Publication Number Publication Date
KR20000034006A true KR20000034006A (ko) 2000-06-15
KR100316744B1 KR100316744B1 (ko) 2002-02-19

Family

ID=19559954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051101A KR100316744B1 (ko) 1998-11-26 1998-11-26 비대칭 디지털 가입자 회선 프로토콜 처리장치

Country Status (1)

Country Link
KR (1) KR100316744B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200169B2 (en) 2002-05-31 2007-04-03 Panasonic Communications Co., Ltd. DSL modem apparatus and initialization method for DSL communication

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422137B1 (ko) * 2001-09-04 2004-03-11 엘지전자 주식회사 에이디에스엘 모뎀의 순방향오류정정 송/수신 장치 및 그방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290094B1 (ko) * 1997-04-16 2001-10-24 박종섭 에이디에스엘 시스템 유지관리의 에이티유-시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200169B2 (en) 2002-05-31 2007-04-03 Panasonic Communications Co., Ltd. DSL modem apparatus and initialization method for DSL communication

Also Published As

Publication number Publication date
KR100316744B1 (ko) 2002-02-19

Similar Documents

Publication Publication Date Title
US5751741A (en) Rate-adapted communication system and method for efficient buffer utilization thereof
AU770037B2 (en) Seamless rate adaptive multicarrier modulation system and protocols
US7724763B2 (en) Apparatuses to utilize multiple protocols in a wireless communication system
KR100918086B1 (ko) 통신 네트워크를 통한 패킷들의 전송을 위한 ｍａｃ-ｐｈｙ인터페이스 장치 및 방법
EP0704142A1 (en) Multi protocol personal communications system
JP2000138733A (ja) マルチドロップ非対称デジタル加入者ル―プ・モデム、接続を可能にする方泡システム及びコンピュ―タ読み取り可能記憶媒体
US6707822B1 (en) Multi-session asymmetric digital subscriber line buffering and scheduling apparatus and method
US20020150107A1 (en) Ethernet adapting apparatus
KR100316744B1 (ko) 비대칭 디지털 가입자 회선 프로토콜 처리장치
CN100544293C (zh) 一种在atm dslam中实现以太网vdsl接入的装置
KR100415580B1 (ko) 다양한 홈 네트워킹 인터페이스를 갖는 댁내 망과 액세스망을 연결하는 홈 게이트웨이 장치
KR100306742B1 (ko) 비동기 전송모드 교환기의 비대칭 디지털 가입자 회선 가입자처리장치
KR100310292B1 (ko) 대칭형 가변속도의 디지털 가입자 회선 처리장치
KR20010060273A (ko) 중첩 인터리빙/디인터리빙을 포함하는 송신 시스템에서의송신 및 수신 방법 및 장치
CN113867234A (zh) 基于现场总线pa耦合器通讯端口的冗余通信系统及方法
JP2000138729A (ja) 通信装置および通信方法
KR100366999B1 (ko) 에이티엠 교환시스템의 비대칭 디지털 가입자 회선 다중화 정합모듈
KR100261288B1 (ko) 비대칭 디지털 가입자 회선(에이디에스엘) 가입자 정합모듈
KR100385855B1 (ko) 통신 서비스 제어 시스템 및 이를 이용한 디지털 가입자회선 정합용 복합 통신 단말 장치
KR100233257B1 (ko) 비동기 전달 모드 교환기에서의 비대칭 디지털 가입자 회선 처리 장치
US20060031424A1 (en) Packet signal processing architecture
US20230136444A1 (en) Time domain duplexing ethernet phy
KR100233241B1 (ko) 비동기 전달 모드 교환기의 고속 디지털 가입자 회선 정합 장치
KR20030057046A (ko) 통신시스템의 물리계층 제어장치
KR20010055540A (ko) 광대역 접속 가입자 시스템의 네트워크 인터페이스 카드장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee