KR20000031320A - Method for producing mos transistor - Google Patents
Method for producing mos transistor Download PDFInfo
- Publication number
- KR20000031320A KR20000031320A KR1019980047298A KR19980047298A KR20000031320A KR 20000031320 A KR20000031320 A KR 20000031320A KR 1019980047298 A KR1019980047298 A KR 1019980047298A KR 19980047298 A KR19980047298 A KR 19980047298A KR 20000031320 A KR20000031320 A KR 20000031320A
- Authority
- KR
- South Korea
- Prior art keywords
- trench structure
- gate
- forming
- deposited
- mos transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Abstract
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 트랜치구조에 형성되는 게이트구조의 모스 트랜지스터에서 그 게이트에 금속층을 형성하여 게이트의 저항을 감소시키는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MOS transistor manufacturing method, and more particularly, to a MOS transistor manufacturing method in which a metal layer is formed on a gate of a MOS transistor having a gate structure formed in a trench structure so as to reduce the resistance of the gate.
일반적으로, 트랜치구조내에 게이트를 갖는 모스 트랜지스터는 기판에 불순물이온을 저농도로 주입하고, 그 기판에 트랜치구조를 형성함과 동시에 상기 불순물이온이 주입된 영역을 나누어 저농도 소스 및 드레인영역을 형성한 후, 그 트랜치에 게이트를 형성하고, 게이트 주변부의 기판에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 것으로 제조하며, 이때 게이트는 그 전극을 다결정실리콘을 사용한다. 이와 같이 다결정실리콘만을 게이트전극으로 사용할 경우, 접촉저항이 증가하게 되며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, a MOS transistor having a gate in a trench structure implants a low concentration of impurity ions into a substrate, forms a trench structure in the substrate, and simultaneously divides a region into which the impurity ion is implanted to form a low concentration source and drain region. A gate is formed in the trench, and a high concentration of impurity ions are implanted into the substrate around the gate to form a high concentration source and drain, wherein the gate uses polycrystalline silicon. As such, when only polysilicon is used as the gate electrode, the contact resistance is increased, and this will be described in detail with reference to the accompanying drawings.
도1a 및 도1d는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하여, 소자형성영역을 정의하고, 그 소자형성영역에 저농도의 불순물 이온을 이온주입하고, 상기 기판(1)의 상부에 절연층(3)을 형성하고, 그 소자형성영역의 중앙부를 상기 불순물 이온이 주입된 영역보다 깊게 식각하여 트랜치 구조를 형성함으로써, 그 트랜치구조의 측면 기판(1)에 저농도 소스 및 드레인(4)과 그 상부의 절연층(3)을 형성하는 단계(도1a)와; 상기 형성된 트랜치구조 내에 문턱전압조절용 불순물이온을 이온주입하여 채널영역(5)을 형성한 후, 그 트랜치구조 내에 게이트산화막(6)을 증착한 후, 상기 트랜치구조 내부 및 상기 절연층(3)의 상부전면에 다결정실리콘(7)을 증착하는 단계(도1b)와; 사진식각공정을 통해 상기 증착한 다결정실리콘(7)을 패터닝하여 상기 트랜치내부와 트랜치주변 일부의 절연층(3)상에 위치하는 게이트전극(7)을 형성하는 단계(도1c)와; 상기 노출된 절연층(3)을 이온주입 마스크로 사용하는 이온주입공정으로 상기 기판(1)에 불순물 이온을 주입하여 고농도 소스 및 드레인(8)을 형성하는 단계(도1d)로 이루어진다.1A and 1D are cross-sectional views of a manufacturing process of a conventional MOS transistor. As shown in the drawing, a field oxide film 2 is deposited on an upper portion of a substrate 1 to define an element formation region, and a low concentration in the element formation region. Implanting impurity ions, forming an insulating layer 3 on the substrate 1, and etching a central portion of the element formation region deeper than a region implanted with the impurity ions to form a trench structure. Forming a low concentration source and drain 4 and an insulating layer 3 thereon on the side substrate 1 of the trench structure (FIG. 1A); After implanting the impurity ions for the threshold voltage into the formed trench structure to form the channel region 5, depositing the gate oxide film 6 in the trench structure, and then forming the inside of the trench structure and the insulating layer 3 Depositing polysilicon 7 on the upper surface (FIG. 1B); Patterning the deposited polysilicon (7) through a photolithography process to form a gate electrode (7) located in the trench and on the insulating layer (3) around the trench (FIG. 1C); In the ion implantation process using the exposed insulating layer 3 as an ion implantation mask, impurity ions are implanted into the substrate 1 to form a high concentration source and drain 8 (FIG. 1D).
이하, 상기와 같이 구성된 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.Hereinafter, the conventional MOS transistor manufacturing method configured as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하여, 소자가 형성될 영역인 소자형성영역(액티브영역)을 정의하고, 그 정의된 소자형성영역의 상부에 저농도의 불순물 이온을 이온주입하여 상기 기판(1)의 표면으로 부터 소정깊이에 위치하는 이온주입층을 형성한다.First, as shown in FIG. 1A, a field oxide film 2 is formed on the substrate 1 to define an element formation region (active region), which is an region in which an element is to be formed, and then an upper portion of the defined element formation region. A low concentration of impurity ions are implanted into the ion to form an ion implantation layer located at a predetermined depth from the surface of the substrate 1.
그 다음, 상기 이온주입층이 형성된 기판(1)의 상부에 절연층(3)을 증착하고, 사진식각공정을 통해 상기 소자형성영역의 중앙부에 위치하는 상기 절연층(3)의 일부로 부터 식각을 시작하여 그 하부의 기판(1)을 상기 이온주입층의 깊이보다 깊게 식각한다. 이와 같은 식각공정으로 형성되는 트랜치에 의해 상기 이온주입층은 각각 두 개의 독립적인 영역으로 분리되며, 이를 저농도 소스 및 드레인(4)으로 이용한다.Next, an insulating layer 3 is deposited on the substrate 1 on which the ion implantation layer is formed, and etching is performed from a part of the insulating layer 3 positioned at the center of the device formation region through a photolithography process. The substrate 1 underneath is etched deeper than the depth of the ion implantation layer. The ion implantation layer is separated into two independent regions by the trench formed by such an etching process, and is used as the low concentration source and drain 4.
그 다음, 도1b에 도시한 바와 같이 상기 트랜치구조의 저면에 모스 트랜지스터의 문턱전압을 조절하는 불순물 이온을 이온주입하여 채널영역(5)을 형성한다.Next, as shown in FIG. 1B, the channel region 5 is formed by ion implantation of impurity ions controlling the threshold voltage of the MOS transistor on the bottom of the trench structure.
그 다음, 상기 트랜치구조내에 산화막을 증착하고, 패터닝하여 상기 트랜치구조 내에 위치하는 게이트산화막(6)을 형성한다.An oxide film is then deposited in the trench structure and patterned to form a gate oxide film 6 located within the trench structure.
그 다음, 상기 트랜치구조의 내부와 상기 절연층(3)의 상부전면에 다결정실리콘을 증착한다.Next, polysilicon is deposited on the inside of the trench structure and on the top surface of the insulating layer 3.
그 다음, 도1c에 도시한 바와 같이 사진식각공정을 통해 상기 트랜치구조의 내부와 그 주변부의 절연층(3) 상부면에 증착된 다결정실리콘을 남겨두고 나머지 다결정실리콘을 제거하여 그 하부의 절연층(3)을 노출시킴과 아울러 트랜치구조내에 위치하는 게이트전극(7)을 형성한다.Then, as shown in FIG. 1C, the polysilicon deposited on the upper surface of the insulating layer 3 inside and around the trench structure is removed by a photolithography process, and the remaining polycrystalline silicon is removed to remove the remaining polycrystalline silicon. In addition to exposing (3), the gate electrode 7 located in the trench structure is formed.
그 다음, 도1d에 도시한 바와 같이 상기 노출된 절연층을 이온주입버퍼로 사용하는 이온주입공정으로, 고농도 소스 및 드레인(8)을 형성한다. 이후의 공정에서 상기 게이트전극(7)을 식각마스로 사용하는 식각공정으로 상기 노출된 절연층(3)을 식각하여 모스 트랜지스터를 완성한다.Then, as shown in FIG. 1D, a high concentration source and drain 8 are formed by an ion implantation process using the exposed insulating layer as an ion implantation buffer. In the subsequent process, the exposed insulating layer 3 is etched by using the gate electrode 7 as an etch mask to complete the MOS transistor.
그러나, 상기한 바와 같은 종래 모스 트랜지스터 제조방법은 게이트전극을 다결정실리콘으로 형성하여 이후의 공정에서 상기 게이트에 금속전극이 접합되는 경우 접촉저항이 증가하며, 이에 따라 모스 트랜지스터이 특성이 열화되는 문제점이 있었다.However, the conventional method of manufacturing a MOS transistor as described above has a problem in that the contact resistance increases when the gate electrode is formed of polycrystalline silicon and the metal electrode is bonded to the gate in a subsequent process, and thus the MOS transistor is deteriorated. .
이와 같은 문제점을 감안한 본 발명은 게이트의 접촉저항을 줄일 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a MOS transistor manufacturing method capable of reducing contact resistance of a gate.
도1a 내지 도1d는 종래 모스 트랜지스터의 제조공정 수순단면도.1A to 1D are cross-sectional views of a manufacturing process of a conventional MOS transistor.
도2a 내지 도2d는 본 발명 모스 트랜지스터의 제조공정 수순단면도.2A to 2D are cross-sectional views of a manufacturing process of the MOS transistor of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2:필드산화막1: Substrate 2: Field Oxide
3,10:절연층 4:저농도 소스 및 드레인3,10: insulating layer 4: low concentration source and drain
5:채널영역 6:게이트산화막5: channel region 6: gate oxide film
7:다결정실리콘 8:고농도 소스 및 드레인7: polycrystalline silicon 8: high concentration source and drain
9:금속층9: metal layer
상기와 같은 목적은 트랜치구조의 내부에 게이트산화막을 증착하는 게이트산화막 형성단계와; 상기 게이트산화막이 증착된 트랜치구조의 저면 및 측면에 그 트랜치구조가 메워지지 않도록 다결정실리콘을 얇게 증착하는 게이트하부전극 형성단계와; 상기 다결정실리콘의 상부에서 상기 트랜치구조가 메워지도록 두껍게 금속층을 형성하는 게이트상부전극 형성단계와; 상기 다결정실리콘을 패터닝하는 단계를 포함하여 게이트를 형성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a gate oxide film forming step of depositing a gate oxide film inside the trench structure; A gate bottom electrode forming step of thinly depositing polysilicon so that the trench structure is not filled in the bottom and side surfaces of the trench structure in which the gate oxide film is deposited; Forming a gate upper electrode on the polysilicon to form a thick metal layer so as to fill the trench structure; It is achieved by forming a gate, including the step of patterning the polysilicon, described in detail with reference to the accompanying drawings, the present invention as follows.
도2a 내지 도2d는 본 발명 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하고, 기판(1)에 저농도 불순물을 주입한 후, 그 불순물 이온이 주입된 기판(1)의 상부에 절연층(3)을 증착한 다음, 트랜치구조를 형성하여 상기 주입된 저농도 불순물 영역을 분리하여 저농도 소스 및 드레인(4)을 형성하는 단계(도2a)와; 불순물 이온주입으로 상기 트랜치구조의 저면에 채널영역(5)을 형성한 후, 트랜치구조내에 게이트산화막(6)을 형성하고, 다결정실리콘(7)을 상기 트랜치구조가 메워지지 않도록 얇게 증착하는 단계(도2b)와; 상기 다결정실리콘(7)의 상부에 금속을 두껍게 증착하고, 평탄화하여 상기 트랜치구조 내에만 위치하는 금속층(9)을 형성한 후, 그 금속층(9)과 다결정실리콘(7)의 상부에 절연층(10)을 증착하는 단계(도2c)와; 사진식각공정을 통해 상기 적층된 다결정실리콘(7)과 절연층(10),(3)을 패터닝하여 상기 트랜치구조 내부 및 주변부에 위치하는 게이트를 형성하고, 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(8)을 형성하는 단계(도2d)로 구성된다.2A to 2D are cross-sectional views of a manufacturing process of the MOS transistor of the present invention. As shown in FIG. 2, the field oxide film 2 is formed on the substrate 1, the low concentration impurity is injected into the substrate 1, and then, Depositing an insulating layer 3 on the substrate 1 implanted with impurity ions, and then forming a trench structure to separate the implanted low concentration impurity region to form a low concentration source and drain 4 (FIG. 2A). )Wow; After the channel region 5 is formed on the bottom of the trench structure by implanting impurity ions, a gate oxide film 6 is formed in the trench structure, and the polysilicon 7 is thinly deposited so as not to fill the trench structure. 2b); After depositing a thick metal on top of the polysilicon 7 and planarizing to form a metal layer 9 located only in the trench structure, an insulating layer on the metal layer 9 and the polysilicon 7 is formed. 10) depositing (FIG. 2C); Patterning the stacked polysilicon (7) and the insulating layer (10), (3) through a photolithography process to form a gate located in and around the trench structure, and implanted high concentration impurity ions to a high concentration source and The drain 8 is formed (Fig. 2D).
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.Hereinafter, the method of manufacturing the MOS transistor of the present invention as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하여 소자형성영역을 정의한다.First, as shown in FIG. 2A, a field oxide film 2 is formed on the substrate 1 to define an element formation region.
그 다음, 상기 정의된 소자형성영역의 상부에 버퍼산화막(부호생략)을 증착하고, 이를 이온주입버퍼로 사용하는 이온주입공정으로 특정한 도전형의 불순물 이온을 저농도로 주입하여 저농도 이온주입층을 형성한다.Next, a buffer oxide film (signal abbreviation) is deposited on the defined device formation region, and a low concentration ion implantation layer is formed by implanting impurity ions of a specific conductivity type in an ion implantation process using the ion implantation buffer as an ion implantation buffer. do.
그 다음, 상기 기판(1)의 전면에 절연층(3)을 증착하고, 사진식각공정을 통해 상기 증착한 절연층(3)의 상부로 부터 상기 소자형성영역의 중앙부의 기판(1)을 상기 저농도 이온주입층의 깊이보다 깊게 식각하여 트랜치구조를 형성한다. 이때 트랜치구조의 형성에 의해 상기 저농도 이온주입층은 각각 전기적으로 분리되는 저농도 소스 및 드레인(4)을 형성한다.Then, the insulating layer 3 is deposited on the entire surface of the substrate 1, and the substrate 1 in the center of the device forming region is removed from the upper portion of the deposited insulating layer 3 through a photolithography process. The trench structure is formed by etching deeper than the depth of the low concentration ion implantation layer. At this time, by forming the trench structure, the low concentration ion implantation layer forms a low concentration source and drain 4 which are electrically separated from each other.
그 다음, 도2b에 도시한 바와 같이 상기 형성한 트랜치구조내에 불순물 이온을 이온주입하여 상기 트랜치구조의 저면인 기판(1)내에 모스 트랜지스터의 문턱전압 조절을 위한 채널영역(5)을 형성한다.Then, as shown in FIG. 2B, impurity ions are implanted into the formed trench structure to form a channel region 5 for controlling the threshold voltage of the MOS transistor in the substrate 1, which is the bottom of the trench structure.
그 다음, 산화막을 증착하여 상기 트랜치구조 내에 위치하는 게이트산화막(6)을 형성한 후, 그 게이트산화막(6)이 형성된 트랜치구조가 채워지지않게 다결정실리콘(7)을 얇게 증착한다. 이와 같은 공정으로 상기 트랜치구조의 내부에는 기판(1)의 상부면보다 낮은 홈이 형성되어 있다.Next, an oxide film is deposited to form a gate oxide film 6 positioned in the trench structure, and then the polysilicon 7 is thinly deposited so that the trench structure in which the gate oxide film 6 is formed is not filled. In this process, grooves lower than the upper surface of the substrate 1 are formed in the trench structure.
그 다음, 도2c에 도시한 바와 같이 상기 트랜치구조의 형태로 증착된 다결정실리콘(7)의 상부에 금속을 증착하고, 평탄화하여 상기 트랜치구조내에 위치하는 금속층(9)을 형성하고, 그 금속층(9)과 다결정실리콘(7)의 상부에 절연층(10)을 증착한다.Next, as shown in FIG. 2C, a metal is deposited on the polycrystalline silicon 7 deposited in the form of the trench structure, and planarized to form a metal layer 9 positioned in the trench structure, and the metal layer ( 9) and the insulating layer 10 is deposited on top of the polycrystalline silicon (7).
그 다음, 도2d에 도시한 바와 같이 사진식각공정을 통해 상기 적층된 절연층(10),(3)과 다결정실리콘(7)을 패터닝하여 상기 트랜치구조의 내부와 그 주변일부에 위치하며, 상부중앙부에 금속층(9)이 위치하는 게이트전극을 형성하게 된다.Next, as illustrated in FIG. 2D, the stacked insulating layers 10 and 3 and the polysilicon 7 are patterned through a photolithography process, and are positioned in and around the trench structure. The gate electrode in which the metal layer 9 is positioned is formed in the center portion.
그 다음, 상기 식각공정으로 노출되는 저농도 소스 및 드레인(4)의 상부에 위치하는 버퍼산화막을 이온주입 버퍼로 사용하는 고농도 불순물 이온주입공정으로 고농도 소스 및 드레인(8)을 형성하여, 모스 트랜지스터 제조를 완료하게 된다.Next, a high concentration impurity ion implantation process using a buffer oxide film positioned on the low concentration source and drain 4 exposed by the etching process as an ion implantation buffer forms a high concentration source and drain 8 to manufacture a MOS transistor. Will complete.
이때, 상기 게이트는 트랜치구조의 하부 및 측면에 얇게 증착된 다결정실리콘과 그 트랜치구조를 메운 금속층(9)을 포함하도록 구성하여 이후의 배선 형성공정에서 상기 모스 트랜지스터의 게이트에 금속배선을 형성하는 경우 게이트와의 접촉저항을 줄일 수 있게 된다.In this case, the gate is configured to include a thin layer of polycrystalline silicon thinly deposited on the lower side and the side of the trench structure and a metal layer 9 filling the trench structure to form a metal wiring on the gate of the MOS transistor in a subsequent wiring forming process. The contact resistance with the gate can be reduced.
상기한 바와 같이 본 발명 모스 트랜지스터 제조방법은 트랜치구조의 저면 및 측면에 얇게 증착된 다결정실리콘과 상기 다결정실리콘의 상부에서 트랜치구조를 메우도록 형성한 금속층을 포함하도록 게이트전극을 형성하여, 게이트의 접촉저항을 줄임으로써 모스 트랜지스터의 특성을 향상시키는 효과가 있다.As described above, in the method of manufacturing the MOS transistor of the present invention, the gate electrode is formed to include a polysilicon thinly deposited on the bottom and side of the trench structure and a metal layer formed to fill the trench structure on the polycrystalline silicon. Reducing the resistance has the effect of improving the characteristics of the MOS transistor.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047298A KR100273319B1 (en) | 1998-11-05 | 1998-11-05 | Method for fabricating mos transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047298A KR100273319B1 (en) | 1998-11-05 | 1998-11-05 | Method for fabricating mos transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000031320A true KR20000031320A (en) | 2000-06-05 |
| KR100273319B1 KR100273319B1 (en) | 2000-12-15 |
Family
ID=19557237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980047298A KR100273319B1 (en) | 1998-11-05 | 1998-11-05 | Method for fabricating mos transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100273319B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100753121B1 (en) * | 2001-06-30 | 2007-08-30 | 주식회사 하이닉스반도체 | Method of fabricating transistor using trench gate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855967B1 (en) | 2007-01-04 | 2008-09-02 | 삼성전자주식회사 | Semiconductor having buried word line cell structure and a method of fabricating the same |
-
1998
- 1998-11-05 KR KR1019980047298A patent/KR100273319B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100753121B1 (en) * | 2001-06-30 | 2007-08-30 | 주식회사 하이닉스반도체 | Method of fabricating transistor using trench gate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100273319B1 (en) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (en) | Trench dmos device and a method of fabricating the same | |
| KR100673133B1 (en) | Method for fabricating semiconductor device | |
| KR100702302B1 (en) | Method for fabricating semiconductor device | |
| KR20090121475A (en) | Vertical semiconductor device and method of manufacturing the same | |
| KR100273319B1 (en) | Method for fabricating mos transistor | |
| US5593928A (en) | Method of making a semiconductor device having floating source and drain regions | |
| KR20140110209A (en) | Semiconductor device and method for fabricating the same | |
| KR100873356B1 (en) | Method for forming the high voltage transistor | |
| KR100263475B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100626908B1 (en) | A method for forming a field oxide of semiconductor device | |
| KR100349351B1 (en) | Method of fabricating a transistor in a semiconductor device | |
| JPS5846648A (en) | Manufacture of semiconductor device | |
| KR20010081253A (en) | Transistor forming method | |
| KR100477786B1 (en) | Method for forming contact in semiconductor device | |
| KR100368971B1 (en) | Gate of soi device and method for fabricating the same | |
| KR100424185B1 (en) | method for fabricating transistor | |
| KR100944346B1 (en) | A method for forming a field oxide of a semiconductor device | |
| KR100317311B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100244298B1 (en) | Structure of semiconductor device and manufacturing method for fabricating the same | |
| KR20010046068A (en) | Manufacturing method for semiconductor memory | |
| KR940005895B1 (en) | Structure of dram cell and manufacturing method thereof | |
| KR20010027096A (en) | Method of manufacturing for semiconductor and the same | |
| KR20020010790A (en) | Method of forming metal contact | |
| KR20050014223A (en) | A method for forming a transistor of a semiconductor device | |
| KR20050054025A (en) | A method for forming a transistor of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |