KR20000031191A - 디에스피의 인터럽트 제어 장치 - Google Patents
디에스피의 인터럽트 제어 장치 Download PDFInfo
- Publication number
- KR20000031191A KR20000031191A KR1019980047103A KR19980047103A KR20000031191A KR 20000031191 A KR20000031191 A KR 20000031191A KR 1019980047103 A KR1019980047103 A KR 1019980047103A KR 19980047103 A KR19980047103 A KR 19980047103A KR 20000031191 A KR20000031191 A KR 20000031191A
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- priority
- unit
- register
- storage unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25254—DSP digital signal processor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
본 발명은 디에스피의 인터럽트 제어 장치에 관한 것으로, 종래의 장치에 있어서는 대부분의 동작이 우선순위에 따라 수행되도록 정해져 있어 경우에 따라서는 우선순위가 바뀌었으면 하는 경우가 발생하더라도 달리 취할 수 있는 방법이 없기 때문에 프로그램 설계시 많은 제한이 가해지는 문제점이 있었다. 따라서, 본 발명은 종래의 인터럽트 검출부와 저장부 및 실행부로 구성된 인터럽트 제어 장치에 있어서, 제어부의 우선순위에 관련된 정보에 의해 인터럽트 저장부의 레지스터에 저장되어 있는 인터럽트의 우선순위를 재조정하여 인터럽트 실행부에 전달하는 우선순위 조정부와; 사용자에 의한 소프트웨어적인 우선순위 조정요구나 우선순위 조정요구부에 의한 하드웨어적인 우선순위 조정요구에 의해 관련정보를 우선순위 조정부에 출력하여 인터럽트의 우선순위를 조정하도록 제어하는 제어부와; 인터럽트 검출부와 인터럽트 저장부의 상태를 검출하여 인터럽트 처리가 지연되는 인터럽트의 우선순위 조정을 요구하는 우선순위 조정요구부를 더 포함하여 인터럽트 우선순위를 사용자의 필요에 의해 또는 하드웨어적인 요구에 의해 조정 가능하게 함으로써 프로그램의 융통성이 커지고, 인터럽트 지연을 방지할 수 있는 효과가 있다.
Description
본 발명은 디에스피의 인터럽트 제어 장치에 관한 것으로, 특히 인터럽트 우선순위를 사용자의 필요에 의해 또는 하드웨어적인 요구에 의해 조정 가능하게 함으로써 프로그램의 융통성을 크게 하고, 인터럽트 처리 지연을 방지할 수 있는 있는 디에스피의 인터럽트 제어 장치에 관한 것이다.
인터럽트는 크게 외부 인터럽트, 내부 인터럽트, 소프트웨어 인터럽트의 세종류로 나눌 수 있는데, 먼저 외부 인터럽트(External interrupt)는 외부적인 요인으로 발생하는 것으로 입출력 장치가 데이터의 전송을 요구하거나, 정보 전송이 끝났음을 알릴 때 등이다.
다음, 내부 인터럽트(Internal interrupt)는 불법적인 명령어나 데이터를 사용할 때 발생하는 것으로 오버플로가 발생했거나, 스택이 넘치거나, 메모리 보호가 어려워졌을 때 등의 상황에서 발생한다.
즉, 내부 인터럽트는 프로그램 자체내에서 발생하는 문제임에 대해 외부 인터럽트는 프로그램 외적인 상황에서 일어나는 것이 차이점으로 내부 인터럽트 프로그램은 동기성인데 비해 외부 인터럽트는 비동기성이다.
이들 외부나 내부 인터럽트는 씨피유의 하드웨어에서의 신호에 의해 일어나는데 반해 소프트웨어 인터럽트(software interrupt)는 명령어의 수행에 의해 일어나게 되며 이들은 각기 높은 것에서 부터 낮은 것 까지의 우선순위가 매겨져 있다.
도1은 종래 인터럽트 검출 장치의 개략적인 구성을 보인 블록도로서, 이에 도시된 바와 같이 인터럽트가 발생하면 이를 감지하는 인터럽트 검출부(10)와; 상기 인터럽트 검출부(10)에서 감지된 인터럽트 신호를 레지스터에 일시 저장하는 인터럽트 저장부(20)와; 상기 인터럽트 저장부(20)에 있는 인터럽트 중에서 우선순위가 높은 순으로 선별하여 인터럽트를 작동하는 것과 동시에 상기 인터럽트 저장부(20)에 인터럽트 인정신호(Interrupt Acknoledge : IACK)를 출력하여 선택된 인터럽트 레지스터를 클리어(clear)시키는 우선순위 실행부(30)로 구성되며 이하, 상기와 같이 구성된 종래 장치의 동작 및 작용을 설명하면 다음과 같다.
인터럽트는 프로그램의 버그 또는 외부 장치의 상황 변화에 따라 수시로 여러 가지가 발생하게 되는데, 인터럽트 검출부(10)는 바로 그와같은 여러 가지 인터럽트(INT0∼INTn)를 입력받아 이를 검출하여 인터럽트 저장부(20)의 정해진 인터럽트 레지스터에 저장하게 된다.
이에 따라 우선순위 실행부(30)는 상기 인터럽트 저장부(20)에 저장된 인터럽트중 우선순위가 높은 인터럽트를 선택하여 그에 따른 동작을 수행함과 동시에 인터럽트 인정신호(IACK)에 의해 상기 인터럽트 저장부(20)에서 인출된 인터럽트 레지스터를 클리어시켜 다음 인터럽트를 받을 준비를 하게 된다.
그러나, 상기 종래의 장치에 있어서는 대부분의 동작이 우선순위에 따라 수행되도록 정해져 있어 경우에 따라서는 우선순위가 바뀌었으면 하는 경우가 발생하더라도 달리 취할 수 있는 방법이 없기 때문에 프로그램 설계시 많은 제한이 가해지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 인터럽트 우선순위를 사용자의 필요에 의해 또는 하드웨어적인 요구에 의해 조정 가능하게 함으로써 프로그램의 융통성이 커지고, 인터럽트 처리 지연을 방지할 수 있는 디에스피의 인터럽트 제어 장치을 제공 하는데 그 목적이 있다.
도1은 종래 인터럽트 검출 장치의 개략적인 구성을 보인 블록도.
도2는 본 발명 디에스피의 인터럽트 제어 장치의 개략적인 구성을 보인 블록도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 인터럽트 검출부 20 : 인터럽트 저장부
30 : 인터럽트 실행부 100 : 제어부
200 : 우선순위 조정부 300 : 우선순위 조정요구부
이와 같은 목적을 달성하기 위한 본 발명은, 인터럽트가 발생하면 이를 감지하는 인터럽트 검출부와; 상기 인터럽트 검출부에서 감지된 인터럽트 신호를 레지스터에 일시 저장하는 인터럽트 저장부와; 상기 인터럽트 저장부에 있는 인터럽트 중에서 우선순위가 높은 순으로 선별하여 인터럽트를 작동하는 것과 동시에 상기 인터럽트 저장부에 인터럽트 인정신호를 출력하여 선택된 인터럽트 레지스터를 클리어 시키는 인터럽트 실행부로 구성된 인터럽트 제어 장치에 있어서, 제어부의 우선순위에 관련된 정보에 의해 인터럽트 저장부의 레지스터에 저장되어 있는 인터럽트의 우선순위를 재조정하여 인터럽트 실행부에 전달하는 우선순위 조정부와; 사용자에 의한 소프트웨어적인 우선순위 조정요구나 우선순위 조정요구부에 의한 하드웨어적인 우선순위 조정요구에 의해 관련정보를 우선순위 조정부에 출력하여 인터럽트의 우선순위를 조정하도록 제어하는 제어부와; 인터럽트 검출부와 인터럽트 저장부의 상태를 검출하여 인터럽트 처리가 지연되는 인터럽트의 우선순위 조정을 요구하는 우선순위 조정요구부를 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 디에스피의 인터럽트 제어 장치의 개략적인 구성을 보인 블록도로서, 이에 도시한 바와 같이 인터럽트가 발생하면 이를 감지하는 인터럽트 검출부(10)와; 상기 인터럽트 검출부(10)에서 감지된 인터럽트 신호를 레지스터에 일시 저장하는 인터럽트 저장부(20)와; 상기 인터럽트 저장부(20)에 있는 인터럽트 중에서 우선순위가 높은 순으로 선별하여 인터럽트를 작동하는 것과 동시에 상기 인터럽트 저장부(20)에 인터럽트 인정신호(IACK)를 출력하여 선택된 인터럽트 레지스터를 클리어 시키는 인터럽트 실행부(30)로 구성된 인터럽트 제어 장치에 있어서, 제어부(100)의 우선순위에 관련된 정보에 의해 인터럽트 저장부(20)의 레지스터에 저장되어 있는 인터럽트의 우선순위를 재조정하여 인터럽트 실행부(30)에 전달하는 우선순위 조정부(200)와; 사용자에 의한 소프트웨어적인 우선순위 조정요구나 우선순위 조정요구부(300)에 의한 하드웨어적인 우선순위 조정요구에 의해 관련정보를 우선순위 조정부(200)에 출력하여 인터럽트의 우선순위를 조정하도록 제어하는 제어부(100)와; 인터럽트 검출부(10)와 인터럽트 저장부(20)의 상태를 검출하여 인터럽트 처리가 지연되는 인터럽트의 우선순위 조정을 요구하는 우선순위 조정요구부(300)를 더 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.
우선, 제어부(100)는 우선순위 조정요구가 없을 경우에는 우선순위 조정부(200)로 우선순위를 조정하기 위한 어떠한 제어신호도 출력하지 않아 버퍼의 역할로 동작하게 하여 기 설정된 우선순위에 의해 인터럽트 동작이 수행되도록 한다.
그러다가, 만일 여러개의 인터럽트가 동시에 입력되어 원하는 인터럽트 동작이 안될 경우나 사용자 또는 하드웨어적으로 우선순위 변경요청이 있을 경우, 인터럽트의 우선순위를 조정하여 인터럽트 동작이 지연되지 않도록 한다.
예를 들어 사용자의 필요에 의해 임의적으로 우선순위 조정요구가 되면 우선순위 조정부(200)를 제어하여 인터럽트 저장부(20)에 저장되어 있는 인터럽트의 우선순위를 바꿔 인터럽트 실행부(30)에 출력하여 조정된 인터럽트를 먼저 수행시키게 하고, 이하는 종래와 같이 인터럽트 인정신호(IACK)를 인터럽트 저장부(20)에 출력하여 수행된 인터럽트 레지스터를 클리어 시킨 후 원래의 상태로 돌아간다.
다음, 우선순위 조정요구부(300)에 의한 경우는 일단, 우선순위가 낮은 인터럽트가 발생되어 있는 상태에서 다른 인터럽트가 계속 발생했을 때 우선순위에 밀려 수행이 계속 지연되어 인터럽트 저장부(20)에 홀딩된 상태에서 다시 인터럽트 검출부(10)로 부터 똑같은 인터럽트가 요구되면 우선순위 조정요구부(300)에 의해 우선순위가 올라 가도록 우선순위 조정을 제어부(100)에 요청한다.
이에 따라 제어부(100)는 상기 우선순위 조정요구부(300)의 요청에 따라 상기 수행이 지연된 인터럽트의 우선순위를 변경하여 바로 수행될 수 있도록 한다.
이상에서 설명한 바와 같이 본 발명 디에스피의 인터럽트 제어 장치는 인터럽트 우선순위를 사용자의 필요에 의해 또는 하드웨어적인 요구에 의해 조정 가능하게 함으로써 프로그램의 융통성이 커지고, 인터럽트 지연을 방지할 수 있는 효과가 있다.
Claims (1)
- 인터럽트가 발생하면 이를 감지하는 인터럽트 검출부와; 상기 인터럽트 검출부에서 감지된 인터럽트 신호를 레지스터에 일시 저장하는 인터럽트 저장부와; 상기 인터럽트 저장부에 있는 인터럽트 중에서 우선순위가 높은 순으로 선별하여 인터럽트를 작동하는 것과 동시에 상기 인터럽트 저장부에 인터럽트 인정신호를 출력하여 선택된 인터럽트 레지스터를 클리어 시키는 인터럽트 실행부로 구성된 인터럽트 제어 장치에 있어서, 제어부의 우선순위에 관련된 정보에 의해 인터럽트 저장부의 레지스터에 저장되어 있는 인터럽트의 우선순위를 재조정하여 인터럽트 실행부에 전달하는 우선순위 조정부와; 사용자에 의한 소프트웨어적인 우선순위 조정요구나 우선순위 조정요구부에 의한 하드웨어적인 우선순위 조정요구에 의해 관련정보를 우선순위 조정부에 출력하여 인터럽트의 우선순위를 조정하도록 제어하는 제어부와; 인터럽트 검출부와 인터럽트 저장부의 상태를 검출하여 인터럽트 처리가 지연되는 인터럽트의 우선순위 조정을 요구하는 우선순위 조정요구부를 더 포함하여 구성된 것을 특징으로 하는 디에스피의 인터럽트 제어 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980047103A KR100283146B1 (ko) | 1998-11-04 | 1998-11-04 | 디에스피의 인터럽트 제어 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980047103A KR100283146B1 (ko) | 1998-11-04 | 1998-11-04 | 디에스피의 인터럽트 제어 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000031191A true KR20000031191A (ko) | 2000-06-05 |
KR100283146B1 KR100283146B1 (ko) | 2001-03-02 |
Family
ID=19557106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980047103A KR100283146B1 (ko) | 1998-11-04 | 1998-11-04 | 디에스피의 인터럽트 제어 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100283146B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655985B1 (ko) * | 2000-05-29 | 2006-12-08 | 세이코 엡슨 가부시키가이샤 | 인터럽트 신호 생성 장치 및 인터럽트 신호 생성 방법 |
US8495345B2 (en) | 2009-02-03 | 2013-07-23 | Samsung Electronics Co., Ltd. | Computing apparatus and method of handling interrupt |
CN112181319A (zh) * | 2019-07-04 | 2021-01-05 | 富士施乐株式会社 | 信息处理装置和半导体装置 |
-
1998
- 1998-11-04 KR KR1019980047103A patent/KR100283146B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655985B1 (ko) * | 2000-05-29 | 2006-12-08 | 세이코 엡슨 가부시키가이샤 | 인터럽트 신호 생성 장치 및 인터럽트 신호 생성 방법 |
US8495345B2 (en) | 2009-02-03 | 2013-07-23 | Samsung Electronics Co., Ltd. | Computing apparatus and method of handling interrupt |
CN112181319A (zh) * | 2019-07-04 | 2021-01-05 | 富士施乐株式会社 | 信息处理装置和半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100283146B1 (ko) | 2001-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7472213B2 (en) | Resource management device | |
US5682554A (en) | Apparatus and method for handling data transfer between a general purpose computer and a cooperating processor | |
EP0594871A1 (en) | Multi-media scheduling system | |
EP0747816A3 (en) | Method and system for high performance multithread operation in a data processing system | |
US7127626B2 (en) | Data processing apparatus configured to operate with one of more clock frequencies determined by a priority order derived from one or more interrupt signals from a CPU | |
US20040199694A1 (en) | Interrupt controller and interrupt controlling method for prioritizing interrupt requests generated by a plurality of interrupt sources | |
US20020078317A1 (en) | First-in, first-out (FIFO) memory with moving boundary | |
US5533203A (en) | Start of packet receive interrupt for ethernet controller | |
US20080215823A1 (en) | Data consistency control system and data consistency control method | |
US6931643B2 (en) | Interrupt throttling for inter-processor communications | |
KR100283146B1 (ko) | 디에스피의 인터럽트 제어 장치 | |
US6976110B2 (en) | Method and apparatus for reducing interrupt latency by dynamic buffer sizing | |
KR20020017082A (ko) | 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈 | |
US6581141B1 (en) | Toggle for split transaction mode of PCI-X bridge buffer | |
JP2008083911A (ja) | Dma転送制御装置および半導体集積回路装置 | |
US6336179B1 (en) | Dynamic scheduling mechanism for an asynchronous/isochronous integrated circuit interconnect bus | |
JP2000194683A (ja) | 共有メモリの調停回路およびその調停方法 | |
US7631114B2 (en) | Serial communication device | |
US20050066097A1 (en) | Resource management apparatus | |
KR100257071B1 (ko) | 디앰에이 컨트롤러 및 이를 이용한 디앰에이 요구신호 우선순위 변경방법 | |
JP2003323335A (ja) | メモリ装置及びその制御方法 | |
JP5708273B2 (ja) | 通信装置、情報処理装置、データ送信方法 | |
JP2006172240A (ja) | データ処理システム及びそのメモリ制御方法 | |
JPH0443302B2 (ko) | ||
JPH0675765A (ja) | 処理速度制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |