JP2003323335A - メモリ装置及びその制御方法 - Google Patents

メモリ装置及びその制御方法

Info

Publication number
JP2003323335A
JP2003323335A JP2002129644A JP2002129644A JP2003323335A JP 2003323335 A JP2003323335 A JP 2003323335A JP 2002129644 A JP2002129644 A JP 2002129644A JP 2002129644 A JP2002129644 A JP 2002129644A JP 2003323335 A JP2003323335 A JP 2003323335A
Authority
JP
Japan
Prior art keywords
access
memory
priority
group
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002129644A
Other languages
English (en)
Inventor
Kunihiko Omi
国彦 近江
Koji Takemura
康志 竹村
Masatake Maki
正剛 牧
Tomoya Tanabe
智哉 田辺
Satoshi Kubo
諭 久保
Ikuo Murata
育夫 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP2002129644A priority Critical patent/JP2003323335A/ja
Publication of JP2003323335A publication Critical patent/JP2003323335A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 本発明は、メモリ装置に関し、リアルタイム
アクセスを確実に実行し、メモリのバンド幅の利用効率
を向上することを目的とする。 【解決手段】 メモリ装置は、メモリ3と、メモリ3に
ついてのアクセスを制御するアクセス制御部2と、メモ
リ3についてのアクセスを要求する異なる種類の複数の
アクセス要求部(12、13、4、5)とを備える。ア
クセス制御部2が、アクセス要求部を複数のアクセスグ
ループに分け、アクセスグループの間ではアクセスの優
先順位を固定し、同一のアクセスグループ内のアクセス
要求部の間ではアクセスの優先順位を変更可能とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メモリ装置及びそ
の制御方法に関し、特に、リアルタイムアクセスを確実
に実行し、メモリのバンド幅の利用効率を向上すること
ができるメモリ装置及びその制御方法に関する。
【0002】
【従来の技術】スキャナやコピー機のような画像読取装
置においては、読み取った画像データを順次格納するた
めに、画像メモリ(バッファメモリ)には、即時応答性
能(リアルタイム性)が要求される。そのため、画像メ
モリの書込(退避)及び読出の制御においては、リアル
タイム性が要求されるアクセスと、これ以外のアクセス
とが混在する。
【0003】例えば、画像入力部からのアクセスであっ
てアクセス間隔に周期性と即時性とが要求されるアクセ
ス(以下、リアルタイムアクセス)と、ホストコンピュ
ータからのアクセスであってアクセス間隔には周期性が
なく即時性もないが大量のアクセスが必要なアクセス
(以下、オンデマンドアクセス)と、その他のテンポラ
リアクセス等であってCPUからの即時性の高いアクセ
ス及び比較的即時性の低いアクセス(以下、テンポラリ
アクセス)とが混在する。即ち、そのようなアクセスソ
ース(アクセス元)が混在する。このような場合、当該
画像メモリのバンド幅を有効に活用すると共に、リアル
タイムアクセスに対しては(そのアクセスの時点での)
確実なアクセスを保証しなければならない。
【0004】
【発明が解決しようとする課題】画像メモリの制御にお
いて、前記リアルタイムアクセスに対する保証を重視す
る場合、リアルタイムアクセスを要求するアクセスソー
スのアクセス周期に依存して、固定的優先時間帯を設け
ることが行われる。即ち、当該周期に固定した時間帯
で、当該アクセスソースからのアクセスが優先される。
この場合、当該リアルタイムアクセス以外のオンデマン
ドアクセス及びテンポラリアクセスのウエイト数(待ち
状態となる数)が増加してしまう。また、この結果、画
像メモリのバンド幅の利用効率が低下してしまう。
【0005】また、前記画像メモリのバンド幅の活用を
重視する場合、アクセス要求の発生した順にアクセスす
るように制御することが行われる。この場合、外的な要
因によっては、リアルタイムアクセスに遅延が生じてし
まう。外的な要因としては、例えばスキャナの画像メモ
リにおいては、画像データの読取条件によってリアルタ
イムアクセスの周期が変化したりすることや、又は、オ
ンデマンドアクセスのソースのデータ量が劇的に変化し
たりすることがあげられる。リアルタイムアクセスの遅
延を避けようとすると、必要平均バンド幅に対して相当
大きな余裕(マージン)を持った画像メモリ、即ち、相
当にデータ転送速度の早い画像メモリを用いる必要があ
り、コスト増加の原因となっていた。
【0006】本発明は、リアルタイムアクセスを確実に
実行し、メモリのバンド幅の利用効率を向上することが
できるメモリ装置を提供することを目的とする。
【0007】また、本発明は、リアルタイムアクセスを
確実に実行し、メモリのバンド幅の利用効率を向上する
ことができるメモリ装置の制御方法を提供することを目
的とする。
【0008】
【課題を解決するための手段】本発明のメモリ装置は、
データを格納するメモリと、メモリについてのアクセス
を制御するアクセス制御部と、メモリについてのアクセ
スを要求する異なる種類の複数のアクセス要求部とを備
える。アクセス制御部が、複数のアクセス要求部を複数
のアクセスグループに分け、複数のアクセスグループの
間ではアクセスの優先順位を固定し、同一のアクセスグ
ループ内の複数のアクセス要求部の間ではアクセスの優
先順位を変更可能とする。
【0009】本発明のメモリ装置の制御方法は、メモリ
についてのアクセスを要求する異なる種類の複数のアク
セス要求部を複数のアクセスグループに分け、複数のア
クセスグループの間ではアクセスの優先順位を固定し、
同一のアクセスグループ内の複数のアクセス要求部の間
ではアクセスの優先順位を変更可能とする。
【0010】本発明のメモリ装置及びその制御方法によ
れば、メモリに対する複数の種類のアクセスの優先順位
を、複数のグループの間では固定し、グループ内では変
更可能とする。これにより、例えばリアルタイムアクセ
スを最高位のグループとすることにより、そのアクセス
周期に依存する固定的優先時間帯を設けることなく、ま
た、低位のグループに属する外的な要因の影響を受ける
ことなく、当該アクセスを最優先としてアクセスを保証
することができる。一方、上位グループのアクセス要求
がなければ、アクセス要求の発生した順にアクセスする
ように制御することができるので、他のアクセスのウエ
イト数が増加することを防止し、結果的に、画像メモリ
のバンド幅の利用効率が低下することを防止することが
できる。従って、特にデータ転送速度の早いメモリを用
いる必要がないので、メモリのアクセス制御のために高
価なメモリを使用することを回避することができる。
【0011】
【発明の実施の形態】図1は、メモリ装置構成図であ
り、本発明のメモリ装置であるスキャナのブロック構成
の概略を示す。スキャナは、画像入力部1、メモリアク
セス制御部2、メモリ(画像メモリ)3、CPU4、外
部出力部5からなる。画像入力部1は、データ入力部1
1、画像処理部12、データ退避部(又はデータ書込
部)13からなる。
【0012】このスキャナにおいて、周知のように、デ
ータ入力部11が、CCD(電荷結合デバイス)により
原稿から画像データを読み取って、増幅した信号をアナ
ログ/デジタル変換器によりデジタル信号に変換し、画
像処理部12に入力する。画像処理部12は、入力され
た画像データについてシェーディング補正等の種々の補
正処理を行って、その結果である画像データを一旦メモ
リアクセス制御部2を介してメモリ3に格納する(これ
をアクセスa1とする)。この後、画像処理部12は、
再度、画像データをメモリアクセス制御部2を介してメ
モリ3から読み出して(これらをアクセスa2、a3と
する)、例えば画像強調処理のようなデジタルフィルタ
処理等の画像処理を行って、画像データをデータ退避部
13に送る。データ退避部13は、当該画像データをメ
モリアクセス制御部2を介してメモリ3に格納する(こ
れをアクセスa4とする)。
【0013】また、このスキャナにおいて、周知のよう
に、CPU4が、必要に応じて、画像データ又はその他
のデータを、メモリアクセス制御部2を介してメモリ3
から読み出して、何らかの処理を行い、その結果(画像
データ又はその他のデータ)をメモリアクセス制御部2
を介してメモリ3に書き込む(これをアクセスb1とす
る)。一方、例えばデジタルフィルタ処理された画像デ
ータは、ホストコンピュータ(図示せず)からの要求に
応じて、外部出力部5が、メモリアクセス制御部2を介
してメモリ3から読み出して、当該ホストコンピュータ
に転送する(これをアクセスb2とする)。
【0014】以上のように、メモリアクセス制御部2及
びメモリ3以外は、メモリ3に対するアクセス要求をメ
モリアクセス制御部2に対して発行するアクセス要求部
(アクセス元又はアクセスソース)である。なお、デー
タ入力部11はアクセス要求部となることはない。アク
セスa1〜a4(これを(アクセス)グループaとい
う)とアクセスb1及びb2(これを(アクセス)グル
ープbという)とでは、前述のように、アクセスの種類
が異なる。本発明のメモリアクセス制御部2は、このア
クセスの種類の相違を利用してアクセス制御する。
【0015】メモリアクセス制御部2は、メモリ3につ
いてのアクセスを、そのアクセス優先順位を予め定め
て、これに従って制御する。即ち、メモリアクセス制御
部2は、複数のアクセス要求部を複数のアクセスグルー
プに分け、複数のアクセスグループの間ではアクセスの
優先順位を固定し、同一のアクセスグループ内の複数の
アクセス要求部の間ではアクセスの優先順位を変更可能
とする。
【0016】この例においては、説明の簡単のために、
アクセスグループa及びbの2個のアクセスグループが
存在するとする。メモリアクセス制御部2は、アクセス
グループ単位でアクセスの優先順位を制御する。この例
では、例えばアクセスグループaの優先順位をアクセス
グループbのそれよりも高く設定する。これは固定的な
ものとされる。アクセスグループには1つ以上のアクセ
スソース(アクセス要求部)が含まれる。
【0017】アクセスグループの決定に際して、いずれ
か1つのアクセスグループは、リアルタイムアクセスソ
ースで構成される。リアルタイムアクセスとは、全て周
期的にアクセス要求が発生し、かつ、要求に対しほぼ即
時の応答が要求されるアクセスを言い、アクセスa1〜
a4がこれに該当する。このアクセスグループの優先順
位は、他のアクセスグループに対して最高位とされる。
優先順位の高い(最高位)のグループaに、周期性があ
りかつ即時性を要求されるリアルタイムアクセスソース
(即ち、スキャナにおける画像データの処理)を集め、
優先順位を最高位とすることにより、リアルタイムアク
セスソースの処理が遅延することを防ぐことができる。
【0018】具体的には、スキャナにおける画像入力部
1の処理は、例えば10M個のデータ/秒前後のパイプ
ラインデータ処理である。即ち、画像データは、CCD
の出力をデジタル化したものであり、10M個のデータ
/秒で順次入力され、画像処理が終了すると順次メモリ
3へ蓄積される(アクセスa4)。これは、データ幅が
8ビットであれば、10Mバイト/秒のバンド幅で、周
期性と即時性を持ったリアルタイムアクセスソースであ
る。また、画像入力部1(パイプライン)における画像
処理の途中の画像データをメモリ3へ一時退避が必要な
場合も存在するが(アクセスa1、a2、a3)、これ
らも、同様に、各々が10Mバイト/秒のバンド幅で、
周期性と即時性を持ったリアルタイムアクセスソースで
ある。従って、アクセスa1〜a4は即時性を要求され
るアクセスソースであるから遅延する事は許されない。
このアクセス遅延は、読み取った画像データが欠落する
事となり、いわゆる「画像ずれ」や「画像データ化け」
のようなのような致命的欠陥となるからである。
【0019】一方、メモリ3に蓄えられた画像データ
は、外部の例えばホストコンピュータに出力される(ア
クセスb2)。このアクセスb2は、蓄えられたメモリ
3から読み出し出力するため、前記画像入力部1とは異
なり、特に即時性は要求されない。しかし、メモリ3の
容量が画像データの総容量より少ない場合、メモリ3が
オーバフローとなることを防止するために、書き込み速
度よりも高速で読み出す必要がある。従って、アクセス
b2には、周期性と即時性は要求されないが、10Mバ
イト/秒以上の平均転送速度が要求される。
【0020】更に、CPU4上で動作するスキャナの制
御プログラム(ファームウエア)が、画像データを参照
したり、画像データ以外の必要なデータ(又はプログラ
ム等)をメモリ3に退避する(アクセスb1)。このア
クセスb1は、一般的には、周期性もなく、特に即時性
が要求されることも無い。
【0021】以上から、この例においては、即時性が要
求されるアクセスa1〜a4をグループa(高い優先
度)とし、その他のアクセスb1及びb2をグループb
(低い優先度)とする。
【0022】一方、メモリアクセス制御部2は、同一の
アクセスグループ内においては、複数のアクセス要求部
の間で、必要に応じて、そのアクセスの優先順位を変更
する。この例では、例えばアクセスグループaにおい
て、アクセスa1〜a4を例えばラウンドロビン方式で
順次優先順位を変更するように制御する。即ち、メモリ
3へのアクセス要求の待ち行列を作り、その先頭のアク
セスソースにメモリ3へのアクセス権限を与え、当該ア
クセスを完了したアクセスソースを当該待ち行列の最後
尾に繋ぐ。他は順次繰り上げられる。
【0023】なお、メモリ3についてのアクセスグルー
プは3個以上存在してよい。例えば、実際には、アクセ
スグループは、そのアクセスの優先順位の高い順に、周
期的にアクセスが発生するリアルタイムアクセス等(ア
クセスa1〜a4)のグループ、CPU4のテンポラリ
アクセス等(アクセスb1)のグループ、オンデマンド
アクセス等(アクセスb2)のグループ、当該メモリ
(例えば、SDRAMからなる)3のリフレッシュ要求
のグループの4個のグループからなる。なお、最後のグ
ループは、リフレッシュの間、他のアクセスが禁止され
るので、アクセスの一種とみなすものである。
【0024】図2は、メモリ装置構成図であり、主とし
てメモリアクセス制御部2の構成を示す。
【0025】メモリアクセス制御部2は、第1調停部2
1、第2調停部22、第3調停部23、切り替え部24
からなる。第1調停部21は、アクセスグループa及び
bの間における調停(アービトレーション)を行う。こ
の調停は固定的とされる。即ち、常に、アクセスグルー
プaのアクセスをアクセスグループbのアクセスに優先
するように調停する。これにより、多くのアクセス要求
部が存在する場合、リアルタイムアクセスであるアクセ
スグループaからのアクセス要求を優先することができ
る。第2調停部22は、アクセスグループa内部におけ
るアクセス優先順位の調停を行う。第3調停部23は、
アクセスグループb内部におけるアクセス優先順位の調
停を行う。第2及び第3調停部22及び23における調
停は、可変とされる。即ち、例えばアクセスグループa
内においては、その優先順位が対等なので、その順位が
入れ換えられる。切り替え部24は、第1乃至第3調停
部21〜23における調停によって選択される(1個
の)アクセスソースについて、そのデータ線及びアドレ
ス線(のみ)を選択的にメモリ3に接続するように、こ
れらを切り換える。これにより、調停で選択されたアク
セス要求部のみがメモリ3にアクセス可能となる。
【0026】図3は、メモリ動作を説明するタイムチャ
ートであり、アクセス調停の一例の概略を示したもので
ある。
【0027】図3において、各々のアクセスについて、
そのアクセス要求信号req 及びアクセス完了信号ack の
みを示す。例えば、「a1 req」はアクセスa1のアクセ
ス要求信号req を示す。各々の信号において、ハイレベ
ルが当該信号が送出されていること(on)を示し、ロ
ウレベルが当該信号が送出されていないこと(off)
を示す。また、例えば「グループa最優先」の項目は、
その時点でグループaにおいて最も優先順位が高いアク
セス要求部を示す。「グループ選択」の項目は、その時
点でどのグループが調停により選択されているかを示
す。「選択アクセスソース」の項目は、その時点でメモ
リアクセス制御部2における調停で選択されたアクセス
ソース(アクセス要求部)を示す。
【0028】メモリアクセス制御部2は、アクセス要求
信号req を送出しているアクセス要求部の中の1個のア
クセス要求部のみにアクセス権限を与える。一旦アクセ
ス権限が与えられると、そのアクセス期間中に、より優
先順位の高いアクセス要求が発生しても、実際にメモリ
3にアクセスしているので、当該アクセスが実行され
る。
【0029】なお、この例では、アクセスグループaに
おいては、優先順位が最初(メモリ3の初期化の時)は
a1、a2、a3の順であるとし、アクセスグループb
においては、優先順位が最初はb1、b2、b3の順で
あるとし、以後、アクセスが終了したら最低の順位とさ
れるものとする。
【0030】最初に、アクセスa1、a3及びb1(実
際は、これらのアクセスソース、以下同じ)がアクセス
要求を出す(そのreqがハイレベルとなる)が、グル
ープaに属するアクセスa1にアクセス権限が与えられ
る(従って、当該アクセスソースからのメモリ3へのア
クセスが実行される、以下同じ)。
【0031】グループaに属する何れかのアクセス要求
があれば(残っていれば)、その間、アクセス権はグル
ープaに与えられる。即ち、次に、アクセスa2及びb
3がアクセス要求を出すが、アクセスa2にアクセス権
限が与えられる。アクセスa2は、先にアクセス要求を
出したアクセスa3及びb1よりも、優先順位が高いか
らである。次に、アクセスb2がアクセス要求を出す
が、アクセスa3にアクセス権限が与えられる。アクセ
スa3は、その時点での持っているアクセス要求の中
で、最も優先順位が高いからである。
【0032】優先順位の低いアクセス要求でも、より上
位のアクセスグループのアクセス要求が出されていなけ
れば、アクセス権限を与えられる。即ち、次に、グルー
プaのアクセスがないので、アクセスb1、b2、b3
にこの順にアクセス権限が与えられる。アクセスb2
は、先にアクセス要求を出したアクセスb3よりも、優
先順位が高いからである。
【0033】図4は、他のメモリ装置説明図であり、主
として他のメモリアクセス制御部2の動作を説明するタ
イムチャートである。
【0034】この例のメモリ装置は、メモリアクセス制
御部2に、図4に示すように、アクセスの調停のために
複数のアクセス要求部の各々に対応する(優先順位)ポ
インタ25を備える。ポインタ25は、同一のアクセス
グループ内における複数のアクセス要求部の各々につい
て、そのアクセスの優先順位を記憶する。この例では、
ポインタ25を用いることにより、同一のアクセスグル
ープ内において、複数のアクセス要求部の中の最後にメ
モリ3についてのアクセスを終了したアクセス要求部に
ついて、そのアクセスの優先順位を最下位とする。他は
順次繰り上げられる。これにより、アクセスの優先順位
は、各アクセスグループ内では常に更新されるが、アク
セスグループ間では固定的となる。
【0035】ポインタ25は、前述の例と同様に、アク
セスグループaにおいては、優先順位が最初(メモリ3
の初期化の時)はa1、a2、a3の順であるとし、ア
クセスグループbにおいては、優先順位が最初はb1、
b2、b3の順であるとし(以上が図4の状態であ
る)、以後、アクセスが終了したら最低の順位とされる
ものとする。即ち、図4の上部の折れ線グラフは、各々
のアクセス要求部の順位の変動を示す。
【0036】図4において、アクセスa1のアクセス要
求信号a1 reqの次の段は、特に表示しないが、当該アク
セスa1のアクセス完了信号a1 ackを示す(他も同様で
ある)。アクセス完了信号ack は、アクセスが実行(完
了)された瞬間に出力され、アクセス完了の直後、次回
アクセスのための優先順位の更新が行なわれる。
【0037】最初に、アクセスa1及びa2がアクセス
要求を出すが、最初なので、アクセスa1にアクセス権
限が与えられる。アクセスa1 のアクセスが完了しその
アクセス完了信号が出力されると同時に、グループaの
内部の優先順位が更新される。即ち、アクセスを実行し
たアクセスa1 の優先順位がグループaでの最下位とな
り、アクセスa2及びa3の優先順位が順次繰り上げら
れる。
【0038】次に、アクセスa1 (連続してアクセス要
求を出力しているとする)、a2 、a3 、b3 がアクセ
ス要求を出すが、この時点での優先順位は、アクセスa
2 、a3 、a1 、b3 の順であるので、アクセスa2 に
アクセス権限が与えられる。アクセスa2のアクセスが
完了しそのアクセス完了信号が出力されると同時に、グ
ループaの内部の優先順位が更新される。即ち、アクセ
スを実行したアクセスa2の優先順位がグループaでの
最下位となり、アクセスa3、a1が順次繰り上げされ
る。以下、同様にアクセスの優先順位の制御が行なわれ
る。
【0039】なお、この例における優先順位の更新は、
当該更新の時点において、アクセス要求信号を出力して
いるアクセスソースの優先順位を、アクセス要求信号を
出力していないアクセスソースの優先順位よりも高くな
るように制御するようにしてもい。
【0040】図5は、他のメモリ装置説明図であり、主
として他のメモリアクセス制御部2の動作を説明するタ
イムチャートである。
【0041】この例のメモリ装置は、基本的な構成は図
4と同様であるが、これに加えて、メモリアクセス制御
部2に、図5に示すように、アクセスの調停のために複
数のアクセス要求部の各々に対応する(残り時間)カウ
ンタ26を備える。カウンタ26(又はメモリアクセス
制御部2)は、同一のアクセスグループ内における複数
のアクセス要求部の各々について、その持ち時間を所定
の時間間隔でカウント、例えばダウンカウントする。カ
ウンタ26の初期値として、全てのカウンタ26に一律
に、所定の持ち時間が与えられる。メモリアクセス制御
部2は、カウンタ26の値が小さい程、持ち時間の残り
時間が少ないことを示すので、当該アクセス要求部のア
クセスの優先順位を高くする。即ち、同一のアクセスグ
ループ内では、残り時間が最も少ないアクセスソース
が、最も優先順位が高い。従って、この例では、カウン
タ26を用いることにより、同一のアクセスグループ内
において、複数のアクセス要求部のアクセスの優先順位
を逐次的に変更する。これにより、アクセスの優先順位
は、各アクセスグループ内では常に更新されるが、アク
セスグループ間では固定的となる。
【0042】カウンタ26は、メモリ3の初期化の時に
所定の持ち時間が与えられ、以後、アクセスが終了した
ら当該所定の持ち時間とされるものとする。即ち、当該
アクセスソースについて定められた値をカウンタ26に
ロードする。また、カウンタ26により、前述の例と同
様に、アクセスグループaにおいては、優先順位が最初
(メモリ3の初期化の時)はa1、a2、a3の順であ
るとし、アクセスグループbにおいては、優先順位が最
初はb1、b2、b3の順であるとする(以上が図5の
状態である)。即ち、図5の上部の折れ線グラフは、各
々のアクセス要求部の残り時間即ち優先順位の変動を示
す。前述のように、アクセス完了の直後、次回アクセス
のための優先順位の更新が行なわれる。即ち、当該アク
セス完了したアクセスソースについて定められた残り時
間の初期値を、対応するカウンタ26にロードする。
【0043】最初に、アクセスa1及びa2がアクセス
要求を出すが、この時点では残り時間は同じ値であり、
かつ、最初なので、アクセスa1にアクセス権限が与え
られる。アクセスa1 のアクセスが完了しそのアクセス
完了信号が出力されると同時に、グループaの内部の優
先順位が更新される。即ち、アクセスa1 のカウンタ2
6に初期値をロードする。これにより、アクセスa1 の
優先順位がグループaでの最下位となり、アクセスa2
及びa3の優先順位が順次繰り上げられる。
【0044】次に、アクセスa1 (連続してアクセス要
求を出力しているとする)、a2 、a3 、b3 がアクセ
ス要求を出すが、この時点での優先順位は、アクセスa
2 、a3 (a2 とa3 の残り時間は同じ値)、a1 、b
3 の順であるので、アクセスa2 にアクセス権限が与え
られる。アクセスa2のアクセスが完了しそのアクセス
完了信号が出力されると同時に、グループaの内部の優
先順位が更新される。即ち、アクセスを実行したアクセ
スa2のカウンタ26に初期値をロードする。これによ
り、アクセスa1の優先順位がグループaでの最下位と
なり、アクセスa3、a1が順次繰り上げされる。以
下、同様にアクセスの優先順位の制御が行なわれる。
【0045】なお、この例における優先順位の更新にお
いて、カウンタ26のダウンカウントは、当該対応する
アクセスソースがアクセス要求信号を送出している期間
中のみ、行うようにしてもよい。これにより、アクセス
要求信号を送出したアクセスソースの持ち時間が優先し
て減っていくので、よりより適切なアクセス優先順位の
制御を行うことができる。また、カウンタ26は、ダウ
ンカウントに限らず、アップカウントするものでもよ
く、持ち時間の残り時間を示すことができるものであれ
ばよい。
【0046】また、メモリ3の初期化時及び対応するア
クセスソースのアクセス完了時に、カウンタ26にロー
ドする持ち時間の初期値を可変としてもよい。これによ
り、その時点での条件に応じて、より適切なアクセス優
先順位の制御を行うことができる。
【0047】即ち、リアルタイムアクセスのアクセスソ
ースが複数存在し、その各々のアクセス周期が異なる場
合、当該アクセス周期に相当する時間をカウンタ26に
ロードする持ち時間の初期値とする。この時、当該アク
セス周期に所定の重みを加味するようにしてもよい。ま
た、各々のアクセスソースが持っているバッファメモリ
の容量が異なる場合や、1 度のアクセスで送受信できる
データ量が異なる場合において、これらの要因を時間に
換算して、カウンタ26にロードする持ち時間の初期値
としてもよい。これにより、残り時間が少ないアクセス
ソースのアクセス要求を優先することができる。
【0048】図6は、他のメモリ装置説明図であり、主
として他のメモリアクセス制御部2の動作を説明するタ
イムチャートである。
【0049】この例のメモリ装置は、基本的な構成は図
5と同様であるが、これに加えて、図6に示すように、
カウンタ26の値が「0」の場合をアクセスエラーと判
定して、アクセスエラーが発生したら、該当のアクセス
を含む処理のリトライ動作を行う。即ち、カウンタ26
の値が「0」になった状態は、リアルタイムアクセスで
あるアクセスソースについて、アクセスが間に合わなか
ったことを意味する。そこで、この例では、メモリアク
セス制御部2がこの状態を制御プログラム(ファームウ
エア)の監視機構(監視ルーチン)に対して通知するこ
とにより、(復旧可能な単位での)リトライ動作を行
う。
【0050】例えばスキャナの場合、CCDのスキャン
方向(主走査方向又はX方向)についての処理は、リア
ルタイム性が高くかつ時間周期も短い。これに対して、
スキャン方向と垂直な紙送り方向(副走査方向又はY方
向)についての処理は、周期性はあるが、スキャン方向
に比べ非常に遅い。従って、この例において、画像入力
部1の出力をメモリ3に格納するというリアルタイムア
クセスソースを考えると、主走査方向の1回即ち1ライ
ン分の画像データの処理は、リアルタイムアクセスであ
るが、通常、各々のラインの間には画像データの無効時
間が存在する。即ち、送出されている画像データが有効
な期間だけライン有効信号がハイレベル(on)とな
る。一方、主走査方向が1ライン分のデータを読み取る
間、副走査方向において、紙送りモータ(又はキャリア
モータ)が1 ドットに相当する分だけ移動する。
【0051】そこで、この例では、図6に示すように、
リトライ動作を開始する。即ち、主走査方向の1ライン
分の画像データの処理の間はリアルタイムアクセスであ
り、不可分である。3ライン目の画像データの処理の途
中で、いずれかのアクセスソースのカウンタ26の値が
「0」になったとする。この場合、メモリアクセス制御
部2は、error信号を形成し、これを当該スキャナ
の制御プログラム(図示せず)に送る。制御プログラム
は、3ライン目のライン有効信号のハイレベル期間中に
error信号を受信するので、3ライン目のアクセス
が失敗したものと判断し、3ライン目についての所定の
リトライ開始位置からリトライ動作を開始する。
【0052】即ち、制御プログラムは、最初に、紙送り
モータを停止させ、ライン有効信号を一次的に発生しな
いようにする。即ち、アクセスをライン単位で一次停止
する。次に、制御プログラムは、紙送りモータを逆転さ
せて、CCDを含む読取ユニット(図示せず)を3ライ
ン目の(やや手前の)位置まで逆進させ、再度、紙送り
モータを正転させて、読取ユニットを副走査方向に移動
させて、3ライン目から画像データを読み取って、その
信号処理を再開する。従って、この例では、復旧可能な
単位とは、主走査方向の1ライン分の画像データ(X方
向の1回分の読み取ったデータ)であり、1 回のメモリ
アクセスでは無い。但し、1回のメモリアクセスを復旧
の単位にできるのであれば、そのようにしてもよい。
【0053】図7は、他のメモリ装置説明図であり、他
のメモリアクセス制御部2の構成を示す。
【0054】この例のメモリ装置は、基本的な構成は図
4又は図5と同様であるが、一時的にではあるが、優先
順位の低いアクセスグループのアクセスを優先順位の高
いアクセスグループの要素とする。例えば、優先順位の
高いアクセスグループのアクセスソースからのアクセス
要求が絶え間なく発生する場合、優先順位の低いアクセ
スグループのアクセスソースは長い期間、処理が停滞す
ることになる。そこで、この例では、優先順位の高いア
クセスグループのアクセスソースの1つは、図7に示す
ように、当該アクセスグループよりも優先順位の低いア
クセスグループのアクセス要素の論理和(ORゲート回
路28の出力)とされる。
【0055】優先順位管理部29A及び29Bは、各
々、アクセスグループa及びbごとに設けられ、各々の
ポインタ25の集合又はカウンタ26の集合からなる。
例えば、優先順位管理部29Aは、アクセスグループa
内の最優先のアクセスソースがどれかを示す信号s1
と、アクセスグループaが活性であることを示すグルー
プ有効信号s2とを出力する。同様に、優先順位管理部
29Bは、アクセスグループb内の最優先のアクセスソ
ースがどれかを示す信号s3と、アクセスグループbが
活性であることを示すグループ有効信号s4とを出力す
る。アクセスタイミング生成回路27は、何れかのアク
セスソースがアクセス要求信号を出力している状態にあ
る時、メモリ3に対し、バス開放タイミングやアドレ
ス、データ出力タイミングやアクセス完了(アクノリッ
ジ)タイミングの各種の制御信号を生成して出力する。
【0056】この例では、優先順位の低いアクセスグル
ープbのアクセスソースのアクセス要求信号の論理和
を、優先順位の高いアクセスグループaのアクセスソー
スの1つとして入力し、当該アクセスグループの1つの
要素としている。この結果、アクセスグループaにおけ
る優先順位の制御の結果、アクセスグループaのアクセ
スソースのアクセス要求があるにもかかわらず、アクセ
スグループbのアクセスソースのアクセス要求にアクセ
ス権限が与えられる。
【0057】例えば、前述のように、アクセスグループ
aにおいては、優先順位が最初(メモリ3の初期化の
時)はa1、a2、a3、「bの論理和」の順であると
し、アクセスグループbにおいては、優先順位が最初は
b1、b2、b3の順であるとする。最初に、アクセス
a1、a2、a3、b1がアクセス要求を出力すると、
アクセスa1、a2、a3の順にアクセス権限が与えら
れ、そしてアクセス完了によりこの順に最下位とされ
る。アクセス完了したアクセスa1及びa2は、直ちに
再度のアクセス要求を出力する。しかし、アクセスa3
のアクセス完了後、当該アクセスグループaの要素とさ
れた「bの論理和」にアクセス権限が与えられ、その時
点でアクセス要求を出力しているアクセスb1にアクセ
ス権限が与えられる。これにより、優先順位の高いアク
セスa1及びa2がアクセス要求を出力しているにもか
かわらず、アクセスb1は、アクセス権限を得てアクセ
スを実行することができる。
【0058】以上、本発明をその実施の態様に従って説
明したが、本発明はその主旨に従って、種々の変形が可
能である。
【0059】例えば、本発明のメモリ装置はスキャナ以
外に備えてもよい。メモリ3は、画像データ以外のデー
タを格納するものであってもよく、複数のアクセスソー
スからのメモリアクセスが生じるものであればよい。ア
クセスソースは、前述した以外の種々のアクセスソース
であってよい。アクセス要求の種類も、前述した以外の
種々のアクセス要求であってよい。
【0060】
【発明の効果】以上説明したように、本発明によれば、
メモリ装置及びその制御方法において、メモリに対する
複数の種類のアクセスの優先順位を、複数のグループの
間では固定し、グループ内では変更可能とする。これに
より、例えばリアルタイムアクセスを最高位のグループ
とすることにより、固定的優先時間帯を設けることな
く、また、外的な要因の影響を受けることなく、当該ア
クセスを最優先としてアクセスを保証することができ
る。一方、上位グループのアクセス要求がなければ、ア
クセス要求の発生した順にアクセスするように制御する
ことができるので、他のアクセスのウエイト数が増加す
ることを防止し、画像メモリのバンド幅の利用効率が低
下することを防止することができるので、データ転送速
度が早く高価なメモリを用いることを回避することがで
きる。
【図面の簡単な説明】
【図1】メモリ装置構成図である。
【図2】メモリ装置構成図である。
【図3】メモリ動作を説明するタイムチャートである。
【図4】他のメモリ装置説明図である。
【図5】他のメモリ装置説明図である。
【図6】他のメモリ装置説明図である。
【図7】他のメモリ装置構成図である。
【符号の説明】
1 画像入力部 2 メモリアクセス制御部 3 メモリ 4 CPU 5 外部出力部5 11 データ入力部 12 画像処理部 13 データ退避部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧 正剛 石川県河北郡宇ノ気町字宇野気ヌ98番地の 2 株式会社ピーエフユー内 (72)発明者 田辺 智哉 石川県河北郡宇ノ気町字宇野気ヌ98番地の 2 株式会社ピーエフユー内 (72)発明者 久保 諭 石川県河北郡宇ノ気町字宇野気ヌ98番地の 2 株式会社ピーエフユー内 (72)発明者 村田 育夫 石川県河北郡宇ノ気町字宇野気ヌ98番地の 2 株式会社ピーエフユー内 Fターム(参考) 5B060 CD14 KA03

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 データを格納するメモリと、 前記メモリについてのアクセスを制御するアクセス制御
    部と、 前記メモリについてのアクセスを要求する異なる種類の
    複数のアクセス要求部とを備え、 前記アクセス制御部が、前記複数のアクセス要求部を複
    数のアクセスグループに分け、前記複数のアクセスグル
    ープの間ではアクセスの優先順位を固定し、同一のアク
    セスグループ内の複数のアクセス要求部の間ではアクセ
    スの優先順位を変更可能とすることを特徴とするメモリ
    装置。
  2. 【請求項2】 当該メモリ装置が、更に、 前記同一のアクセスグループ内における前記複数のアク
    セス要求部の各々について、そのアクセスの優先順位を
    記憶するポインタを備えることを特徴とする請求項1に
    記載のメモリ装置。
  3. 【請求項3】 当該メモリ装置が、更に、 前記同一のアクセスグループ内における前記複数のアク
    セス要求部の各々について、その持ち時間を所定の時間
    間隔でカウントするカウンタを備え、 前記アクセス制御部が、前記カウンタの値が残り時間が
    少ないことを示す程、当該アクセス要求部のアクセスの
    優先順位を高くすることを特徴とする請求項1に記載の
    メモリ装置。
  4. 【請求項4】 メモリについてのアクセスを要求する異
    なる種類の複数のアクセス要求部を複数のアクセスグル
    ープに分け、 前記複数のアクセスグループの間ではアクセスの優先順
    位を固定し、 同一のアクセスグループ内の複数のアクセス要求部の間
    ではアクセスの優先順位を変更可能とすることを特徴と
    するメモリ装置の制御方法。
  5. 【請求項5】 前記複数のアクセスグループは、そのア
    クセスの優先順位の高い順に、周期的にアクセスが発生
    するリアルタイムアクセスのグループ、テンポラリアク
    セスのグループ、オンデマンドアクセスのグループ、当
    該メモリのリフレッシュ要求のグループからなることを
    特徴とする請求項4に記載のメモリ装置の制御方法。
  6. 【請求項6】 前記同一のアクセスグループ内におい
    て、前記複数のアクセス要求部の中の最後に前記メモリ
    についてのアクセスを終了したアクセス要求部につい
    て、そのアクセスの優先順位を最下位とすることを特徴
    とする請求項4に記載のメモリ装置の制御方法。
  7. 【請求項7】 前記同一のアクセスグループ内におい
    て、前記複数のアクセス要求部の各々について、所定の
    持ち時間を与えてこれを所定の時間間隔でカウントし、
    残り時間の少ないことを示す程当該アクセス要求部のア
    クセスの優先順位を高くすることを特徴とする請求項4
    に記載のメモリ装置の制御方法。
  8. 【請求項8】 前記持ち時間の初期値を、予め定めた条
    件に従って、変更可能とすることを特徴とする請求項4
    に記載のメモリ装置の制御方法。
JP2002129644A 2002-05-01 2002-05-01 メモリ装置及びその制御方法 Withdrawn JP2003323335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002129644A JP2003323335A (ja) 2002-05-01 2002-05-01 メモリ装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002129644A JP2003323335A (ja) 2002-05-01 2002-05-01 メモリ装置及びその制御方法

Publications (1)

Publication Number Publication Date
JP2003323335A true JP2003323335A (ja) 2003-11-14

Family

ID=29542995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002129644A Withdrawn JP2003323335A (ja) 2002-05-01 2002-05-01 メモリ装置及びその制御方法

Country Status (1)

Country Link
JP (1) JP2003323335A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031124A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd メモリアクセス装置及び方法
JP2007052545A (ja) * 2005-08-16 2007-03-01 Fuji Xerox Co Ltd 調停回路
JP2007334692A (ja) * 2006-06-15 2007-12-27 Canon Inc データ処理装置及び方法
JP2015511052A (ja) * 2013-01-17 2015-04-13 インテル コーポレイション 共有メモリ・ファブリックを介したメモリ・アクセスの調停

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031124A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd メモリアクセス装置及び方法
JP4714433B2 (ja) * 2004-07-12 2011-06-29 パナソニック株式会社 メモリアクセス装置及び方法
JP2007052545A (ja) * 2005-08-16 2007-03-01 Fuji Xerox Co Ltd 調停回路
JP2007334692A (ja) * 2006-06-15 2007-12-27 Canon Inc データ処理装置及び方法
JP2015511052A (ja) * 2013-01-17 2015-04-13 インテル コーポレイション 共有メモリ・ファブリックを介したメモリ・アクセスの調停
US9535860B2 (en) 2013-01-17 2017-01-03 Intel Corporation Arbitrating memory accesses via a shared memory fabric

Similar Documents

Publication Publication Date Title
US7533195B2 (en) DMA controller for digital signal processors
US7502896B2 (en) System and method for maintaining the integrity of data transfers in shared memory configurations
US8095744B2 (en) Device for controlling access from a plurality of masters to shared memory composed of a plurality of banks each having a plurality of pages
JP4715801B2 (ja) メモリアクセス制御装置
US20060155903A1 (en) Resource management device
US8838862B2 (en) Data transfer device, method of transferring data, and image forming apparatus
JP5040050B2 (ja) 複数チャネルdmaコントローラおよびプロセッサシステム
US6240475B1 (en) Timer based arbitrations scheme for a PCI multi-function device
JPH0728758A (ja) ダイナミックタイムループ調停及び装置
US6782433B2 (en) Data transfer apparatus
JP2007172112A (ja) メモリコントローラ
JP2003323335A (ja) メモリ装置及びその制御方法
US20060218313A1 (en) DMA circuit and computer system
US7240129B2 (en) DMA controller having programmable channel priority
US7293121B2 (en) DMA controller utilizing flexible DMA descriptors
JP4536189B2 (ja) Dma転送装置及びdma転送システム
US20060047866A1 (en) Computer system having direct memory access controller
JP7468112B2 (ja) インタフェース回路およびインタフェース回路の制御方法
JP4151362B2 (ja) バス調停方式、データ転送装置、及びバス調停方法
JP3599692B2 (ja) データ伝送装置
JP4335327B2 (ja) 調停装置および方法
JP2004118300A (ja) Dmaコントローラ
JPH05173923A (ja) 入出力データ転送処理装置
JP2006277363A (ja) 情報転送方式,画像形成装置
JPH0449457A (ja) ダイレクト・メモリ・アクセス転送制御装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705